JP2012146899A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2012146899A JP2012146899A JP2011005635A JP2011005635A JP2012146899A JP 2012146899 A JP2012146899 A JP 2012146899A JP 2011005635 A JP2011005635 A JP 2011005635A JP 2011005635 A JP2011005635 A JP 2011005635A JP 2012146899 A JP2012146899 A JP 2012146899A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- nmos
- source electrode
- drain electrode
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000007599 discharging Methods 0.000 abstract description 3
- 230000005611 electricity Effects 0.000 abstract 1
- 230000003068 static effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 58
- 230000015556 catabolic process Effects 0.000 description 24
- 230000002265 prevention Effects 0.000 description 21
- 239000003990 capacitor Substances 0.000 description 19
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 108091006146 Channels Proteins 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
- H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
【解決手段】静電気によるサージ電圧が印加されたときだけオン状態になるように、抵抗素子20と容量素子21で形成されるRCタイマーとPLDMOSトランジスタ5とからなるRCタイマー付き放電部1を形成する。また、NMOSオフトランジスタ10、15のそれぞれのソース電極13とドレイン電極16同士を接続したノイズ発生防止部2を形成する。前記RCタイマー付き放電部1のPLDMOSトランジスタ5のソース電極6を電源ライン3に接続する。また、該PLDMOSトランジスタ5のドレイン電極8と前記NMOSオフトランジスタ10のドレイン電極11とを接続する。NMOSオフトランジスタ15のソース電極18を接地ライン4に接続する。
【選択図】 図1
Description
本実施形態のESD保護回路及びその動作について図1及び図2に基づいて以下に説明する。図1(A)は本実施形態のESD保護回路である。また、図1(A)の内、PMOSトランジスタに含まれるPLDMOSトランジスタ5を含むRCタイマー付放電部1を図1(B)、NMOSオフトランジスタ10、15からなるノイズ発生防止部2を図1(C)に分離して表示した。
この動作により、サージ電圧によるESD電流を、内部回路を通過させること無く、直接接地ライン4aに流すことができる。
PMOSオフトランジスタを複数使用する場合は、第1のPMOSオフトランジスタのドレイン電極と第2のPMOSオフトランジスタのソース電極、ゲート電極、バックゲート層を接続する。第2のPMOSオフトランジスタのドレイン電極は接地ラインに接続する。
本実施形態について図3に基づいて以下に説明する。第1の実施形態との第1の相違点はRCタイマー付放電部1aを構成するトランジスタをPLDMOSトランジスタ5からNLDMOSトランジスタ31に代えた事、及びRCタイマーを構成する抵抗素子37の開放端をNLDMOSトランジスタ31のソース電極34に、容量素子36の開放端をNLDMOSトランジスタ31のドレイン電極32に接続したことである。
6 ソース電極 7 ゲート電極 8 ドレイン電極 9バックゲート層
10,15 NMOSオフトランジスタ 11,16 ドレイン電極
12,17 ゲート電極 13,18 ソース電極 14,19 バックゲート層
20,37 抵抗素子 21,36 容量素子 31 NLDMOSトランジスタ
32 ドレイン電極 33 ゲート電極 34 ソース電極
35 バックゲート層 40,45 NMOSオフトランジスタ
41,46 ドレイン電極 42,47 ゲート電極 43,48 ソース電極
44,49 バックゲート層 50 入出力端子 51 電源ライン
52 接地ライン 53,54,55 高耐圧PN接合ダイオード
Claims (14)
- 静電気放電保護回路を含む半導体装置であって、
抵抗素子と容量素子が直列接続されたRCタイマーと、
前記RCタイマーの前記抵抗素子と前記容量素子の接続部と接続するゲート電極と、前記抵抗素子の前記容量素子と接続された端子と異なる端子と接続されたソース電極と、前記容量素子の前記抵抗素子と接続された端子と異なる端子と接続されたドレイン電極と、を備えるPMOSトランジスタと、
前記PMOSトランジスタの前記ドレイン電極と接続されたドレイン電極と、ソース電極と、該ソース電極と接続されたゲート電極と、を備えるNMOSオフトランジスタと、を具備することを特徴とする半導体装置。 - 前記NMOSオフトランジスタが複数からなり、第1の前記NMOSオフトランジスタの前記ソース電極と第2のNMOSオフトランジスタのドレイン電極とが接続された状態で、それぞれが直列に接続されることを特徴とする請求項1に記載の半導体装置。
- 前記PMOSトランジスタの前記ソース電極が電源ラインと接続され、前記NMOSオフトランジスタの開放端子となる前記ソース電極が接地ラインと接続されていることを特徴とする請求項1または請求項2に記載の半導体装置。
- 静電気放電保護回路を含む半導体装置であって、
抵抗素子と容量素子が直列接続されたRCタイマーと、
前記RCタイマーの前記抵抗素子と前記容量素子の接続部と接続するゲート電極と、前記抵抗素子の前記容量素子と接続された端子と異なる端子と接続されたソース電極と、前記容量素子の前記抵抗素子と接続された端子と異なる端子と接続されたドレイン電極と、を備えるPMOSトランジスタと、
前記PMOSトランジスタの前記ドレイン電極と接続されたソース電極と、該ソース電極と接続されたゲート電極と、ドレイン電極と、を備えるPMOSオフトランジスタと、を具備することを特徴とする半導体装置。 - 前記PMOSオフトランジスタが複数からなり、第1の前記PMOSオフトランジスタの前記ドレイン電極と第2のPMOSオフトランジスタのソース電極とが接続された状態で、それぞれが直列に接続されることを特徴とする請求項4に記載の半導体装置。
- 前記PMOSトランジスタの前記ソース電極が電源ラインと接続され、前記PMOSオフトランジスタの開放端子となる前記ドレイン電極が接地ラインと接続されていることを特徴とする請求項4または請求項5に記載の半導体装置。
- 前記PMOSトランジスタがPLDMOSトランジスタであることを特徴とする請求項1乃至請求項6のいずれかに記載の半導体装置。
- 静電気放電保護回路を含む半導体装置であって、
抵抗素子と容量素子が直列接続されたRCタイマーと、
前記RCタイマーの前記抵抗素子と前記容量素子の接続部と接続するゲート電極と、前記抵抗素子の前記容量素子と接続された端子と異なる端子と接続されたソース電極と、前記容量素子の前記抵抗素子と接続された端子と異なる端子と接続されたドレイン電極と、を備えるNMOSトランジスタと、
前記NMOSトランジスタの前記ドレイン電極と接続されたソース電極と、該ソース電極と接続されたゲート電極と、ドレイン電極を備えるNMOSオフトランジスタと、を具備することを特徴とする半導体装置。 - 前記NMOSオフトランジスタが複数からなり、第1の前記NMOSオフトランジスタの前記ドレイン電極と第2のNMOSオフトランジスタのソース電極とが接続された状態で、それぞれが直列に接続されることを特徴とする請求項8に記載の半導体装置。
- 前記NMOSトランジスタの前記ソース電極が接地ラインと接続され、前記NMOSオフトランジスタの開放端子となる前記ドレイン電極が電源ラインと接続されていることを特徴とする請求項8または請求項9に記載の半導体装置。
- 静電気放電保護回路を含む半導体装置であって、
抵抗素子と容量素子が直列接続されたRCタイマーと、
前記RCタイマーの前記抵抗素子と前記容量素子の接続部と接続するゲート電極と、前記抵抗素子の前記容量素子と接続された端子と異なる端子と接続されたソース電極と、前記容量素子の前記抵抗素子と接続された端子と異なる端子と接続されたドレイン電極と、を備えるNMOSトランジスタと、
前記NMOSトランジスタの前記ドレイン電極と接続されたドレイン電極と、ソース電極と、該ソース電極と接続されたゲート電極と、を備えるPMOSオフトランジスタと、を具備することを特徴とする半導体装置。 - 前記PMOSオフトランジスタが複数からなり、第1の前記PMOSオフトランジスタの前記ソース電極と第2のPMOSオフトランジスタのドレイン電極とが接続された状態で、それぞれが直列に接続されることを特徴とする請求項11に記載の半導体装置。
- 前記NMOSトランジスタの前記ソース電極が接地ラインと接続され、前記PMOSオフトランジスタの開放端子となる前記ソース電極が電源ラインと接続されていることを特徴とする請求項11または請求項12に記載の半導体装置。
- 前記NMOSトランジスタがNLDMOSトランジスタであることを特徴とする請求項8乃至請求項13のいずれかに記載の半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011005635A JP5656658B2 (ja) | 2011-01-14 | 2011-01-14 | 半導体装置 |
CN201210004746.0A CN102593121B (zh) | 2011-01-14 | 2012-01-09 | 半导体装置 |
KR1020120004204A KR20120082830A (ko) | 2011-01-14 | 2012-01-13 | 반도체 장치 |
US13/350,332 US8704308B2 (en) | 2011-01-14 | 2012-01-13 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011005635A JP5656658B2 (ja) | 2011-01-14 | 2011-01-14 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012146899A true JP2012146899A (ja) | 2012-08-02 |
JP5656658B2 JP5656658B2 (ja) | 2015-01-21 |
Family
ID=46481564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011005635A Active JP5656658B2 (ja) | 2011-01-14 | 2011-01-14 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8704308B2 (ja) |
JP (1) | JP5656658B2 (ja) |
KR (1) | KR20120082830A (ja) |
CN (1) | CN102593121B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015029251A (ja) * | 2013-06-28 | 2015-02-12 | ルネサスエレクトロニクス株式会社 | Esd保護回路、半導体装置、車載用電子装置及び車載用電子システム |
TWI500230B (zh) * | 2013-08-28 | 2015-09-11 | Toshiba Kk | ESD protection circuit |
US11894364B2 (en) | 2021-01-26 | 2024-02-06 | Ablic Inc. | Semiconductor device |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9042065B2 (en) * | 2011-12-08 | 2015-05-26 | Sofics Bvba | High holding voltage, mixed-voltage domain electrostatic discharge clamp |
CN105097795B (zh) * | 2014-05-04 | 2018-03-16 | 无锡华润上华科技有限公司 | 具esd保护结构的半导体器件 |
TWI649851B (zh) * | 2015-09-21 | 2019-02-01 | 聯華電子股份有限公司 | 靜電放電保護裝置及製造靜電放電保護裝置的方法 |
CN105529364B (zh) * | 2016-01-29 | 2018-08-21 | 上海华虹宏力半导体制造有限公司 | 用于esd保护的pldmos |
CN108878416A (zh) * | 2018-06-28 | 2018-11-23 | 武汉新芯集成电路制造有限公司 | 静电放电保护电路 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6007A (en) * | 1849-01-09 | Improvement in plows | ||
JP2000216673A (ja) * | 1999-01-26 | 2000-08-04 | Toshiba Corp | 静電破壊保護回路および静電破壊保護回路付きcmos回路 |
JP2000269435A (ja) * | 1999-03-19 | 2000-09-29 | Denso Corp | 半導体装置 |
JP2004014929A (ja) * | 2002-06-10 | 2004-01-15 | Hitachi Ltd | 半導体集積回路装置 |
JP2005142261A (ja) * | 2003-11-05 | 2005-06-02 | Sanyo Electric Co Ltd | 静電破壊保護装置 |
JP2007227697A (ja) * | 2006-02-24 | 2007-09-06 | Toshiba Corp | 半導体装置および半導体集積装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4800303A (en) * | 1987-05-19 | 1989-01-24 | Gazelle Microcircuits, Inc. | TTL compatible output buffer |
JP3158534B2 (ja) | 1991-09-27 | 2001-04-23 | 日本電気株式会社 | 半導体集積回路 |
JPH06177328A (ja) | 1992-12-03 | 1994-06-24 | Nec Corp | 入出力保護素子用misトランジスタ |
JP3211871B2 (ja) * | 1997-02-04 | 2001-09-25 | 日本電気株式会社 | 入出力保護回路 |
DE10349405A1 (de) * | 2003-10-21 | 2005-05-25 | Austriamicrosystems Ag | Aktive Schutzschaltungsanordnung |
JP2006128293A (ja) | 2004-10-27 | 2006-05-18 | Matsushita Electric Ind Co Ltd | 半導体集積回路の静電気保護素子 |
US7915678B1 (en) * | 2005-06-17 | 2011-03-29 | National Semiconductor Corporation | Snapback capable NLDMOS, DMOS and extended voltage NMOS devices |
JP5006580B2 (ja) * | 2006-05-31 | 2012-08-22 | ルネサスエレクトロニクス株式会社 | 保護回路を備える半導体装置 |
US20080068074A1 (en) * | 2006-09-14 | 2008-03-20 | Leadis Technology, Inc. | Efficient Narrow Band Amplification Using Linear Amplifier |
JP4939339B2 (ja) * | 2007-08-20 | 2012-05-23 | ルネサスエレクトロニクス株式会社 | 差動送信回路、差動受信回路、信号伝送回路および信号伝送システム |
US7969699B2 (en) * | 2008-08-05 | 2011-06-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD protection trigger circuit |
US8339756B2 (en) * | 2009-12-17 | 2012-12-25 | Intel Corporation | Control circuit having a delay-reduced inverter |
US9013842B2 (en) * | 2011-01-10 | 2015-04-21 | Infineon Technologies Ag | Semiconductor ESD circuit and method |
-
2011
- 2011-01-14 JP JP2011005635A patent/JP5656658B2/ja active Active
-
2012
- 2012-01-09 CN CN201210004746.0A patent/CN102593121B/zh active Active
- 2012-01-13 US US13/350,332 patent/US8704308B2/en active Active
- 2012-01-13 KR KR1020120004204A patent/KR20120082830A/ko not_active Application Discontinuation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6007A (en) * | 1849-01-09 | Improvement in plows | ||
JP2000216673A (ja) * | 1999-01-26 | 2000-08-04 | Toshiba Corp | 静電破壊保護回路および静電破壊保護回路付きcmos回路 |
JP2000269435A (ja) * | 1999-03-19 | 2000-09-29 | Denso Corp | 半導体装置 |
JP2004014929A (ja) * | 2002-06-10 | 2004-01-15 | Hitachi Ltd | 半導体集積回路装置 |
JP2005142261A (ja) * | 2003-11-05 | 2005-06-02 | Sanyo Electric Co Ltd | 静電破壊保護装置 |
JP2007227697A (ja) * | 2006-02-24 | 2007-09-06 | Toshiba Corp | 半導体装置および半導体集積装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015029251A (ja) * | 2013-06-28 | 2015-02-12 | ルネサスエレクトロニクス株式会社 | Esd保護回路、半導体装置、車載用電子装置及び車載用電子システム |
TWI500230B (zh) * | 2013-08-28 | 2015-09-11 | Toshiba Kk | ESD protection circuit |
US11894364B2 (en) | 2021-01-26 | 2024-02-06 | Ablic Inc. | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
CN102593121B (zh) | 2015-05-13 |
CN102593121A (zh) | 2012-07-18 |
KR20120082830A (ko) | 2012-07-24 |
JP5656658B2 (ja) | 2015-01-21 |
US8704308B2 (en) | 2014-04-22 |
US20120181611A1 (en) | 2012-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5656658B2 (ja) | 半導体装置 | |
JP5242675B2 (ja) | 低下したトリガ電圧を有するesd保護回路 | |
US6465768B1 (en) | MOS structure with improved substrate-triggered effect for on-chip ESD protection | |
JP5801609B2 (ja) | 保護回路素子 | |
CN1855494A (zh) | 用于半导体装置的具有scr结构的esd保护电路 | |
JP2006523965A (ja) | シリコンオンインシュレータ技術を対象とする静電放電(esd)保護用低電圧シリコン制御整流器(scr) | |
JP2004531047A (ja) | 高速トリガリングのためのコンパクト内部寸法及び外部オンチップ・トリガリングを有するシリコン制御整流器静電放電保護デバイス | |
TW201308565A (zh) | 半導體裝置 | |
US7067887B2 (en) | High voltage device and high voltage device for electrostatic discharge protection circuit | |
US20100301418A1 (en) | Electrostatic discharge protection device | |
US8913357B2 (en) | ESD protection circuit | |
KR20140145263A (ko) | 고전압용 esd 트랜지스터 및 그 정전기 보호 회로 | |
JP3888912B2 (ja) | 半導体集積回路装置 | |
WO2011108445A1 (ja) | Esd保護回路及びこれを備えた半導体装置 | |
TWI668833B (zh) | 半導體靜電放電保護元件 | |
JP2006245093A (ja) | 高電圧デバイス並びに静電気保護回路用高電圧デバイス | |
JP5203850B2 (ja) | 静電気保護素子 | |
JP2012094565A (ja) | 半導体集積回路のesd保護素子およびそのesd保護回路 | |
US20120049259A1 (en) | Electrostatic discharge protection device | |
JP3479012B2 (ja) | 静電保護回路及び半導体装置 | |
KR100927808B1 (ko) | 폴리실리콘 유계 스냅백 장치 | |
JP2012174740A (ja) | 半導体集積回路のesd保護回路およびそのesd保護素子 | |
JP3314760B2 (ja) | 静電保護素子、静電保護回路及び半導体装置 | |
US10068895B2 (en) | Transistors patterned with electrostatic discharge protection and methods of fabrication | |
US10833151B2 (en) | Semiconductor structure and operation method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140424 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140430 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20140602 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20140602 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140616 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141125 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5656658 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |