JP2012124314A - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP2012124314A
JP2012124314A JP2010273587A JP2010273587A JP2012124314A JP 2012124314 A JP2012124314 A JP 2012124314A JP 2010273587 A JP2010273587 A JP 2010273587A JP 2010273587 A JP2010273587 A JP 2010273587A JP 2012124314 A JP2012124314 A JP 2012124314A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
light emitting
light
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010273587A
Other languages
English (en)
Other versions
JP5002703B2 (ja
Inventor
Naoji Sugiyama
直治 杉山
Michiya Shioda
倫也 塩田
Gakushi Yoshida
学史 吉田
Shinya Nunoue
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010273587A priority Critical patent/JP5002703B2/ja
Priority to US13/212,539 priority patent/US9130098B2/en
Publication of JP2012124314A publication Critical patent/JP2012124314A/ja
Application granted granted Critical
Publication of JP5002703B2 publication Critical patent/JP5002703B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

【課題】発光効率が高く光取り出し効率が高い半導体発光素子を提供する。
【解決手段】実施形態によれば、発光層と、透光層と、半導体層と、を備えた半導体発光素子が提供される。前記発光層は、活性層を含む。前記透光層は、前記発光層から放出される光に対して透光性を有する。前記半導体層は、前記発光層と前記透光層との間において前記透光層に接する。前記半導体層は、前記透光層の熱膨張係数よりも大きい熱膨張係数を有し、前記活性層の格子定数よりも小さい格子定数を有し、面内方向の引っ張り応力を有する。
【選択図】図1

Description

本発明の実施形態は、半導体発光素子に関する。
化合物半導体は、高周波素子で代表される高速電子デバイス、発光・受光素子で代表される光デバイスなどのさまざまな分野で利用されている。例えば、窒化物半導体を応用した発光ダイオード(LED:Light Emitting Diode)やレーザダイオード(LD:Laser Diode)などの半導体発光素子が実用化されている。半導体発光素子において発光効率の向上と光取り出し効率の向上が望まれている。
特開2008−182110号公報
本発明の実施形態は、発光効率が高く光取り出し効率が高い半導体発光素子を提供する。
本発明の実施形態によれば、発光層と、透光層と、半導体層と、を備えた半導体発光素子が提供される。前記発光層は、活性層を含む。前記透光層は、前記発光層から放出される光に対して透光性を有する。前記半導体層は、前記発光層と前記透光層との間において前記透光層に接する。前記半導体層は、前記透光層の熱膨張係数よりも大きい熱膨張係数を有し、前記活性層の格子定数よりも小さい格子定数を有し、面内方向の引っ張り応力を有する。
第1の実施形態に係る半導体発光素子を示す模式的断面図である。 第1の実施形態に係る半導体発光素子の一部を示す模式的断面図である。 第1の実施形態に係る別の半導体発光素子の一部を示す模式的断面図である。 図4(a)〜図4(c)は、第1の実施形態に係る半導体発光素子の製造方法を示す工程順模式的断面図である。 図5(a)〜図5(c)は、参考例の半導体発光素子を示す模式的断面図である。 半導体発光素子の特性を示すグラフ図である。 図7(a)及び図7(b)は、半導体発光素子の特性を示すグラフ図である。 図8(a)及び図8(b)は、半導体発光素子の特性を示すグラフ図である。 第2の実施形態に係る半導体発光素子を示す模式的断面図である。
以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(第1の実施の形態)
図1は、第1の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。 図1に表したように、本実施形態に係る半導体発光素子110は、発光層30と、透光層40と、第1半導体層10(半導体層)と、を備える。
発光層30は、活性層を含む。活性層は、例えば井戸層である。発光層30の構成の例については後述する。
透光層40は、発光層30から放出される光に対して透光性を有する。
第1半導体層10は、発光層30と透光層40との間において透光層40に接する。
半導体発光素子110は、第2半導体層20をさらに備える。発光層30は、第1半導体層10と第2半導体層20との間に配置される。
第1半導体層10は、第1導電形を有する。第2半導体層20は、第2導電形を有する。すなわち、第2半導体層20は、第1半導体層10の導電形とは異なる導電形を有する。以下では、第1導電形がn形であり、第2導電形がp形である場合について説明する。ただし、実施形態はこれに限らず、第1導電形と第2導電形とは、互いに入れ替えることができる。
このように、半導体発光素子110においては、第1半導体層10と第2半導体層20と発光層30とを含む積層構造体10sが設けられる。積層構造体10sは、第1主面10aと第2主面10bとを有する。第2主面10bは、第1主面10aとは反対側の面である。第1主面10aと発光層30との間に第2半導体層20が配置される。第2主面10bと発光層30との間に第1半導体層10が配置される。積層構造体10sの第2主面10bの側に透光層40が設けられている。後述するように、透光層40は、光取り出し層(光取り出し窓)または保護層としての機能を有することができる。
半導体発光素子110は、第1半導体層10に電気的に接続された第1電極70と、第2半導体層20に電気的に接続された第2電極80と、をさらに備える。本具体例では、第1半導体層10の第1主面10aの側の一部が露出している。露出した第1半導体層10に接して第1電極70が設けられている。第1電極70及び第2電極80の少なくともいずれかには、金属が用いられる。また、第1電極70及び第2電極80の少なくともいずれかには、透明導電材料が用いられる。透明導電材料としては、例えば、ITO(Indium Tin Oxide)などの金属酸化物が用いられる。
半導体発光素子110において、第1電極70と第2電極80との間に電圧が印加され、発光層30から光が放出される。半導体発光素子110においては、図1に表したように、発光層30から放出された光は、透光層40を通過して半導体発光素子110の外部に出射する。すなわち、半導体発光素子110からの出射光30Lは、第2主面10bの側から出射する。透光層40は、半導体発光素子110の光取り出し部となる。
ここで、第1半導体層10から発光層30に向かう方向をZ軸方向(第1方向)とする。Z軸方向に対して垂直な1つの方向をX軸方向とする。Z軸方向に対して垂直でX軸方向に対して垂直な方向をY軸方向とする。
以下、発光層30の構成の例について説明する。
図2は、第1の実施形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。
図2に表したように、発光層30は、複数の障壁層BLと、複数の障壁層BLの間に設けられた活性層WLと、を含む。
この例では、活性層WLが複数設けられている。具体的には、活性層WLの数が3である。ただし、実施形態はこれに限らない。活性層WLの数は任意である。本具体例においては、発光層30は、多重量子井戸(MQW:Multiple Quantum Well)構造を有している。
複数の活性層WLは、第1活性層WL1〜第n活性層WLnを含む。ここで、「n」は2以上の整数である。例えば、第(i+1)活性層WL(i+1)は、第i活性層WLiと第2半導体層20との間に設けられる。ここで、「i」は1以上の整数である。
複数の障壁層BLは、第1障壁層BL1〜第n障壁層BLnを含む。例えば、第(i+1)障壁層BL(i+1)は、第i障壁層BLiと第2半導体層20との間に設けられる。
第i活性層WLiは、第i障壁層BLiと第(i+1)障壁層BL(i+1)との間に設けられるものとする。さらに、複数の障壁層BLは、第(n+1)障壁層BL(n+1)を有している。第(n+1)障壁層BL(n+1)は、例えばp側障壁層BLPである。
このように、発光層30は、活性層WLを複数含む。複数の活性層WLは、第1半導体層10から発光層30に向かうZ軸方向に沿って積層されている。発光層30は、複数の障壁層BLをさらに含む。複数の障壁層BLは、複数の活性層WLのバンドギャップエネルギーよりも大きいバンドギャップエネルギーを有する。複数の障壁層BLのそれぞれの間に複数の活性層WLのそれぞれが配置される。
なお、本願明細書において、「積層」とは、互いに接して重ねられる場合の他に、間に別の要素が挿入されて重ねられる場合も含む。
図3は、第1の実施形態に係る別の半導体発光素子の一部の構成を例示する模式的断面図である。
図3は、本実施形態に係る別の半導体発光素子111における発光層30の構成を例示している。半導体発光素子111における発光層30以外の構成は、半導体発光素子110の構成と同様なので説明を省略する。
図3に表したように、半導体発光素子111においては、発光層30は、2つの障壁層BLと1つの活性層WLとを含む。このように、半導体発光素子111における発光層30は、単一量子井戸(SQW:Single Quantum Well)構造を有することができる。
このように、発光層30は、活性層WLの他に複数の障壁層BLをさらに含む。複数の障壁層BLは、活性層WLのバンドギャップエネルギーよりも大きいバンドギャップエネルギーを有する。そして、活性層WLは、複数の障壁層BLの間に設けられる。
このように、実施形態においては、MQW構造またはSQW構造が採用される。
以下では、MQW構造を有する半導体発光素子110に関して説明する。ただし、以下の説明は、SQW構造を有する半導体発光素子111にも適用される。
第1半導体層10、第2半導体層20及び発光層30には、窒化物半導体が用いられる。すなわち、第1半導体層10、第2半導体層20及び発光層30は、窒化物半導体を含む。
活性層WLはInGaNを含み、障壁層BLはGaNを含むことができる。活性層WLには、例えば、In組成比が15%のInGaN層が用いられる。これにより、障壁層BLのバンドギャップエネルギーは、活性層WLのバンドギャップエネルギーよりも大きくなる。
障壁層BLにはInがドープされなくても良い。すなわち、障壁層BLはInを実質的に含まない。活性層WLのIII族元素中におけるInの組成比は、障壁層BLのIII族元素中におけるInの組成比よりも高い。すなわち、障壁層BLがInを含む場合においても、障壁層BLのInの組成比は、活性層WLのInの組成比よりも低い。
活性層WLの厚さは、例えば3nmである。障壁層BLの厚さは、例えば10nmである。
本実施形態に係る半導体発光素子110においては、第1半導体層10は、透光層40の熱膨張係数よりも大きい熱膨張係数を有する。さらに、第1半導体層10は、活性層WLの格子定数よりも小さい格子定数を有する。さらに、第1半導体層10は、面内方向の引っ張り応力を有する。
これにより、発光効率が高く光取り出し効率が高い半導体発光素子が提供される。
例えば、第1半導体層10は、GaN層である。GaNの熱膨張係数は、約5.5×10−6−1である。このとき、透光層40には、約5.5×10−6−1よりも小さい熱膨張係数を有する材料が用いられる。
透光層40は、例えば酸化珪素を含む。さらに具体的には、透光層40は、二酸化珪素を含む。例えば、透光層は、二酸化珪素を主成分として含むことができる。ただし、実施形態はこれに限らず、透光層40には、例えば屈折率や熱膨張係数を制御するために、任意の元素が添加されても良い。添加される元素は、例えばAl、Zr及びTiの少なくともいずれかとすることができる。
例えば二酸化珪素の熱膨張係数は、約0.5×10−6−1である。従って、第1半導体層10としてGaN層を用い、透光層40として二酸化珪素を用いると、第1半導体層10の熱膨張係数は、透光層40の熱膨張係数よりも大きくなる。
透光層40には、例えば、厚さが500nmの酸化珪素膜が用いられる。
さらに、発光層30から放出される光の波長(例えばピーク波長)は、例えば410ナノメートル(nm)以上550nm以下である。透光層40が、酸化珪素を含む場合、透光層40は、この波長の光に対して透光性を有する。
また、既に説明しように、活性層WLはInGaNを含む。活性層WLにInGaN層を用い、第1半導体層10にGaN層を用いると、第1半導体層10の格子定数は、活性層WLの格子定数よりも小さくなる。
このように異なる格子定数を有する結晶層を積層した場合には、両者が格子を整合させるために、格子定数の大きな結晶層に圧縮応力が印加されるか、あるいは格子定数の大きな結晶層に引張り応力が印加される。このとき外部からの要因により格子定数の小さな結晶層に圧縮応力が加えられると、格子定数の大きな結晶層にはより大きな圧縮応力が加えられ、適正なひずみバランスは得られなくなる。
一方、外部からの要因により格子定数の小さな結晶層に引張り応力が加えられると、格子定数が大きな結晶に印加されている圧縮応力は一部緩和されるため、より適正なひずみバランスが達成される。
後述するように、第1半導体層10は、透光層40の上に形成される。この形成(またはその後の処理など)において、第1半導体層10及び透光層40の積層体は、高温で処理される。本実施形態においては、第1半導体層10の熱膨張係数が透光層40の熱膨張係数よりも大きいため、高温での熱処理後に低温(例えば室温)にした時に、第1半導体層10には、面内方向の引っ張り応力が印加される。
この面内方向の引っ張り応力は、第1半導体層10から発光層30に向かうZ軸方向に交差する方向に沿う成分を有する。この面内方向の引っ張り応力は、Z軸方向に対して垂直な面内(X−Y平面内)の成分を有する。さらに具体的には、この面内方向の引っ張り応力は、X−Y面内の応力である。この面内方向の引っ張り応力は、例えば、第1半導体層10の(0001)面に対して平行な応力である。
なお、第1半導体層10が面内方向の引っ張り応力を有するとき、第1半導体層10は、厚さ方向の圧縮応力を有する。すなわち、第1半導体層10には、Z軸方向に沿った圧縮応力を有する。
半導体発光素子110においては、熱プロセス後の熱収縮により第1半導体層10へ印加される圧縮応力が抑制できる。すなわち、引っ張り応力を有する第1半導体層10と第1半導体層10よりも大きい格子定数を有する活性層WLとを組み合わせることで、適正な歪みバランスを実現する。これにより高い発光特性を得ることができる。
さらに、第1半導体層10に引っ張り応力を与える基となる透光層40が、発光層30から放出される光に対して透光性を有する。これにより、高い光取り出し効率を得ることができる。
このように、半導体発光素子110によれば、発光効率が高く光取り出し効率が高い半導体発光素子が提供される。
本実施形態において透光層40は、非晶質(例えば酸化珪素など)であることが望ましい。透光層40が結晶層である場合には、透光層40と第1半導体層10との間の格子不整合に起因して、第1半導体層10に面内方向の圧縮応力が加わることがある。これに対し、透光層40が非晶質である場合には、透光層40と第1半導体層10との間の格子不整合に起因して発生する圧縮応力が発生しない。これにより、適正な歪みバランスがより実現し易い。
以下、半導体発光素子110の製造方法の例について説明する。
図4(a)〜図4(c)は、第1の実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。
図4(a)に表したように、本製造方法においては、SOI(Silicon on Insulator)構造を有する基板51が用いられる。本具体例では、基板51は、基体50と、シリコン層60と、絶縁層40fと、を有する。絶縁層40fは、基体50とシリコン層60との間に設けられている。絶縁層40fが、透光層40となる。ただし、実施形態はこれに限らない。例えば、基体50が省略され、基板51は、絶縁層40fと、絶縁層40fの上に設けられたシリコン層60と、を有していても良い。
基体50には、例えばシリコン結晶基板が用いられる。本具体例では、基体50の結晶の面方位は、(111)面である。但し、実施形態はこれに限らない。基体50には、例えば多結晶層を用いても良い。また、基体50が結晶層である場合において、その結晶層の面方位は任意である。基体50の厚さは、例えば650マイクロメートル(μm)である。ただし、実施形態において、基体50の厚さは任意である。
絶縁層40fには、例えばSiOが用いられる。絶縁層40fの厚さは、例えば200nmである。
シリコン層60の厚さは、例えば2nm以上20nm以下である。さらに具体的には、シリコン層60の厚さは、例えば約10nmである。シリコン層60の結晶面方位は、例えば(111)面である。
なお、基板51において、シリコン層60の厚さが所望の厚さよりも厚い場合には、例えば、シリコン層60の表面部分を熱酸化し、シリコン層60のうちのシリコン結晶部分の厚さを薄くし、熱酸化した層を除去することで、シリコン層60の厚さを所望の厚さ(例えば約10nm)にすることができる。なお、熱酸化した層の除去には、例えば、弗酸処理を用いることができる。
基板51に、例えば希弗酸処理を施す。この処理により、シリコン層60の表面に、水素で終端された表面構造を付与することができる。これにより、シリコン層60の表面は、はっ水性の表面となる。この希弗酸処理には、例えば、濃度1%程度の希弗酸溶液を用いることができる。処理時間は、例えば約1分程度である。
なお、シリコン層60の表面部分の熱酸化した層を除去するための上記の弗酸処理を実施することにより、水素で終端された表面構造を付与するための上記の希弗酸処理を省略することもできる。
図4(b)に表したように、シリコン層60の上に、第1半導体層10となる半導体結晶10pを形成する。この半導体結晶10pの形成は、薄膜結晶成長(エピタキシャル成長)である。本具体例では、この半導体結晶10pは、GaN層である。
このGaN層の形成においては、例えば、以下が行われる。
基板51を例えば、MOCVD(有機金属を用いた気相成長法)装置に導入し、基板51の温度を例えば500℃に上げる。この温度で、TMG(トリメチルガリウム)及びNH(アンモニア)を原料として、第1のGaN層を形成する。第1のGaN層の厚さは、例えば20nmである。
基板51の温度を例えば1080℃に上げる。この温度で、TMG及びNHを原料として、第2のGaN層を形成する。第2のGaN層の厚さは、例えば2μmである。第1のGaN層及び第2のGaN層が、第1半導体層10となる半導体結晶10pに対応する。
この昇温過程(上記の例では500℃から1080℃への昇温)、及び、高温(上記の例では1080℃)での第2のGaN層の形成において、シリコン層60の厚さが減少する。すなわち、シリコン層60に含まれるシリコン原子が、半導体結晶10pに取り込まれる。シリコン層60が薄いため、シリコン層60に含まれる実質的に全てのシリコン原子が、半導体結晶10pに取り込まれる。
このため、図4(c)に表したように、シリコン層60が消失する。これにより、第1半導体層10が形成される。この第1半導体層10は、シリコンを含む。そして、絶縁層40fが透光層40となる。
そして、第1半導体層10の上に発光層30を形成する。さらに、発光層30の上に、第2半導体層20を形成する。これにより、第1半導体層10、発光層30及び第2半導体層20を含む積層構造体10sが形成される。
積層構造体10sを処理装置から取り出し、以下のデバイスプロセスを実施する。
例えば、積層構造体10sと基体50とを分離し、基体50を除去する。具体的には、例えば、第2半導体層20の表面に保護膜を形成する。そして、基体50を研磨または化学的なエッチングにより除去する。そして、保護膜を除去する。
さらに、例えば、第2半導体層20の一部、発光層30の一部、及び、第1半導体層10の一部を加工して、第1半導体層10の一部を露出させる。そして、露出した第1半導体層10の上に第1電極70を形成する。第2半導体層20の上に第2電極80を形成する。
これにより、半導体発光素子110が作製される。なお、上記の基体50の除去は、技術的に可能な任意の工程で実施できる。
このようにして作製された半導体発光素子110においては、第1半導体層10に面内方向の引っ張り応力が加えられている。発光層30及び第2半導体層20を含む半導体層のエピタキシャル成長は、高温で行われる。この高温のエピタキシャル成長終了後に、基板51の温度を室温に戻す際にも、透光層40(絶縁層40f)のSiO層の熱膨張係数が、第1半導体層10(半導体結晶10p)の熱膨張係数よりも小さいため、透光層40の熱収縮は小さい。このため、第1半導体層10には圧縮応力(面内方向の圧縮応力)が印加されない。
第1電極70及び第2電極80の形成の際に、これらの電極と半導体層との接触抵抗を下げるために高温プロセスが用いられる。半導体発光素子110においては、電極形成のための高温プロセスを経た後でも、熱膨張と収縮との繰り返しによる第1半導体層10への圧縮応力(面内方向の圧縮応力)が抑制される。
図5(a)〜図5(c)は、参考例の半導体発光素子の構成を例示する模式的断面図である。
図5(a)に表したように、第1参考例の半導体発光素子119aにおいては、サファイアの基板61の上に第1半導体層10が形成されている。サファイア結晶基板上にGaN結晶層をエピタキシャル成長する場合、GaN結晶格子が整合するサファイア結晶の格子長は、対象となるGaN結晶格子長よりも短い。さらに、サファイアの熱膨張係数は、GaN結晶の熱膨張係数よりも大きい。すなわち、第1参考例においては、第1半導体層10の熱膨張係数は、下地の基板61の熱膨張係数よりも小さい。
このような格子定数の差異と熱膨張係数の差異とにより、第1参考例においては、サファイアの基板61の上にGaNの第1半導体層10を含む積層構造体10sを高温で形成した後に、室温まで温度を下げた際に、第1半導体層10には、大きな圧縮応力(面内方向の圧縮応力)が印加されている。
そして、このような面内方向の圧縮応力を有する第1半導体層10の上に、第1半導体層10(例えばGaN層)の格子定数よりも大きい格子定数を有する活性層WL(例えばInGsN層)を含む発光層30が設けられている。このため、この構成においては、第1半導体層10及び発光層30を含む半導体結晶層において、歪みが適正化されない。例えば、活性層WLに過度な圧縮応力が加わる。このため、例えば発光層30における結晶品質が低下し、発光効率が低下する。
なお、サファイアの基板61と第1半導体層10との間に、格子調整層を設ける構成がある。すなわち、格子調整層により第1半導体層10に加わる面内方向の圧縮応力を調整し、これにより、活性層WLに印加される圧縮応力を緩和することが試みられる。しかしながら、半導体結晶層の歪みの格子調整層による適正化には限界がある。従って、格子調整層を用いる構成においても、発光効率の向上に限界がある。
なお、例えば、サファイアの基板61の上に第1半導体層10を含む積層構造体10sを形成した後に基板61を除去する構成がある。さらに、基板61を除去した後に、第1半導体層10にSiO層(例えば保護層)を設ける構成がある。このように、サファイアの基板61を除去した場合においても、第1半導体層10には面内方向の圧縮応力が残存している。従って、基板61を除去し、第1半導体層10にSiO層を設ける構成においても、第1半導体層10には面内方向の圧縮応力が残存する。このように、サファイアの基板61の上に第1半導体層10を形成する構成においては、応力の適正化は困難である。すなわち、第1参考例及びその延長上においては、発光効率が低い。
図5(b)に表したように、第2参考例の半導体発光素子119bにおいては、シリコン結晶の基板62の上に第1半導体層10が形成されている。シリコン(111)面上にGaN結晶をエピタキシャル成長する場合、対応するシリコンの格子長は、GaNのa軸長さよりも長い。さらに、シリコン結晶の熱膨張係数は、GaN結晶の熱膨張係数よりも小さい。従って、シリコン結晶の基板62の上に形成された第1半導体層10には、面内方向の引っ張り応力が残存する。従って、第2参考例の構成においては、活性層WLに加わる歪みが適正化される可能性がある。
しかしながら、第2参考例においては、基板62に用いられているシリコン結晶は、発光層30から放出する光を吸収する。すなわち、基板62は、発光層30から放出する光に対して透光性を有していない。このため、基板裏面からの光取出しは困難である。また、基板表面側から光を取り出す場合も、裏面側に向かった光が吸収されているため高い光取り出し効率を得ることが困難である。
なお、半導体発光素子119bの構成において、基板62と第1半導体層10との間にDBR(Distributed Bragg Reflector)を用いた反射層を設ける構成も考えられる。しかしながら、この構成においては、良好な反射特性と、第1半導体層10に対する適切な熱膨張係数の関係と、を両立することが難しいため、高い発光効率と同時に高い光取り出し効率を得ることが困難である。
図5(c)に表したように、第3参考例の半導体発光素子119cにおいては、第2半導体層20の表面(下面)に金属層63が設けられ、金属層63の下面にシリコン板62が設けられ、シリコン板62の下面に第2電極80が設けられている。この構成は、例えば、図示しない基板の上に、第1半導体層10、発光層30及び第2半導体層20を形成した後に、第2半導体層20の表面に、金属層63及び第2電極80を有するシリコン板62を設けたものである。そして、基板が除去され、第1半導体層10の上に第1電極70が設けられている。この構成においては、発光層30から放出された光は、金属層63で反射し、第2主面10bの側から出射する。一般に、金属層63の熱膨張係数は、第2半導体層20のGaNの膨張係数よりも大きい。このため、金属層63を第2半導体層20の上に形成する熱プロセス後に金属層63が大きく収縮する。このため、第2半導体層20には面内方向に圧縮応力が印加される。従って、第3参考例においても、高い発光効率と同時に高い光取り出し効率を得ることが困難である。
これに対し、実施形態に係る半導体発光素子110においては、熱プロセス後の熱収縮により第1半導体層10へ印加される圧縮応力が抑制される。すなわち、適正な歪みバランスが実現される。これにより高い発光特性を得ることができる。さらに、第1半導体層10に引っ張り応力を与える基となる基板として透光層4を用いることで、高い光取り出し効率を得ることができる。このように、半導体発光素子110によれば、発光効率が高く光取り出し効率が高い半導体発光素子が提供される。
さらに、非晶質の透光層40を用いることで、透光層40と第1半導体層10との間の格子不整合に起因して発生する圧縮応力が発生しない、これにより、適正な歪みバランスがより実現し易くなる。
実施形態においては、このように、第1半導体層10に面内方向の引っ張り応力を付与しているため、例えば格子調整層を省略することができる。格子調整層を省略しても、良好な活性層WLが得られる。これにより、発光効率が高まり、高い発光強度が得られる。 このように、実施形態においては、発光層30は、第1半導体層10と接して設けられることができる。
上記のように、実施形態においては、第1半導体層10は、例えば、透光層40(絶縁層40f)の上のシリコン層60の上に第1半導体層10(半導体結晶10p)を形成することで得られる。そして、シリコン層60は、第1半導体層10の形成後に実質的に消失する。もしシリコン層60が残存していた場合は、シリコン層60が発光層30から放出する光を吸収するため、光取り出し効率が低下する。
例えば、発光層30から放出される光の波長(ピーク波長)が、440nmである場合には、シリコン層60の光の吸収係数は、1.26×10cm−1である。このため、シリコン層60の厚さが、10nmのときは、光の吸収率は1パーセント(%)以上になる。実施形態においては、シリコン層60が実質的には存在せず、第1半導体層10は、透光層40に実質的に接する。
図6は、半導体発光素子の特性を例示するグラフ図である。
同図は、実施形態に係る半導体発光素子110及び第1参考例の半導体発光素子119aのラマン分光測定結果を例示している。同図においては、GaNに対応するラマンスペクトル(E2)が表されている。図5の横軸は、ラマンシフトRS(波数、cm−1)である。縦軸は、ラマン散乱の強度Ir(任意目盛り)である。
図6に表したように、実施形態に係る半導体発光素子110においては、強度IrがピークとなるラマンシフトRSは、566.5cm−1である。第1参考例の半導体発光素子119aにおいては、強度IrがピークとなるラマンシフトRSは、570cm−1である。応力が印加されていないときのGaNのラマンシフトRSは、568cm−1である。従って、図6の結果から、半導体発光素子110においては、GaN層(第1半導体層10)に、面内方向に引っ張り応力が印加されていることが分かる。また、半導体発光素子119aにおいては、GaN層(第1半導体層10)に、面内方向に圧縮応力が印加されていることが分かる。
このように、第1半導体層10に印加されている応力は、例えばラマン分光分析によって判定できる。
図7(a)及び図7(b)は、半導体発光素子の特性を例示するグラフ図である。
すなわち、図7(a)及び図7(b)は、実施形態に係る半導体発光素子110及び第1参考例の半導体発光素子119aの発光特性の測定結果をそれぞれ例示している。半導体発光素子110及び半導体発光素子119aは、MQW構造を有する半導体発光素子である。この発光特性は、光励起の発光測定法(PL法)により測定された。横軸は、波長λ(nm)である。縦軸は、PL発光強度PLI(任意目盛り)である。
図7(a)に表したように、半導体発光素子110におけるピーク波長は、約440nmである。なお、440nmの波長の光に対して、透光層40は透光性を有する。
図7(b)に表したように、半導体発光素子119aにおけるピーク波長も、約440nmである。
図7(a)及び図7(b)から分かるように、半導体発光素子110のPL発光強度PLIの最大値は、半導体発光素子119aのPL発光強度PLIの最大値よりも大きい。
図8(a)及び図8(b)は、半導体発光素子の特性を例示するグラフ図である。
すなわち、図8(a)及び図8(b)は、実施形態に係る半導体発光素子111及び第4参考例の半導体発光素子119dの発光特性の測定結果をそれぞれ例示している。半導体発光素子111及び半導体発光素子119dは、SQW構造を有する半導体発光素子である。半導体発光素子119dにおける発光層30以外の構成は、図5(a)に例示した半導体発光素子119aと同様である。すなわち、半導体発光素子119dにおいては、サファイアの基板61の上に第1半導体層10が形成され、その上にSQW構造の発光層30が形成された。
図8(a)に表したように、半導体発光素子111におけるピーク波長は、約510nmである。なお、510nmの波長の光に対して、透光層40は透光性を有する。
図8(b)に表したように、半導体発光素子119dにおけるピーク波長は、約490nmである。
図8(a)及び図8(b)から分かるように、半導体発光素子111のPL発光強度PLIの最大値は、半導体発光素子119dのPL発光強度PLIの最大値よりも大きい。
このように、MQW構造においてもSQW構造においても、実施形態においては、高いPL発光強度が得られる。
なお、SQW構造を有する半導体発光素子111も、図6に例示した半導体発光素子110と同様のラマンスペクトル特性(ラマンシフトRS)を有する。
一般に、半導体層にn形不純物(例えばシリコン)をドーピングすることでn形半導体層が得られ、半導体層にp形不純物(例えばマグネシウム)をドーピングすることでp形不純物が得られる。例えば、n形半導体層(例えば第1半導体層10に相当)となるGaN層の形成の際(例えば1080℃でのGaN層の形成の際)に、シリコン原子を約1018cm−3でドーピングすることで、n形半導体層が得られる。
図4(c)に関して既に説明したように、実施形態においては、第1半導体層10は、透光層40(絶縁層40f)の上のシリコン層60の上に第1半導体層10(半導体結晶10p)を形成することで得られる。このとき、シリコン層60からシリコン原子が半導体結晶10p(第1半導体層10)に導入される。このため、通常行われるドーピングを省略することができる。
すなわち、シリコン層60の上に、第1半導体層10(半導体結晶10p)を形成する際に、第1半導体層10中のGa原子とシリコン層60とが反応し、シリコン原子が第1半導体層10中に拡散する。従って、第1半導体層10の形成の際にシリコン原料を用いなくても、第1半導体層10の透光層40の側の部分(成長層の下部)には、シリコン原子が導入される。
例えば、第1半導体層10の透光層40の側の部分(例えば約500nmの厚さ)には、1018cm−3以上1020cm−3以下の程度で、シリコン原子が含まれる。
このように、半導体発光素子110の製造においては、例えば、シリコン層60からシリコン原子が半導体結晶10p(第1半導体層10)に導入される。このため、半導体結晶10pには、シリコン原子の濃度分布が形成され易い。例えば、図4(c)に表したように、第1半導体層10は、透光層40に近い第1部分11と、第1部分11と発光層30との間に設けられた第2部分12と、を含むことができる。そして、第1部分11におけるシリコンの濃度は、第2部分12におけるシリコンの濃度よりも高い。
なお、半導体発光素子110の製造において、例えば、基板としてシリコン結晶基板を用いると、大量のシリコン原子が窒化ガリウム中全域に拡散する。このため、成長層の下部ではシリコンと窒化ガリウムの混晶に近い形態となり、望ましくない。
これに対し、上記の製造方法においては、極薄のシリコン層60を用いるため、第1半導体層10中に導入されるシリコン原子の量が制御し易い。
本実施形態は、図4(a)〜図4(c)に関して説明した半導体発光素子の製造方法を含むことができる。この製造方法は、活性層WLを含む発光層30と、発光層30から放出される光に対して透光性を有する透光層40と、発光層30と透光層40との間において透光層40に接し、透光層40の熱膨張係数よりも大きい熱膨張係数を有し、活性層WLの格子定数よりも小さい格子定数を有し、面内方向の引っ張り応力を有する第1半導体層10(半導体層)と、を含む半導体発光素子の製造方法である。
この製造方法は、透光層40となる透光膜(例えば絶縁層40f)の上に設けられたシリコン層60の上に第1半導体層10(例えば半導体結晶10p)を形成し、第1半導体層10の形成の後にシリコン層60を消失させる。
これにより、第1半導体層10は透光膜(透光層40)に接する。
本製造方法において、このシリコン層60の厚さは、2nm以上20nm以下であることが望ましい。シリコン層60の厚さが2nmよりも薄いと、均一な第1半導体層10が得られ難くなる。シリコン層60の厚さが20nmよりも厚いと、シリコン層60が消失し難くなる。このため、光が吸収され、光取り出し効率が低下し易い。
シリコン層60の上記の消失は、シリコン層60の温度を上昇させることで、シリコン層60に含まれるシリコンを第1半導体層10中に導入することを含む。これにより、実質的にシリコン層60が消失する。
また、本実施形態においては、第1半導体層10は、シリコン層60から導入されたシリコン原子を含む。
上記の製造方法で製造された半導体発光素子においては、第1半導体層10は、透光層40となる透光膜(例えば絶縁層40f)の上に設けられたシリコン層60の上に形成され、第1半導体層10の形成の後にシリコン層60を消失することで第1半導体層10は上記の透光膜に接する。このシリコン層60の消失は、シリコン層60の温度を上昇させることを含む。さらに、上記の製造方法で製造された半導体発光素子においては、第1半導体層10は、シリコン層60から導入されたシリコン原子を含んでいる。
なお、図4(a)〜図4(c)に関して説明した製造方法では、半導体層の形成方法(結晶成長の方法)として、有機金属を用いた気相成長(MOCVD)法に関して説明したが、実施形態はこれに限らない。例えば、分子線エピタキシー(MBE: Molecular Beam Epitaxy)法及びHVPE(Hydride Vapor Phase Epitaxy)法などの任意の方法を用いることができる。
(第2の実施の形態)
図9は、第2の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。 図9に表したように、本実施形態に係る半導体発光素子120は、発光層30、透光層40及び第1半導体層10に加え、反射層45をさらに備える。なお、この場合も第2半導体層20、第1電極70及び第2電極81が設けられている。発光層30、透光層40及び第1半導体層10の構成については、半導体発光素子110と同様なので説明を省略する。
反射層45は、発光層30から放出される光を反射する。透光層40は、第1半導体層10と反射層45との間に配置されている。反射層45には、例えば金属が用いられる。
第2電極81は、発光層30から放出された光に透光性を有している。
図8に例示したように、半導体発光素子120においては、発光層30から放出された光は、第1半導体層10から発光層30に向かう方向で、半導体発光素子120の外部に出射する。すなわち、半導体発光素子120からの出射光30Lは、第1主面10aの側から出射する。出射光30Lは、第2電極81を通過して半導体発光素子120の外部に出射する。半導体発光素子120においては、発光層30から出射した光の少なくとも一部は、透光層40を通過し、反射層45で反射して、半導体発光素子120の外部に出射する。
半導体発光素子120は、例えば、透光層40の上に積層構造体10sを形成した後に、透光層40の積層構造体10sとは反対側の面に反射層45を形成することで作製される。
例えば、第1半導体層10に反射層45(例えば金属膜)を熱プロセスにより直接積層する参考例においては、降温時に熱膨張係数の差によって第1半導体層10に圧縮応力が加わる。このため、発光効率が低い。
これに対し、本実施形態に係る半導体発光素子120においては、反射層45と第1半導体層10との間に、SiO層等の透光層40が設けられる。第1半導体層10に接する層として、第1半導体層10よりも小さい熱膨張係数を有する透光層40を用いることで、第1半導体層10に与える圧縮応力を抑制することが可能である。半導体発光素子120においても、発光効率が高く光取り出し効率が高い半導体発光素子が得られる。
このように、実施形態においては、総合的に歪バランスを適正化する。すなわち、半導体層の保護層、及び、光取り出し層の少なくともいずれかのために用いられる層(透光層40)の材料が適正に選択され、適正な歪バランスを有する構造が提供される。
実施形態によれば、発光効率が高く光取り出し効率が高い半導体発光素子が提供される。
なお、本明細書において「窒化物半導体」とは、BInAlGa1−x−y−zN(0≦x≦1,0≦y≦1,0≦z≦1,x+y+z≦1)なる化学式において組成比x、y及びzをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、N(窒素)以外のV族元素もさらに含むもの、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、半導体発光素子に含まれる半導体層、発光層、活性層、障壁層、透光層、反射層及び電極などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体発光素子を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…第1半導体層、 10a…第1主面、 10b…第2主面、 10p…半導体結晶、 10s…積層構造体、 11…第1部分、 12…第2部分、 20…第2半導体層、 30…発光層、 30L…出射光、 40…透光層、 40f…絶縁層、 45…反射層、 50…基体、 51…基板、 60…シリコン層、 61…基板、 62…シリコン板、 63…金属層、 70…第1電極、 80、81…第2電極、 110、111、119a〜119d、120…半導体発光素子、 BL1〜BLi…第1〜第i障壁層、 BLP…p側障壁層、 Ir…強度、 PLI…PL発光強度、 RS…ラマンシフト、 WL…活性層、 WL1〜WLi…第1〜第i活性層
本発明の実施形態によれば、発光層と、透光層と、半導体層と、を備えた半導体発光素子が提供される。前記発光層は、活性層を含む。前記透光層は、前記発光層から放出される光に対して透光性を有し、酸化珪素、または、任意の元素が添加された酸化珪素からなり非晶質である。前記半導体層は、前記発光層と前記透光層との間において前記透光層に接する。前記半導体層は、前記透光層の熱膨張係数よりも大きい熱膨張係数を有し、前記活性層の格子定数よりも小さい格子定数を有し、面内方向の引っ張り応力を有する。
本発明の実施形態によれば、発光層と、透光層と、GaN層と、を備えた半導体発光素子が提供される。前記透光層は、酸化珪素、または、任意の元素が添加された酸化珪素からなり非晶質である。前記GaN層は、前記透光層の上に形成され前記透光層に接する。前記発光層は、前記GaN層の上に形成され活性層を含む。前記透光層は、前記発光層から放出される光に対して透光性を有する。前GaN層は、前記透光層の熱膨張係数よりも大きい熱膨張係数を有し、前記活性層の格子定数よりも小さい格子定数を有し、面内方向の引っ張り応力を有し、568cm −1 よりも小さいラマンシフトを有する。

Claims (6)

  1. 活性層を含む発光層と、
    前記発光層から放出される光に対して透光性を有する透光層と、
    前記発光層と前記透光層との間において前記透光層に接し、前記透光層の熱膨張係数よりも大きい熱膨張係数を有し、前記活性層の格子定数よりも小さい格子定数を有し、面内方向の引っ張り応力を有する半導体層と、
    を備えたことを特徴とする半導体発光素子。
  2. 前記透光層は、非晶質であることを特徴とする請求項1記載の半導体発光素子。
  3. 前記透光層は、酸化珪素を含むことを特徴とする請求項1または2に記載の半導体発光素子。
  4. 前記活性層は、InGaNを含み、
    前記半導体層は、GaNを含むことを特徴とする請求項1〜3のいずれか1つに記載の半導体発光素子。
  5. 前記光は、前記透光層を通過して前記半導体発光素子の外部に出射することを特徴とする請求項1〜4のいずれか1つに記載の半導体発光素子。
  6. 前記光を反射する反射層をさらに備え、
    前記透光層は、前記半導体層と前記反射層との間に配置されていることを特徴とする請求項1〜4のいずれか1つに記載の半導体発光素子。
JP2010273587A 2010-12-08 2010-12-08 半導体発光素子 Expired - Fee Related JP5002703B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010273587A JP5002703B2 (ja) 2010-12-08 2010-12-08 半導体発光素子
US13/212,539 US9130098B2 (en) 2010-12-08 2011-08-18 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010273587A JP5002703B2 (ja) 2010-12-08 2010-12-08 半導体発光素子

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011281296A Division JP5426650B2 (ja) 2011-12-22 2011-12-22 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2012124314A true JP2012124314A (ja) 2012-06-28
JP5002703B2 JP5002703B2 (ja) 2012-08-15

Family

ID=46198436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010273587A Expired - Fee Related JP5002703B2 (ja) 2010-12-08 2010-12-08 半導体発光素子

Country Status (2)

Country Link
US (1) US9130098B2 (ja)
JP (1) JP5002703B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5166594B1 (ja) * 2011-12-12 2013-03-21 株式会社東芝 半導体発光素子
JP5881560B2 (ja) * 2012-08-30 2016-03-09 株式会社東芝 半導体発光装置及びその製造方法
JP5460831B1 (ja) * 2012-11-22 2014-04-02 株式会社東芝 半導体発光素子
JP2014175427A (ja) * 2013-03-07 2014-09-22 Toshiba Corp 半導体発光素子及びその製造方法
US11158767B2 (en) * 2015-03-30 2021-10-26 Sony Semiconductor Solutions Corporation Light-emitting element, light-emitting unit, light-emitting panel device, and method for driving light-emitting panel device
WO2017135763A1 (ko) * 2016-02-05 2017-08-10 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지
US11211528B2 (en) 2019-03-13 2021-12-28 Seoul Viosys Co., Ltd. Light emitting device for display and display apparatus having the same
US11658275B2 (en) 2019-10-28 2023-05-23 Seoul Viosys Co., Ltd. Light emitting device for display and LED display apparatus having the same
CN116314245B (zh) * 2023-05-10 2023-08-04 季华实验室 发光面板及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036233A (ja) * 2005-07-22 2007-02-08 Avago Technologies General Ip (Singapore) Private Ltd 横方向p/n接合を有するvcselシステム
JP2009059734A (ja) * 2007-08-29 2009-03-19 Rohm Co Ltd 面発光レーザ
WO2009051650A1 (en) * 2007-10-18 2009-04-23 Corning Incorporated Gallium nitride semiconductor device on soi and process for making same
JP2009188249A (ja) * 2008-02-07 2009-08-20 Nanoteco Corp 発光ダイオードおよびその製造方法、発光ダイオードアレイ
JP2010212738A (ja) * 2001-12-21 2010-09-24 Xerox Corp 窒化物系共振器半導体構造の製造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4985742A (en) * 1989-07-07 1991-01-15 University Of Colorado Foundation, Inc. High temperature semiconductor devices having at least one gallium nitride layer
US5563428A (en) * 1995-01-30 1996-10-08 Ek; Bruce A. Layered structure of a substrate, a dielectric layer and a single crystal layer
US5900650A (en) * 1995-08-31 1999-05-04 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2002076522A (ja) * 2000-09-01 2002-03-15 Nec Corp 窒化物半導体レーザ
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6800876B2 (en) * 2001-01-16 2004-10-05 Cree, Inc. Group III nitride LED with undoped cladding layer (5000.137)
US6791119B2 (en) * 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
JP3785059B2 (ja) 2001-06-25 2006-06-14 宣彦 澤木 窒化物半導体の製造方法
US6936490B2 (en) * 2001-09-06 2005-08-30 Toshiba Ceramics Co, Ltd. Semiconductor wafer and its manufacturing method
US7781356B2 (en) * 2003-02-12 2010-08-24 Arizona Board of Regents, a Body Corporate Epitaxial growth of group III nitrides on silicon substrates via a reflective lattice-matched zirconium diboride buffer layer
JP2005089607A (ja) 2003-09-17 2005-04-07 Sumitomo Bakelite Co Ltd 光半導体封止用エポキシ樹脂組成物及び光半導体装置
US20050070097A1 (en) * 2003-09-29 2005-03-31 International Business Machines Corporation Atomic laminates for diffusion barrier applications
US20070267646A1 (en) 2004-06-03 2007-11-22 Philips Lumileds Lighting Company, Llc Light Emitting Device Including a Photonic Crystal and a Luminescent Ceramic
JP4812369B2 (ja) 2004-08-27 2011-11-09 京セラ株式会社 発光素子の製造方法
JP2006100787A (ja) 2004-08-31 2006-04-13 Toyoda Gosei Co Ltd 発光装置および発光素子
JP3924303B2 (ja) * 2005-05-09 2007-06-06 ローム株式会社 窒化物半導体素子およびその製法
JP2007080896A (ja) * 2005-09-12 2007-03-29 Sanyo Electric Co Ltd 半導体素子
US20070110657A1 (en) * 2005-11-14 2007-05-17 Hunter Charles E Unseeded silicon carbide single crystals
KR20070102114A (ko) * 2006-04-14 2007-10-18 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조 방법
JP5307364B2 (ja) 2006-08-03 2013-10-02 豊田合成株式会社 蛍光体含有ガラスの製造方法及び固体素子デバイスの製造方法
CN101573778B (zh) * 2006-11-07 2013-01-02 奈米系统股份有限公司 用于纳米线生长的系统与方法
US8338273B2 (en) * 2006-12-15 2012-12-25 University Of South Carolina Pulsed selective area lateral epitaxy for growth of III-nitride materials over non-polar and semi-polar substrates
JP2008182110A (ja) 2007-01-25 2008-08-07 Matsushita Electric Ind Co Ltd 窒化物半導体発光装置
US7936500B2 (en) * 2007-03-02 2011-05-03 Ravenbrick Llc Wavelength-specific optical switch
US8188459B2 (en) * 2007-04-12 2012-05-29 Massachusetts Institute Of Technology Devices based on SI/nitride structures
US7956370B2 (en) * 2007-06-12 2011-06-07 Siphoton, Inc. Silicon based solid state lighting
JP5458887B2 (ja) * 2007-09-11 2014-04-02 パナソニック株式会社 シリコン構造体およびセンサチップ
US8575633B2 (en) * 2008-12-08 2013-11-05 Cree, Inc. Light emitting diode with improved light extraction
JP2009260316A (ja) 2008-03-26 2009-11-05 Panasonic Electric Works Co Ltd 半導体発光素子およびそれを用いる照明装置
CN101924023A (zh) * 2009-06-09 2010-12-22 日本派欧尼株式会社 Iii族氮化物半导体的气相生长装置
JP5434288B2 (ja) 2009-06-12 2014-03-05 豊田合成株式会社 半導体発光素子、半導体発光素子の製造方法、半導体発光素子を備えたランプ、照明装置および電子機器
US20120103419A1 (en) * 2010-10-27 2012-05-03 The Regents Of The University Of California Group-iii nitride solar cells grown on high quality group-iii nitride crystals mounted on foreign material

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010212738A (ja) * 2001-12-21 2010-09-24 Xerox Corp 窒化物系共振器半導体構造の製造方法
JP2007036233A (ja) * 2005-07-22 2007-02-08 Avago Technologies General Ip (Singapore) Private Ltd 横方向p/n接合を有するvcselシステム
JP2009059734A (ja) * 2007-08-29 2009-03-19 Rohm Co Ltd 面発光レーザ
WO2009051650A1 (en) * 2007-10-18 2009-04-23 Corning Incorporated Gallium nitride semiconductor device on soi and process for making same
JP2009188249A (ja) * 2008-02-07 2009-08-20 Nanoteco Corp 発光ダイオードおよびその製造方法、発光ダイオードアレイ

Also Published As

Publication number Publication date
JP5002703B2 (ja) 2012-08-15
US20120146045A1 (en) 2012-06-14
US9130098B2 (en) 2015-09-08

Similar Documents

Publication Publication Date Title
JP5002703B2 (ja) 半導体発光素子
JP6896708B2 (ja) 2次元正孔ガスを組み込んだ紫外線発光デバイス
JP6275817B2 (ja) 仮像電子及び光学電子装置に対する平面コンタクト
US11201261B2 (en) Deep ultraviolet light emitting element and method of manufacturing the same
JP7228176B2 (ja) Iii族窒化物半導体発光素子
US9343626B2 (en) Semiconductor structures having active regions comprising InGaN, methods of forming such semiconductor structures, and light emitting devices formed from such semiconductor structures
US8772800B2 (en) Semiconductor light-emitting device
US20170125632A1 (en) Nitride-semiconductor light-emitting element
US20130234178A1 (en) Semiconductor light emitting device and method for manufacturing the same
WO2015182207A1 (ja) エピタキシャルウエハ、半導体発光素子、発光装置及びエピタキシャルウエハの製造方法
JP2009129941A (ja) 発光デバイス
JP2014528178A (ja) オプトエレクトロニクス半導体チップの製造方法および対応するオプトエレクトロニクス半導体チップ
JP5426650B2 (ja) 半導体発光素子
JP2013258207A (ja) 半導体発光素子及びその製造方法
JP2016143771A (ja) エピタキシャルウエハ、半導体発光素子、発光装置及びエピタキシャルウエハの製造方法
JP2017139247A (ja) エピタキシャルウエハ、半導体発光素子、発光装置及びエピタキシャルウエハの製造方法
JP2012015154A (ja) 半導体発光素子および半導体発光素子の製造方法
JP5898656B2 (ja) Iii族窒化物半導体素子
CN203659930U (zh) 具有金属反射层的半导体发光器件
JP7387048B1 (ja) 半導体発光素子及び半導体発光素子の製造方法
JP7413599B1 (ja) Iii-v族化合物半導体発光素子及びiii-v族化合物半導体発光素子の製造方法
KR101101954B1 (ko) 확산방지층을 가지는 전극구조체를 구비한 수직형 구조의 그룹 Ⅲ족 n형 질화물계 반도체 소자 및 이를 포함하는 발광다이오드 소자
JP5951732B2 (ja) 半導体発光素子
JP2015201485A (ja) エピタキシャルウエハ及び発光素子
KR101501149B1 (ko) 발광 소자

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120521

R151 Written notification of patent or utility model registration

Ref document number: 5002703

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees