KR101501149B1 - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR101501149B1
KR101501149B1 KR1020130100444A KR20130100444A KR101501149B1 KR 101501149 B1 KR101501149 B1 KR 101501149B1 KR 1020130100444 A KR1020130100444 A KR 1020130100444A KR 20130100444 A KR20130100444 A KR 20130100444A KR 101501149 B1 KR101501149 B1 KR 101501149B1
Authority
KR
South Korea
Prior art keywords
layer
electron blocking
semiconductor layer
blocking layer
light emitting
Prior art date
Application number
KR1020130100444A
Other languages
English (en)
Other versions
KR20150022487A (ko
Inventor
이원용
박정원
최원진
미네오 오쿠야마
Original Assignee
일진엘이디(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 일진엘이디(주) filed Critical 일진엘이디(주)
Priority to KR1020130100444A priority Critical patent/KR101501149B1/ko
Publication of KR20150022487A publication Critical patent/KR20150022487A/ko
Application granted granted Critical
Publication of KR101501149B1 publication Critical patent/KR101501149B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 제1 반도체층; 상기 제1 반도체층과 도전형이 상이한 제2 반도체층; 상기 제1 반도체층과 상기 제2 반도체층 사이에 위치하는 활성층; 상기 제1 반도체층과 상기 활성층 사이에 위치하는 전자 차단층을 포함하고, 상기 전자 차단층은 인듐을 포함한 질화물을 포함하고, 상기 인듐의 조성은 상기 전자 차단층의 두께 방향을 따라 균일하게 분포하는 발광 소자에 관한 것이다. 또한, 본 발명의 발광 소자는 고온에서 온도에 대한 광학 특성 열화를 개선할 수 있다.

Description

발광 소자{Light emitting device}
본 발명은 발광 소자에 관한 것으로, 상세하게는 주위 온도가 상승하더라도 광도 혹은 휘도 저하가 억제되는 발광 소자에 관한 것이다.
전기적 신호를 변환하여 광을 방출하는 발광 소자에는 다양한 재료 및 구조가 사용되고 있다. 최근에는 열적 안정성이 우수하고 에너지 밴드 갭이 커서 다양한 색광을 구현할 수 있는 질화물을 기초로 하는 발광 소자가 주로 사용되고 있다. 질화물에는 GaN, AlN, InN 등이 있고, 이중 GaN은 에너지 밴드 갭이 상온에서 3.4eV로 매우 크기 때문에 고온 고출력 소자에 사용될 수 있다.
일반적으로, 질화물을 이용한 발광 소자는 N형 질화물층, P형 질화물층, 이들 사이에 배치되는 활성층이 적층되는 구조를 가지며, P형 질화물층에 전기적으로 연결되는 P 전극, N형 질화물층에 전기적으로 연결되는 N형 전극을 구비한다. 이러한 발광 소자는 N형 전극 및 P형 전극에 소정의 전류가 인가되면, N형 GaN층으로부터 제공되는 전자와 P형 GaN층으로부터 제공되는 홀이 활성층에서 재결합되어 에너지 갭에 해당하는 파장의 광이 방출하게 된다.
한편, N형 질화물층으로부터 공급되는 전자가 P형 질화물층으로 오버플로우되는 현상이 발생된다. 이에, 이러한 전자의 오버플로우를 방지하기 위하여 활성층과 P형 질화물층 사이에 전자 차단층(Electron Blocking Layer: EBL)를 더 형성하기도 한다.
그러나, 이러한 발광 소자는 상온에서의 광방출 효율 혹은 휘도는 우수하나, 발광 소자의 주위 온도가 상승하면 휘도 혹은 광도가 열화되는 문제가 발생한다. 또한, 발광 소자가 동작하면서 발생되는 발열에 의하여 온도가 상승하면 휘도 혹은 광도가 열화되는 문제가 발생한다.
이처럼, 발열 혹은 기타 이유로 발광 소자의 주위 온도가 상승하여, 발광 소자의 휘도나 광도가 열화되는 문제는 발광 소자를 복수 개 배치하는 장치 예를 들면 조명 장치에서 더욱 심각하게 야기된다.
본 발명은 주위 온도가 상승하더라도 휘도 혹은 광도 열화가 억제되는 발광 소자를 제공한다.
본 발명은 함유 성분 분포의 제어에 의하여 고온에서도 휘도 혹은 광도가 유지되는 발광 소자를 제공한다.
본 발명의 실시 형태에 따른 발광 소자는 홀을 공급하는 제1 도전형 질화물층, 제1 반도체층, 상기 제1 반도체층과 도전형이 상이한 제2 반도체층, 상기 제1 반도체층과 상기 제2 반도체층 사이에 위치하는 활성층, 상기 제1 반도체층과 상기 활성층 사이에 위치하는 전자 차단층을 포함하고, 상기 전자 차단층은 인듐을 포함한 질화물을 포함하고, 상기 인듐의 조성은 상기 전자 차단층의 두께 방향을 따라 균일하게 분포한다.
여기서, 전자 차단층에 포함된 인듐의 최소 조성비와 최대 조성비의 변화폭은 ±0.3% 범위 내일 수 있고, 전자 차단층은 AlxInyG1-x-yN(0.15≤x≤0.25, 0.002≤y≤0.02)을 포함할 수 있으며, 전자 차단층의 두께는 5nm 내지 100nm 범위일 수 있다.
또한, 전자 차단층은 P형 불순물이 도핑된 질화물을 포함하고, 상기 P형 불순물로 마그네슘, 베릴륨, 아연 및 카드듐 중에서 적어도 하나를 포함할 수 있으며, 상기 마그네슘의 도핑 농도는 1x1019 ~ 2.5x1019 atoms/cm3 범위일 수 있다.
본 발명의 실시 형태에 따른 발광 소자에서 방출되는 광을 측정함에 있어, 상온에서 측정되는 광도(optical power)를 기준광도라 할 때, 주위 온도가 상기 상온 보다 높은 온도에서 측정되는 고온광도는 상기 기준광도의 90 % 이상으로 유지된다. 또한, 발광 소자의 고온광도는 섭씨 20도 이상 내지 120도 이하 범위에서의 측정되는 광도가 상온 기준광도의 90 % 이상일 수 있다.
본 발명의 실시 예들에 따른 발광 소자는 전자 차단층이 함유하는 성분의 분포를 제어한다. 또한, 전자 차단층의 불순물 농도를 제어한다. 이로부터 고온에서 온도에 대한 광학 특성 열화가 개선된 발광 소자를 얻을 수 있다. 즉, 소자의 발열 혹은 기타의 이유로 발광 소자 주위의 온도가 상승하더라도, 휘도 혹은 광도가 일정 범위 이상으로 유지되는 발광 소자를 얻을 수 있다.
고온에서의 광학 특성 열화가 개선되므로, 발광 소자를 열악한 조건에서도 사용할 수 있고, 장시간 사용할 수도 있다.
또한, 고온 특성 열화가 개선되므로, 발광 소자를 다수 개 배치한 장치를 용이하게 제작할 수 있고, 다수 개 발광 소자의 배치를 자유롭게 변경할 수 있다. 예컨대, 다양한 구조 및 형태의 조명 장치를 용이하게 제조할 수 있다.
도 1은 본 발명의 실시예에 따른 발광 소자의 단면도.
도 2는 본 발명의 실험예에 따른 발광 소자의 전자 차단층의 원소 분포 측정 결과 그래프.
도 3는 본 발명의 실험예에 따른 발광 소자의 불순물 농도 측정 결과 그래프.
도 4은 본 발명의 실험예에 따른 발광 소자의 광도 특성을 나타낸 그래프.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 과장하거나 확대하여 표현하였으며, 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 본 발명의 실시예에 따른 발광 소자의 단면도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 발광 소자는 제1 반도체층(500); 제1 반도체층(500)과 도전형이 상이한 제2 반도체층(100); 제1 반도체층(500)과 제2 반도체층(100) 사이에 위치하는 활성층(300); 제1 반도체층(500)과 활성층(300) 사이에 위치하는 전자 차단층(400)을 포함하고, 전자 차단층(400)은 인듐을 포함한 질화물을 포함하고, 인듐의 농도는 전자 차단층(400)의 두께 방향을 따라 균일하게 분포한다.
또한, 발광 소자는 활성층(300)과 제2 반도체층(100) 사이에 응력 완화층(200)을 더 포함할 수 있다. 상기 각 층들이 적층된 적층 구조물은 기판(도시되지 않음) 상에 형성될 수도 있고, 기판 상에 형성한 후 기판을 제거할 수도 있다. 또한, 적층 구조물은 하부로부터 제2 반도체층(100), 응력 완화층(200), 활성층(300), 전자 차단층(400), 제1 반도체층(500)의 순서로 적층할 수 있다. 물론, 이들의 적층 순서를 역으로 할 수도 있다. 또한, 상기 적층 구조물의 제1 반도체층(500) 및 제2 반도체층(100) 상에는 각각 전극 패드 혹은 전극이 더 형성될 수 있다.
기판은 발광 소자를 제작하기 위한 통상의 웨이퍼를 지칭하며, 질화물 반도체 단결정을 성장시키기에 적합한 재질을 이용할 수 있다. 예를 들면, 기판은 Al2O3, SiC, ZnO, Si, GaAs, GaP, LiAl2O3, BN, AlN 및 GaN 중 어느 하나를 이용할 수 있다. 또한, 기판상에는 상기의 적층 구조물을 형성하기 전에 버퍼층(미도시)이 형성될 수 있다. 버퍼층은 기판과 제1 혹은 제2 질화물층 사이의 격자 부정합을 완화시키고, 열팽창계수의 차이를 극복하기 위해 형성된다. 이러한 버퍼층은 도핑없이 형성될 수 있으며, GaN 계열, AlN 계열, InAlGaN 계열 혹은 SiC 계열의 재료로 형성될 수 있다.
제1 반도체층(500)은 P형 불순물이 도핑된 P형 반도체층일 수 있으며, 그에 따라 활성층(300)에 홀을 공급할 수 있다. 이러한 제1 반도체층은 P형 불순물, 예를 들어 Mg가 도핑된 질화물층을 이용할 수 있다. 예를 들면, 질화물층으로 GaN층을 이용할 수 있다. 그러나, 이에 한정되지 않고 다양한 반도체 물질이 가능하다. 즉, GaN, InN, AlN(Ⅲ-Ⅴ족) 등과 같은 질화물이 이용될 수 있고, 이러한 질화물을 일정한 비율로 혼합한 화합물이 이용될 수 있는데, 예를 들어 AlGaN, AlInGaN을 포함한 다양한 반도체 물질이 가능하다. 또한, 제1 반도체층(500)은 단일막으로 형성될 수도 있고, 다층막으로 형성될 수도 있다.
제2 반도체층(100)은 N형 불순물이 도핑된 N형의 반도체층일 수 있다. 즉 제1 반도체층과 도전형이 상이한 제2 반도체층일 수 있다. 이에, 활성층(300)에 전자를 공급할 수 있다. 이러한 제2 반도체층(100)은 N형 불순물, 예를 들어 Si가 도핑된 GaN층을 이용할 수 있다. 그러나, 이에 한정되지 않고 다양한 반도체 물질이 가능하다. 즉, GaN, InN, AlN(Ⅲ-Ⅴ족) 등과 같은 질화물이 이용될 수 있고, 이러한 질화물을 일정한 비율로 혼합한 화합물이 이용될 수 있는데, 예를 들어 AlGaN을 이용할 수 있다. 또한, 제2 반도체층(100)은 단일막으로 형성할 수도 있고, 다층막으로 형성할 수도 있다.
활성층(300)은 소정의 밴드 갭을 가지며 양자 우물이 만들어져 전자 및 홀이 재결합되는 영역이다. 활성층(300)은 단일 양자 우물 구조(SQW) 또는 다중 양자 우물 구조(MQW)로 형성할 수 있는데, 다중 양자 우물 구조는 양자 우물층과 장벽층이 반복적으로 복수 회 적층되어 형성될 수 있다. 예를 들어, 다중 양자 우물 구조의 활성층(300)은 InGaN과 GaN이 반복적으로 적층되어 형성될 수 있고, AlGaN과 GaN이 반복적으로 적층되어 형성될 수도 있다. 반복 적층되는 회수는 3 내지 15회 일 수 있다. 여기서, 활성층(300)을 이루는 물질의 종류에 따라 전자 및 홀이 결합하여 발생하는 발광 파장이 변화되기 때문에 목표로 하는 파장에 따라 활성층(300)에 포함되는 반도체 재료를 조절할 수 있다.
활성층(300)은 제2 반도체층(100)과 인접하는 쪽에서부터 우물층과 장벽층이 교대로 반복 적층된 구조일 수 있다. 즉, 제1 우물층의 상부에 제1 장벽층이 형성되고, 그 위에 다시 제2 우물층 및 제2 장벽층이 형성되고, 계속하여 제n 우물층 및 제n 장벽층이 형성된다. 이때, 제n 우물층 및 제n 장벽층은 원하는 반복회수에 따라 예컨대 3번째 내지 15번째 층이 될 수 있고, 후술하는 전자 차단층(400)에 인접하여, 최상부에 형성되는 층으로 외측 우물층 및 장벽층이다. 이때, 외측 장벽층의 두께는 그외 장벽층의 두께보다 두껍게 형성될 수 있다. 활성층에서 전자 차단층에 인접하는 외측 장벽층의 두께를 그 외 장벽층의 두께보다 두껍게(예를 들면 대략 2배) 형성하였다. 예를 들면, 외측 장벽층의 두께는 15nm 이고, 그외 장벽층의 두께는 7.5nm로 할 수 있다.
전자 차단층(400)은 제1 반도체층(500)과 활성층(300) 사이에 위치하며, 전자를 차단하는 기능을 한다. 즉, 전자 차단층(400)은 P형 질화물 반도체층(500)과 활성층(300) 사이에 형성되어, N형 질화물 반도체층(100)으로부터 공급되는 전자가 P형 질화물 반도체층(500)으로 오버 플로우 되는 것을 방지하는 역할을 한다. 또한, 전자 차단층(400)은 활성층(300)으로의 홀 주입층으로의 역할도 수행할 수 있다. 전자 차단층(400)은 GaN보다 밴드 갭 에너지가 큰 물질로 형성될 수 있고, P형 불순물이 도핑된 질화물을 포함한다. 즉, 전자 차단층(400)은 인듐(In)을 함유하는 질화물을 포함하고, 예를 들면 AlxInyG1-x-yN(0.15≤x≤0.25, 0.002≤y≤0.02)을 포함할 수 있다. 또한, P형 불순물로는 마그네슘(Mg), 베릴륨(Be), 아연(Zn) 및 카드듐(Cd) 중에서 적어도 하나를 포함할 수 있다. 이때, 전자 차단층(400)에 함유된 인듐의 조성은 전자 차단층(400)의 두께 방향을 따라 균일하게 분포한다. 즉, 전자 차단층에 함유된 인듐의 최소 조성비와 최대 조성비의 변화폭은 ±0.3% 범위 내이다. 예를 들어 도 2의 경우, 활성층(300) 측의 전자 차단층(400)의 인듐 조성비를 최초 조성비라 할 때, 상기 최초 조성비는 최소 조성비에 해당하고 상기 전자 차단층 내 특정 위치에서의 인듐 조성비는 최대 조성비에 해당할 수 있다. 이 경우 앞서 언급한 바와 같이 전자 차단층에 함유된 인듐 조성비의 최소값과 최대값의 변화폭은 ±0.3% 범위 내에 있다.
종래의 발광 소자의 경우, 전자 차단층에 함유된 인듐 조성비는 활성층에서 멀어질수록 점차 증가하거나 감소하게 되며, 그 변화폭(증가폭 혹은 감소혹)은 매주 크다. 예컨대, 그 변화폭은 ±0.3% 범위를 상당히 초과하게 된다. 즉, 전자 차단층과 P형 반도체층 또는 전자 차단층과 N형 반도체층이 접하는 영역에서 인듐이 응집(segregation)되는 현상이 나타난다.
반면, 본 발명 실시예의 발광 소자는 전자 차단층에서 두께 방향에 따라 인듐이 균일하게 분포되도록 조절된다. 이러한 인듐 분포 조절에 의하여 발광 소자의 고온에서의 광학 특성을 향상시킬 수 있다. 발광 소자의 주의 온도가 상승하더라도, 발광 소자의 발광 광도 혹은 휘도가 일정 범위 내에서 유지된다. 즉, 광도 혹은 휘도의 열화가 억제된다. 이는 전자 차단층에서 인듐이 결정성에 미치는 영향을 감소시키기 때문이다. 즉, 전자 차단층에서 인듐 조성이 증가하면 재료 내의 격자상수의 불일치가 커지면서 마그네슘 도핑량이 증가하게 되는데, 이에 재료의 결정성이 저하하게 되고 주변온도가 고온으로 증가될 시 결함농도 증가로 인해 발광 감소율이 커지게 된다. 그러나, 본 발명 실시예의 발광 소자는 인듐 조성이 균일하게 분포하도록 제어되므로, 상기의 발광 감소율 상승하는 것을 억제할 수 있게 되고, 이로부터 발광 광도 혹은 휘도를 유지하게 된다.
전자 차단층은 P형 불순물로 도핑될 수 있고, P형 불순물로 마그네슘, 베릴륨, 아연 및 카드듐 중에서 적어도 하나를 포함할 수 있다. 또한, 전자 차단층(400)의 두께는 5 내지 100nm로 형성될 수 있다. 전자 차단층의 두께가 5nm 미만일 경우 전자 차단층으로 역할을 충분히 할 수 없게 되고, 두께가 100nm 를 초과하여 너무 두꺼우면 P형 질화물 물질에서 활성층 방향에 대한 저항 성분이 커짐에 따라 홀의 주입이 어려워져 휘도 또는 순방향 전압(VF) 강하 특성이 저하될 수 있다.
응력 완화층(200)은 상하부의 층 사이의 응력을 완화시키는 층이다. 즉, 하부의 N형 반도체층과 상부의 활성층 사이에서 발생할 수 있는 응력을 완화시킨다. 또한, 응력 완화층(200)은 InGaN 물질로 제조될 수 있다.
한편, 제1 반도체층(500) 및 제2 반도체층(100) 상에는 각각 전극 패드 혹은 전극이 전기적으로 연결될 수 있다. 제1 반도체층(500) 상에 제1 전극(미도시)이 형성될 수 있고, 제2 반도체층(100) 상에 제2 전극(미도시)이 형성될 수 있다. 제1 및 2 전극은 서로 대향하도록 마주 보고 형성될 수도 있고, 동일 방향의 면에 형성될 수도 있다. 즉, 제1 전극이 제1 반도체층(500)의 상부면에 형성되고, 제2 전극은 제2 반도체층(100)의 하부면에 형성되는 수직형 구조로 제조될 수 있다. 또한, 제1 전극을 제1 반도체층(500)의 상부면에 형성하고, 제1 반도체층(500), 전자 차단층(400), 활성층(300) 및 응력 완화층(200)의 일부를 제거하여 제2 반도체층(100)의 상부면 일부를 노출하고 노출면에 제2 전극을 형성하여 수평형 구조로 제조할 수도 있다.
이러한, 제1 및 2 전극은 도전성 물질을 이용하여 형성할 수 있는데, 예를 들어 Ti, Cr, Au, Al, Ni, Ag 등의 금속 물질 또는 이들의 합금을 이용하여 형성할 수 있다. 또한, 제1 및 2 전극은 단일층 또는 다층으로 형성할 수 있다. 또한, 제1 및 2 전극 중 적어도 어느 하나는 광을 투과하는 투명 전극을 포함하거나 전체가 투명 전극으로 형성될 수도 있다.
상술된 구조의 발광 소자는 주위 온도가 상승하더라도 소정 범위 내로 광도가 유지된다. 즉, 상온에서 측정되는 광도(optical power)를 기준광도라 할 때, 상온 보다 높은 주위 온도에서 측정되는 고온광도가 상기 기준광도의 90 % 이상으로 유지된다. 상온은 평상시 대기 중의 온도를 의미하며, 연간을 통하여 평균한 온도 일 수 있고, 예를 들면 20±5℃ 정도 일 수 있다. 광도는 광원으로부터 단위거리만큼 떨어진 거리에서 단위면적을 단위시간에 통과하는 빛의 양을 나타낸다. 또한 광도는 점광원은 아니므로 휘도와 비례할 수 있다. 예를 들면 상온 즉 섭씨 20도 근처에서 측정한 발광 소자의 광도를 기준광도 100으로 하고, 20도를 초과하여 온도를 올리면서 측정하는 고온광도를 기준광도 100에 대하여 상대적으로 나타내는 경우, 본 발명 실시예의 발광 소자는 고온광도가 기준광도의 90 % 이상으로 유지된다. 이때, 고온광도는 섭씨 20도 이상 내지 120도 이하 범위에서의 측정되는 광도일 수 있다.
상술된 본 발명의 실시예의 발명 소자를 제조하는 방법은 일반적인 반도체 발광 소자의 제조 방법과 동일하거나 유사하므로, 그 상세한 설명은 생략한다. 다만, 전자 차단층을 제조할 때, 인듐 분포를 제어하기 위하여, 전자 차단층용 박막을 형성하면서 인듐 원료의 공급량을 감소시킨다. 종래 일반적인 발광 소자의 제조시에는 전자 차단층용 박막을 성장하는 동안 인듐 원료의 공급량을 일정하게 고정하였으나, 본 발명의 실시예에서는 인듐 원료의 공급량을 박막 성장 동안 시간에 따라 감소시킨다. 예를 들면, 초기 인듐 원료의 공급량을 100이라 할 때, 전자 차단층용 박막을 성장시키면서 공급량을 계속 감소시키고, 전자 차단층용 박막 성장을 종료하는 시점에 초기 인듐 원료 공급량의 25%가 되도록 할 수 있다.
실험예 및 종래예
이하에서는, 본 발명의 구체적 실험예 및 종래예를 설명한다.
실험예의 발광 소자는 실리콘(Si)이 도핑된 GaN으로 형성된 N형 질화물 반도체층, InGaN로 형성된 응력 완화층, InGaN으로 제조된 우물층과 GaN으로 제조된 장벽층이 11회 반복 적층된 다중 양자 우물 구조를 가지는 활성층, AlxInyG1-x-yN(0.15≤x≤0.25, 0.002≤y≤0.02)에 마그네슘(Mg)이 도핑되며 두께가 대략 30nm로 제조된 전자 차단층, 및 마그네슘이 도핑된 GaN으로 제조된 P형 질화물 반도체층이 순서대로 적층된 구조이다. 또한, 전자 차단층를 제조할 때, 도입되는 인듐 원료 공급량을 감소시켜, 전자 차단층에 함유된 인듐의 최소 조성비와 최대 조성비의 변화폭을 ±0.3% 범위 내로 제어하여 전자 차단층의 두께 방향으로 인듐이 균일하게 분포되도록 하였으며, 마그네슘의 도핑 농도는 1x1019 ~ 2.5x1019 atoms/cm3 범위로 조절하였다.
종래예의 발광 소자는 실리콘(Si)이 도핑된 GaN으로 형성된 N형 질화물 반도체층, InGaN로 형성된 응력 완화층, InGaN으로 제조된 우물층과 GaN으로 제조된 장벽층이 11회 반복 적층된 다중 양자 우물 구조를 가지는 활성층, AlxInyG1-x-yN(0.15≤x≤0.25, 0.002≤y≤0.02)에 마그네슘(Mg)이 도핑되며 두께가 대략 30nm로 제조된 전자 차단층, 및 마그네슘이 도핑된 GaN으로 제조된 P형 질화물 반도체층이 순서대로 적층된 구조이다. 또한, 전자 차단층은 선형적으로 증가 또는 감소하는 인듐 조성을 가지고, 1x1019 ~ 6x1019 atoms/cm3 범위의 마그네슘의 도핑 농도를 가진다.
상기와 같이 제조된 각 발광 소자에 대하여, 2차 이온 질량 분석기(secondary ion mass spectroscopy: SIMS)를 이용하여 두께 방향으로 각 이온의 분포 및 농도를 조사하였다. 또한, 각 발광 소자를 패키지 처리하여 발광 칩으로 제조하고, 이를 열원 위에 로딩한 후, 열을 올리면서 전류를 인가하여 휘도를 측정하고 광도를 산출하였다. 휘도는 적분구로 측정하였다. 또한, 주위 온도 증가에 따라 산출된 광도를 온도에 따라 기준 광도에 대한 상대적 광도로 나타내었다.
도 2는 본 발명의 실험예에 따른 발광 소자의 전자 차단층의 원소 분포 측정 결과 그래프이고, 도 3는 본 발명의 실험예에 따른 발광 소자의 불순물 농도 측정 결과 그래프이다.
도 2에 나타낸 바와 같이, 종래예의 발광 소자는 전자 차단층의 인듐이 활성층에서 멀어질수록 다량 분포한다. 즉, 활성층과 경계면에서 인듐 량이 가장 적고, P형 반도체층으로 갈수록 증가하며, P형 반도체층과의 경계면에서 응집된 분포를 보인다.
반면, 본 발명 실험예의 발광 소자는 알루미늄의 분포는 종래예와 거의 유사하지만, 인듐의 분포에는 큰 차이를 보인다. 실험예의 발광 소자에서는 전자 차단층의 인듐이 두께 방향으로 균일하게 분포한다. 활성층과의 경계면에서부터 P형 반도체층과의 경계면까지 인듐 량이 다소 증가하긴 하지만, 소정 범위 내에서 인듐이 균일하게 분포하고 있다. 상기 전자 차단층에 함유된 인듐의 최소 조성비와 최대 조성비의 변화폭은 활성층으로부터 멀어지는 방향으로 방향으로 ±0.3% 범위 내에 분포한다. 구체적으로 도 2에서 활성층(300) 측의 전자 차단층(400)의 인듐 조성비를 최초 조성비라 할 때, 상기 최초 조성비는 최소 조성비에 해당하고 상기 전자 차단층 내 특정 위치에서의 인듐 조성비는 최대 조성비에 해당한다. 이 경우 앞서 언급한 바와 같이 전자 차단층에 함유된 인듐 조성비의 최소값과 최대값의 변화폭은 ±0.3% 범위 내에 있다.
또한, 종래예의 발광 소자는 전자 차단층에서 마그네슘의 도핑 농도가 두께 방향으로 급격하게 변동될 뿐만 아니라, 활성층과의 경계면의 인듐 조성은 0.2%이며, P형 반도체층과의 경계면에서 인듐 조성은 1.5%로 조성 변화의 폭이 선형적으로 크게 증가한다. 즉, 활성층 쪽에서부터 P형 반도체층 방향으로 마그네슘의 도핑 농도가 대략 1x1019 atoms/cm3 에서 6x1019 atoms/cm3 까지 큰 폭으로 변동된다.
반면, 본 발명 실험예의 발광 소자에서 전자 차단층의 마그네슘 도핑 농도의 변동폭은 매우 작다. 즉, 전자 차단층의 마그네슘 도핑 농도는 활성층과의 경계면에서 대략 1x1019atoms/cm3이고, P형 반도체층과의 경계면에서 대략 2.5x1019 atoms/cm3 이다. 이에, 전자 차단층의 마그네슘 도핑 농도의 두께 방향에 따른 변동폭이 종래예에 비하여 대략 2배 이상 감소함을 알 수 있다.
이처럼, 실험예의 발광 소자는 전자 차단층에서 인듐이 두께 방향을 따라 균일하게 분포하고, 마그네슘 도핑 농도의 변동폭이 매우 작다.
도 4는 본 발명의 실험예 및 종래예에 따른 발광 소자의 광도 특성을 나타낸 그래프이다.
도 4에 나타낸 바와 같이 종래예의 발광 소자는 주위 온도가 증가함에 따라 발광 소자의 광도가 급격하게 저하되는 것을 알 수 있다. 특히, 주위 온도가 100도를 초과하면 상대 광도는 90%를 유지하지 못하고 열화되는 것을 알 수 있다. 또한, 종래예의 발광 소자는 주위 온도가 증가하면 상대 광도의 변화폭이 10%를 초과하여 열화된다. 도 3에서 보여주듯이, 주위 온도가 20도에서 120도로 증가하여 주위 온도 증가폭이 100인 경우, 상온에서의 광도를 100%라고 할 때, 120도에서 광도는 상온에 대비하여 86%으로 감소하여 그 변화폭은 대략 14%가 된다. 이처럼 종래예의 발광 소자에서는 주위 온도가 증가하면 광도 즉 휘도가 감소하는 광학 특성의 열화 현상이 야기된다. 이러한 열화는 발광 소자를 열악한 조건에서 사용할 수 없게 하며, 장시간 사용할 수 없게 한다.
반면, 본 발명 실험예의 발광 소자는 주위 온도가 증가하더라도 광도가 급격하게 저하되지 않고 소정 범위 이상으로 유지되는 것을 알 수 있다. 주위 온도가 120도까지 증가하더라도 실험예의 발광 소자는 기준 광도에 대하여 90% 이상의 광도를 유지한다. 즉, 주위 온도가 증가하더라도 일정 범위에서 휘도를 유지하는 것을 알 수 있다. 또한, 실험예의 발광 소자는 주위 온도가 증가하더라도 상대 광도의 변화폭이 상온 기준 광도 대비 10%를 이하로 유지된다. 도 4에서 보여주듯이, 주위 온도가 20도에서 120도로 증가하여 주위 온도 증가폭이 100인 경우, 실험예의 발광 소자의 광도는 상온에서의 광도를 100%라고 할 때, 120도에서 광도는 상온 대비 90%로 감소하여 그 변화폭은 10%가 된다. 이처럼, 본 발명의 실험예를 통해, 전자 차단층의 인듐 분포를 제어하고, 마그네슘 도핑 농도를 제어하여 고온 광도가 우수한 발광 소자를 얻을 수 있음을 확인하였다. 이로부터 실험예의 발광 소자는 열악한 환경에서도 충분한 광도로 동작할 수 있으며, 장시간 사용에 의하여 소자가 발열하더라도 광도를 유지할 수 있다.
상기에서는 질화물 반도체로 제조된 발광 소자를 예시적으로 설명하였으나, 이는 질화물 외의 재료에서도 적용될 수 있다.
본 발명의 기술적 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
100 : 제2 반도체층 500 : 제1 반도체층
200 : 응력 완화층 300 : 활성층
400 : 전자 차단층

Claims (8)

  1. 홀을 공급하는 제1 반도체층;
    상기 제1 반도체층과 도전형이 상이하며 전자를 공급하는 제2 반도체층;
    상기 제1 반도체층과 상기 제2 반도체층 사이에 위치하는 활성층;
    상기 제1 반도체층과 상기 활성층 사이에 위치하는 전자 차단층; 및
    상기 제2 반도체층과 상기 활성층 사이에 위치하여 이들 사이의 응력을 완화시키는 응력 완화층을 포함하고,
    상기 전자 차단층은 인듐을 포함한 질화물을 포함하고, 상기 인듐의 조성은 상기 전자 차단층의 두께 방향을 따라 균일하게 분포하며,
    상기 활성층은 우물층과 장벽층이 교대로 반복 적층되며 상기 전자 차단층에 접하는 장벽층의 두께가 그 외 장벽층의 두께보다 두꺼운 발광 소자.
  2. 청구항 1에 있어서,
    상기 전자 차단층에 포함된 인듐의 최소 조성비와 최대 조성비의 변화폭은 ±0.3% 범위 내인 발광 소자.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 전자 차단층은 AlxInyG1-x-yN(0.15≤x≤0.25, 0.002≤y≤0.02)을 포함하는 발광 소자.
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 전자 차단층은 P형 불순물이 도핑된 질화물을 포함하고, 상기 P형 불순물로 마그네슘, 베릴륨, 아연 및 카드듐 중에서 적어도 하나를 포함하는 발광 소자.
  5. 청구항 4에 있어서,
    상기 마그네슘의 도핑 농도는 1x1019 ~ 2.5x1019 atoms/cm3 범위인 발광 소자.
  6. 청구항 1 또는 청구항 2에 있어서,
    상기 전자 차단층의 두께는 5nm 내지 100nm 범위인 발광 소자.
  7. 청구항 1 또는 청구항 2에 있어서,
    20±5℃에서 측정되는 광도(optical power)를 기준광도라 할 때, 주위 온도가 상기 온도보다 높은 20℃ 이상 내지 120℃ 이하의 범위에서 측정되는 고온광도가 상기 기준광도의 90 % 이상으로 유지되는 발광 소자.
  8. 삭제
KR1020130100444A 2013-08-23 2013-08-23 발광 소자 KR101501149B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130100444A KR101501149B1 (ko) 2013-08-23 2013-08-23 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130100444A KR101501149B1 (ko) 2013-08-23 2013-08-23 발광 소자

Publications (2)

Publication Number Publication Date
KR20150022487A KR20150022487A (ko) 2015-03-04
KR101501149B1 true KR101501149B1 (ko) 2015-03-11

Family

ID=53020479

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130100444A KR101501149B1 (ko) 2013-08-23 2013-08-23 발광 소자

Country Status (1)

Country Link
KR (1) KR101501149B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003008059A (ja) * 2001-06-22 2003-01-10 Sharp Corp 窒化物系半導体発光素子
KR20130024151A (ko) * 2011-08-30 2013-03-08 엘지이노텍 주식회사 발광소자
KR20130058406A (ko) * 2011-11-25 2013-06-04 삼성전자주식회사 반도체 발광소자
KR20130061980A (ko) * 2011-12-02 2013-06-12 엘지이노텍 주식회사 발광소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003008059A (ja) * 2001-06-22 2003-01-10 Sharp Corp 窒化物系半導体発光素子
KR20130024151A (ko) * 2011-08-30 2013-03-08 엘지이노텍 주식회사 발광소자
KR20130058406A (ko) * 2011-11-25 2013-06-04 삼성전자주식회사 반도체 발광소자
KR20130061980A (ko) * 2011-12-02 2013-06-12 엘지이노텍 주식회사 발광소자

Also Published As

Publication number Publication date
KR20150022487A (ko) 2015-03-04

Similar Documents

Publication Publication Date Title
US9530932B2 (en) Nitride semiconductor light-emitting device and method for producing the same
US9324908B2 (en) Nitride semiconductor light-emitting element
US9911898B2 (en) Ultraviolet light-emitting device
KR20120118055A (ko) 우물 두께가 다른 다수의 양자 우물 구조체를 갖는 3족 질화물계 발광 다이오드 구조체
JP2013012684A (ja) 窒化物半導体発光素子
US11870010B2 (en) Light-emitting diode
US9318645B2 (en) Nitride semiconductor light-emitting element
KR102432227B1 (ko) 반도체소자 및 반도체소자 패키지
KR101644156B1 (ko) 양자우물 구조의 활성 영역을 갖는 발광 소자
JP6616126B2 (ja) 窒化物半導体発光素子
JP6521750B2 (ja) 窒化物半導体発光素子
KR20140102422A (ko) 질화물계 반도체 발광소자
US11538960B2 (en) Epitaxial light emitting structure and light emitting diode
KR101501149B1 (ko) 발광 소자
JP2014003121A (ja) 窒化物半導体発光素子
JP6192722B2 (ja) オプトエレクトロニクス半導体ボディ及びオプトエレクトロニクス半導体チップ
KR101544164B1 (ko) 발광 소자
KR102438767B1 (ko) 반도체소자 및 반도체소자 패키지
US20230122025A1 (en) Semiconductor light emitting device
KR102600002B1 (ko) 반도체 발광 소자
KR102427040B1 (ko) 발광소자, 발광소자 패키지, 및 이를 포함하는 조명시스템
KR20160014343A (ko) 발광소자 및 조명시스템
KR20130091950A (ko) 반도체 발광소자 및 그의 제조방법
KR20140104755A (ko) 반도체 발광소자
TWI420696B (zh) 發光元件及其製造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 4