JP2012104105A - 記録装置及びその動作設定方法 - Google Patents

記録装置及びその動作設定方法 Download PDF

Info

Publication number
JP2012104105A
JP2012104105A JP2011222349A JP2011222349A JP2012104105A JP 2012104105 A JP2012104105 A JP 2012104105A JP 2011222349 A JP2011222349 A JP 2011222349A JP 2011222349 A JP2011222349 A JP 2011222349A JP 2012104105 A JP2012104105 A JP 2012104105A
Authority
JP
Japan
Prior art keywords
add
card
recording apparatus
board
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011222349A
Other languages
English (en)
Other versions
JP2012104105A5 (ja
JP5822634B2 (ja
Inventor
Tadao Saito
忠雄 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2011222349A priority Critical patent/JP5822634B2/ja
Publication of JP2012104105A publication Critical patent/JP2012104105A/ja
Publication of JP2012104105A5 publication Critical patent/JP2012104105A5/ja
Application granted granted Critical
Publication of JP5822634B2 publication Critical patent/JP5822634B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/12Digital output to print unit, e.g. line printer, chain printer
    • G06F3/1201Dedicated interfaces to print systems
    • G06F3/1278Dedicated interfaces to print systems specifically adapted to adopt a particular infrastructure
    • G06F3/1279Controller construction, e.g. aspects of the interface hardware
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/12Digital output to print unit, e.g. line printer, chain printer
    • G06F3/1201Dedicated interfaces to print systems
    • G06F3/1202Dedicated interfaces to print systems specifically adapted to achieve a particular effect
    • G06F3/1218Reducing or saving of used resources, e.g. avoiding waste of consumables or improving usage of hardware resources
    • G06F3/122Reducing or saving of used resources, e.g. avoiding waste of consumables or improving usage of hardware resources with regard to computing resources, e.g. memory, CPU
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/12Digital output to print unit, e.g. line printer, chain printer
    • G06F3/1201Dedicated interfaces to print systems
    • G06F3/1202Dedicated interfaces to print systems specifically adapted to achieve a particular effect
    • G06F3/1218Reducing or saving of used resources, e.g. avoiding waste of consumables or improving usage of hardware resources
    • G06F3/1221Reducing or saving of used resources, e.g. avoiding waste of consumables or improving usage of hardware resources with regard to power consumption
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/12Digital output to print unit, e.g. line printer, chain printer
    • G06F3/1201Dedicated interfaces to print systems
    • G06F3/1223Dedicated interfaces to print systems specifically adapted to use a particular technique
    • G06F3/1229Printer resources management or printer maintenance, e.g. device status, power levels
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)
  • Information Transfer Systems (AREA)

Abstract

【課題】PCI−Express規格に準拠したアドインカードを接続する場合の柔軟性を高めることである。
【解決手段】記録装置のシステムボードの動作モードをルートコンプレックスとエンドポイントの両方に対応する構成とする。そして、アドインカードが拡張スロットに挿入されたとき、検出ピンの導通状態を確認することでそのアドインカードの種類を判別する。その挿入アドインカードがルートコンプレックスで動作するものであれば、システムボードをエンドポイントとして動作するよう設定する。これに対して、挿入アドインカードがエンドポイントで動作するものであれば、システムボードをルートコンプレックスとして動作するよう設定する。
【選択図】 図11

Description

本発明は記録装置及びその動作設定方法に関し、特に、カード或はボードを増設することにより機能強化を図ることができる記録装置及びその動作設定方法に関する。
高速シリアルインタフェースとして、PCIバス方式の後継規格に当るPCI−Express(登録商標)というインタフェースが提案されている(例えば、非特許文献1参照)。シリアルバスであるPCI−Expressは、パラレルバスであるPCIに比べて信号数が少ないため、ハードウェアのコストを削減する効果がある。例えば、ボード上のワイヤ(信号線)を削減でき、基板面積やコネクタを小さくすることができる。また、同時にPCIの2倍以上のバンド幅を提供することができるため、高速かつ高性能化の要求を満たすことができる。また、PCI−Expressはポイント−ツウ−ポイントコネクションであるため、システム構成の拡張はスイッチがポートの拡張を行い、そしてパケットの転送を行うことで実現できる。
図12はPCI−Expressを用いたデータ転送システムの例を示すブロック図である。このシステムは、CPU800、ルートコンプレックス801、RAM802、スイッチ804、及び、2つのエンドポイントデバイス806、807で構成されている。
ルートコンプレックス801はPCI−Express階層の最上層であり、ここを介してCPU800やRAM802と接続され、またスイッチ804を介してエンドポイントデバイス806、807と接続される。ルートコンプレックス801はコンピュータシステムではGMCH(グラフィック・メモリ・コントローラ・ハブ)が含まれる。
またPCI−Expressでは基本仕様としてホットプラグが定義されている。そして、アドインカード−マザーボード間に相当する仕様がカード・エレクトロメカニカル仕様(通称、CEM仕様)として規定され、ホットプラグを実現するためのコネクタへの信号ピンが割り当てられている。
PCI−Express入門講座、電波新聞社、2007年4月1日発行
CEM仕様ではアドインカードがエンドポイント、マザーボードがルートコンプレックスであることが前提となっている。そのため、アドインカードがルートコンプレックスである場合に接続が出来なくなる。また、マザーボードをエンドポイントに設定した場合はアドインカードがルートコンプレックスである場合に対応できるが、アドインカードがエンドポイントである場合に接続が出来なくなるという問題がある。
例えば、インクジェット記録装置のプリンタコントローラにPCI−Express規格を採用したボードを用いる場合、マザーボードをルートコンプレックスとして規定すると、アドインカードにはエンドポイントとして設定したものしか接続てきない。また、マザーボードをエンドポイントに設定した場合にはアドインカードとしてはルートコンプレックスであるものしか接続できない。
このように、システム(マザー)ボードとアドインカードとの接続可能な関係に自由度がなく、インクジェット記録装置の機能拡張などに柔軟性が乏しいという問題があった。
本発明は上記従来例に鑑みてなされたもので、アドインカードの設定動作に従って動的に動作設定を切り替え、柔軟な機能拡張を可能とした記録装置及びその動作設定方法を提供することを目的としている。
上記目的を達成するために本発明の記録装置は次のような構成からなる。
即ち、アドインカードを挿入して機能拡張が可能な記録装置であって、前記アドインカードを挿入する拡張スロットと、前記拡張スロットに前記アドインカードが装着されたどうかを判断する判断手段と、前記判断手段により、前記アドインカードが装着されたと判断された場合、前記装着されたアドインカードの種類を判別する判別手段と、前記判別手段による判別結果に従って、前記アドインカードを動作可能とするように、前記記録装置のコントローラの動作設定のモードを切り替える切り替え手段とを有することを特徴とする。
また本発明を別の側面から見れば、アドインカードを挿入して機能拡張を可能にするため、前記アドインカードを挿入する拡張スロットを備えた記録装置の動作設定方法であって、前記拡張スロットに前記アドインカードが装着されたどうかを判断する判断工程と、前記アドインカードが装着されたと判断された場合、前記装着されたアドインカードの種類を判別する工程と、前記判別工程における判別の結果に従って、前記アドインカードを動作可能とするように、前記記録装置のコントローラの動作設定のモードを切り替える切り替え工程とを有することを特徴とする記録装置の動作設定方法を備える。
従って本発明によれば、装着されたアドインカードの種類に従って記録装置のコントローラの動作設定のモードが動的に切り替わるので、アドインカードによる柔軟性に優れた機能拡張が容易にできるという効果がある。
これにより、例えば、PCI−Express規格に準拠したアドインカードの挿入により記録装置の機能拡張が容易に実現できる。
PCI−Expressを用いて2つのコンポーネントを接続している様子と、PCI−Expressのレイヤ構造を示す図である。 トランザクション層で生成されたTLPの構造がデータリンク層と物理層を通過して転送されるまでの間に修正される様子を示す図である。 LTSSMの状態を示す図である。 CEM仕様におけるアドインカード101のカード検出の様子を示す図である。 本発明の代表的な実施例であるインクジェット記録装置の外観斜視図である。 記録装置のコントローラとして機能を果たすシステムボード203の概略構成を示すブロック図である。 アクセラレータボードがシステムボードに装着された時の制御構成の概要を示すブロック図である。 拡張インタフェースボードがシステムボードに装着された時の制御構成の概要を示すブロック図である。 アドインカードとシステムボードのPCI−Express規格に準拠したインタフェースの接続部と周辺部の概略を示すブロック図である。 アドインカード検出部における入力信号と出力信号の信号電圧レベルがハイとローになる関係を示す表である。 アドインカードの種類に応じて、コントローラ制御部がエンドポイントとルートコンプレックスに切り替わる手順を示すフローチャートである。 PCI−Expressを用いたデータ転送システムの例を示すブロック図である。 実施例2に従うアクセラレータボード301がシステムボード203に装着された時の概略構成を示すブロック図である。 拡張インタフェースボード401がシステムボード203に装着された時の概略構成を示すブロック図である。 アドインボードの種類に応じて、システム制御部206がエンドポイントとルートコンプレックスに切り替わる手順を示すフローチャートである。 アドインボードの種類に応じて、SLEEPモードへの移行とSLEEPモードからの復帰の手順を示すフローチャートである。 実施例3に従うアクセラレータボード301がシステムボード203に装着された時の概略構成を示すブロック図である。 拡張インタフェースボード401がシステムボード203に装着された時の概略構成を示すブロック図である。 アドインボードの種類に応じて、システム制御部206がエンドポイントとルートコンプレックスに切り替わる手順を示すフローチャートである。
以下に、図面を参照しながら本発明の実施例について詳細に説明する
なお、この明細書において、「記録」(以下、「プリント」とも称する)とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わず、広く記録媒体上に画像、模様、パターン等を形成する、又は媒体の加工を行う場合も表すものとする。また、人間が視覚で知覚し得るように顕在化したものであるか否かを問わない。
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
また、「インク」とは、上記「記録」の定義と同様広く解釈されるべきもので、記録媒体上に付与されることによって、画像、模様、パターン等の形成又は記録媒体の加工、或いはインクの処理に供され得る液体を表すものとする。インクの処理としては、例えば記録媒体に付与されるインク中の色剤の凝固又は不溶化させることが挙げられる。
まず、PCI−Express規格概要について、その後、本発明の代表的な実施例であるインクジェット記録装置について説明する。
[PCI−Express規格の概要]
まず、PCIシリアルバスの新しい規格であるPCI−Expressの概要について、非特許文献1の一部を抜粋しながら説明する。
PCI−Expressには以下のような特徴がある。
即ち、
・ポイント−ツウ−ポイント接続のシリアル通信
・差動低電圧シグナリング
・きめ細かい電力管理
・パケットベースのプロトコル
・スイッチデバイスによる複数デバイス間の接続
・高いデータ帯域幅、拡張性と柔軟性
・CRCやデータ符号化によるエラー検出
・PCI互換のソフトウェアモデルとアドレススペース
などである。
図1はPCI−Expressを用いて2つのコンポーネントを接続している様子と、PCI−Expressのレイヤ構造を示す図である。図1に示すように、物理層では、リンク上の2つのコンポーネント901、902間のリンクを初期化し、データ転送と省電力機能の低レベル動作を管理する。データリンク層は、信頼性の高いデータ転送サービスと、フロー制御と電力のリンク管理とをわずかなオーバヘッドで行える通信機構をトランザクション層に提供する。
データリンク層で生成および消費されるデータパケットを、データリンクレイヤパケット(DLLP)という。トランザクション層は、ロード/ストア・データ転送機構の実装に使用されるデータパケットを生成および消費し、さらにリンク上の2つのコンポーネント間におけるこれらのパケットのフロー制御を管理する。トランザクション層で生成および消費されるデータパケットを、トランザクション層パケット(TLP)という。
図2はトランザクション層で生成されたTLPの構造がデータリンク層と物理層を通過して転送されるまでの間に修正される様子を示す図である。
ヘッダはパケットの種類を示す。一部のTLPではヘッダの後にデータが続き、データの後にECRCが付加される場合もある。トランザクション層でヘッダとECRCが付加されたパケットがデータリンク層に渡されるとそこでシーケンス番号とLCRCが付加される。シーケンス番号は全パケットが届いたかどうかを、LCRCはパケットの中身が変わっていないかどうかを、受信側データリンク層で確認するために用いられる。最後に、TLPは物理層に渡されて、8ビット単位のバイト・シーケンスから10ビット単位のシンボル・シーケンスに変換され、先頭と末尾にフレーミング・シンボルが付加される。
次に、このシンボルシーケンスはリンクを介して別のコンポーネントまで送信され、TLPに付加された情報が送信側とは逆の順番で取り除かれる。また電源投入やリセットなどによるリンクの確立時には、物理層においてトレーニング・シーケンスと呼ばれる初期化を行い、次にデータリンク層におけるフロー制御の初期化が行われる。
図3はLTSSM(リンク・トレーニング・アンド・ステータス・ステート・マシーン)の状態を示す図である。このステートマシーンは、リンク初期化やトレーニング、エラーからの復旧といった状態管理を行う。リンクトレーニングはレーン数とリンクの確立を目的に行い。接続デバイスの“Detect”ステートから始まり、リンクナンバー、レーン数、レーンナンバーを決定する。トレーニング・シーケンスは物理層間の信号であるオーダードセットで構成され、リンク幅、リンクのデータレート等がソフトウェアを介さずに自動的に決定する。リンクトレーニングが正常に終了するとフロー制御の初期化が自動的に開始される。フロー制御の初期化ではリンク間のクレジットを通知し合い、互いのバッファ容量を認識する。そして、このシーケンスが終了するとリンクアップ状態となり、TLPの通信が可能となる。以下にこのステートマシーンの各ステートについて説明する。
・“Detect”ステート
“Detect”ステートではリモート側のレシーバ検出を行う。レシーバが検出された場合は“Polling”ステートに遷移する。
・“Polling”ステート
トレーニング・シーケンスを送受信し、ビット同期、シンボル同期を確立する。また、レーン極性の検出が行われて、データレートが確定する。
・“Configuration”ステート
トレーニング・シーケンスを送受信することによりリンクのレーン構成を確立する。レーンの停止(disable)、ループバックが指示された場合は、そのステートに遷移する。正常な場合は“L0”ステートに遷移する。
・“Recovery”ステート
リンクの復旧を行う。
・“L0”ステート
通常のオペレーション状態で、制御パケットやデータパケットを送受信することができる。すべての電力管理ステート(“L0s”/“L1”/”L2”)は“L0”ステートから遷移する。
・“L0s”ステート
消費電力を削減するためにあり、“Recovery”ステートを経由することなく短時間で“L0”ステートとの間を遷移することが可能である。
・“L1”ステート
“L0s”よりも消費電力を削減することが可能であるが、“L0”ステートへ復帰するためには“Recovery”ステートを経由する必要がある。“L1”ステートへの遷移はデータリンク層からの指示とオーダードセットにより行われる。
・“L2”ステート
“L1”よりもさらに消費電力を削減することが可能である。トランスミッタやレシーバは機能を停止し、主電源やクロックも保証されない状態であるので、“L0”への遷移には“Detect”ステートから開始することになる。“L2”ステートへの遷移はデータリンク層からの指示とオーダードセットにより行われる。
・“Disabled”ステート
リンクが使用不可能に設定された場合で、上位層から停止を指示された場合やオーダードセットで“Link Disabled”が設定された場合に遷移する。
・“Loopback”ステート
試験や障害切り分けのためのものである。
図4はCEM仕様におけるアドインカード101のカード検出(presence detect)の様子を示す図である。
図4に示すように、アドインカード101のカードエッジ110とシステムボード108のカードエッジコネクタ106によりアドインカード101とシステムボード108は接続される。PCI−Expressのホットプラグ(hot-plug)コントローラ107はピン(PRSNT2#ピン)104と信号線(PRSNT2#線)109で配線される。そして、プルアップされた信号線(PRSNT2#線)109の信号レベルがロー(LOW)になることを検出することでアドインカード101の存在を検出する。
アドインカード101側の信号ピン(PRSNT1#ピン)103と信号ピン(PRSNT2#ピン)102のカードエッジパッドは他のパッドより短くなっている。これにより、アドインカード101を抜いた時、他の信号線が切り離される前に信号ピン(PRSNT1#ピン)103と、信号ピン(PRSNT2#ピン)102がシステムボード108から切り離される。そして、ホットプラグコントローラ107がパワースイッチ素子を制御し、システムボード108からアドインカード101に対する電源供給を停止することができる。
信号ピン(PRSNT1#ピン)103と信号ピン(PRSNT2#ピン)102はアドインカード101上で直接接続される。マルチレーン(レーン数×4以上)のアドインカード101上ではピン配置上に複数のピン(PRSNT2#ピン)が定義されるが、図4に示すように、最も離れたPRSNT2#ピンとPRSNT1#ピンを接続する。
一方、システムボード108ではピン(PRSNT1#ピン)105をグランド(GND)に、ピン(PRSNT2#ピン)104はまとめて1つのプルアップ抵抗でホットプラグコントローラ107に接続する。これにより、どのレーン幅のアドインカード101が接続されていてもホットプラグコントローラ107はアドインカード101の挿入を検知できる。以下の説明では信号ピンは単にピンという。
[インクジェット記録装置の説明]
図5は本発明の代表的な実施例であるインクジェット記録装置の外観斜視図であり、図5(b)は図5(a)に示したインクジェット記録装置のアッパカバーを取り外した状態を示す斜視図である。
図5に示されるように、インクジェット記録装置(以下、記録装置)2の前面に手差し挿入口88が設けられ、その下部に前面へ開閉可能なロール紙カセット89が設けられている。これにより、記録紙等の記録媒体(以下、記録媒体)は手差し挿入口88又はロール紙カセット89から記録装置内部へと供給される。記録装置は、2個の脚部93に支持された装置本体94、排紙された記録媒体を積載するスタッカ90、内部が透視可能な透明で開閉可能なアッパカバー91を備えている。また、装置本体94の右側には、制御ユニット5、操作パネル12、インク供給ユニット及びインクタンクが配設されている。
図5に示されているように、記録装置2は以下の要素を備える。即ち、記録紙等の記録媒体を矢印B方向(副走査方向)に搬送するための搬送ローラ70、記録媒体の幅方向(矢印A方向、主走査方向)に往復移動可能に案内支持されたキャリッジユニット(以下、キャリッジ)4である。更に、キャリッジ4を矢印A方向に往復移動させるためのキャリッジモータ(不図示)及びキャリッジベルト(以下、ベルト)27、キャリッジ4に装着されたインクジェット記録ヘッド(以下、記録ヘッド)11である。キャリッジ走査範囲の端にはインクを供給するとともに記録ヘッド11の吐出口の目詰まりなどによるインク吐出不良を解消させるための吸引式インク回復ユニット9も備えられる。
この記録装置の場合、キャリッジ4には、記録媒体にカラー記録を行うために、4つのカラーインクに対応して4つのヘッドからなる記録ヘッド11が装着されている。即ち、記録ヘッド11は、例えば、K(ブラック)インクを吐出するKヘッド、C(シアン)インクを吐出するCヘッド、M(マゼンタ)インクを吐出するMヘッド、Y(イエロ)インクを吐出するYヘッドで構成されている。
記録時には、搬送ローラ70によって記録媒体を所定の記録開始位置まで搬送した後、キャリッジ4により記録ヘッド11を主走査方向に走査させる動作と、搬送ローラ70により記録媒体を副走査方向に搬送させる動作とを繰り返す。これにより、記録媒体全体に対する記録が行われる。
即ち、ベルト27およびキャリッジモータ(不図示)によってキャリッジ4が図5(b)に示された矢印A方向に移動することにより、記録媒体に記録が行われる。キャリッジ4が走査される前の位置(ホームポジション)に戻されると、搬送ローラによって記録媒体が副走査方向(図5(b)に示された矢印B方向)に搬送される。その後、再び図5(b)中の矢印A方向にキャリッジを走査することにより、記録媒体に対する画像や文字等の記録が行なわれる。上記の動作を繰り返し、記録媒体の1枚分の記録が終了すると、その記録媒体はスタッカ90内に排紙され、1枚分の記録が完了する。
なお、この装置では、カット紙に換算して、B0、A0サイズなどの大きなサイズの記録媒体への記録が可能となっている。
図6は記録装置のコントローラとして機能を果たすシステムボード203の概略構成を示すブロック図である。
I/Fコントローラ211はLAN等の標準インタフェースを介して外部機器(例えば、ホストコンピュータ)との通信を可能にするデバイスである。システム制御部206はCPU、PCI−Express規格に準拠したインタフェース、RAM、ROM、画像処理部の機能を備え、エンジン制御部207に接続しており、画像処理の制御を行う。システム制御部206はCPUを内蔵したSOC(システム・オン・チップ)と、RAM、ROMが別デバイスとして構成されていてもよい。また、システム制御部206のPCI−Express部は動作設定のモードとしてルートコンプレックスとエンドポイントの切替設定が可能である。そして、拡張スロット204とシステム制御部206とはPCI−Express信号線212で接続されている。エンジン制御部207は記録ヘッド11、モータ209、及び、各種センサ210と接続されている。
さて、図6において、破線の矢印213は記録データの流れを示している。ホストコンピュータ(以下、ホスト)と記録装置は接続プロトコルに準拠したインタフェースケーブルを介して接続されており、ホストから記録データが送信される。記録データはI/Fコントローラ211を介してシステム制御部206へ転送される。
システム制御部206ではホストから転送された多値RGBデータを2値CMYKデータに変換し、エンジン制御部207へ転送する。CMYK各濃度データはシアン、マゼンダ、イエロ、ブラックのインク色に対応している。
モータ209は記録ヘッド11が搭載されたキャリッジ4を主走査方向に移動させるキャリッジモータや副走査方向に記録媒体を搬送する搬送モータを含む。エンジン制御部207は各種センサ210を用いて、モータ209を制御することで、キャリッジ4と記録媒体を移動/搬送させながら、2値の記録濃度データを記録ヘッド11に転送し記録媒体に記録を行う。
次に、図5に示す記録装置のシステムボードに装着されるアクセラレータボードが装着される構成のいくつかの実施例について説明する。
図7は処理能力を向上させるためのアクセラレータボードがシステムボードに装着された時の制御構成の概要を示すブロック図である。
アクセラレータボード301はアクセラレータ制御部302を含んでいる。アクセラレータ制御部302はCPU、PCI−Express規格に準拠したルートコンプレックス、RAM、ROM、暗号化処理部の機能を備え、拡張スロット204を介してシステム制御部206と接続している。アクセラレータ制御部302はMCH(メモリコントローラハブ)とCPU、RAM、ROMが別デバイスとして構成されていてもよい。また、MCHはPCI−Expressのルートコンプレックスであり、エンドポイントであるシステム制御部206と4レーンのPCI−Express信号線212で接続される。そして、アクセラレータ制御部302はシステム制御部206に対してCPU性能やメモリ性能が高く、ソフトウェア制御の比率が高いインタフェース処理と画像処理を行い、システム制御部206の処理をサポートしている。
図7において、破線の矢印303、304とは記録データの流れを示している。
ホストから転送された記録データはI/Fコントローラ211とシステム制御部206とを介してアクセラレータ制御部302へ送られる。アクセラレータ制御部302では送られた記録データに対してインタフェース処理、暗号化処理、ページ記述言語解釈等の処理が行なわれ、その処理結果をシステム制御部206へ記録データとして送信する。これ以降の処理は図6を参照して説明したので省略する。
図8は拡張インタフェースボードがシステムボードに装着された時の制御構成の概要を示すブロック図である。
拡張インタフェース(I/F)ボード401はインタフェース(I/F)コントローラ402を含む。I/Fコントローラ402はI/Fコントローラ211とは技術仕様の異なるインタフェースであり、システムボード203に装着して記録装置の機能拡張を行うことができる。このとき、I/Fコントローラ402はPCI−Express規格に準拠したエンドポイントである。そして、I/Fコントローラ402はルートコンプレックスであるシステム制御部206と1レーン(レーン0)または4レーン(レーン0、レーン1、レーン2、レーン3)のPCI−Express信号線212で接続される。ここで、1対の差動伝送路(送信と受信)をレーンと表現している。
図8において、破線の矢印403は記録データの流れを示している。
ホストからの記録データはI/Fコントローラ402を介してシステム制御部206へ送られる。これ以降の処理は図6を参照して既に説明したので省略する。
次にアドインカードの種類に応じて、システム制御部206がエンドポイントとルートコンプレックスに切り替わる方法について説明する。
図9はアドインカードとシステムボードのPCI−Express規格に準拠したインタフェースの接続部と周辺部の概略を示すブロック図である。
図9において、(a)は×1レーンのエンドポイントデバイスが搭載されたアドインカードにおいて、ピン(PRSNT1#ピン)505とピン(PRSNT2#(×1))ピン504がアドインカード上で直接接続されている様子を示している。ピン504とピン505の間に、レーン0の送信データ用に2つのピンが割り当てられ、レーン0の受信データ用に2つのピンが割り当てられる。(b)は×4レーンのエンドポイントデバイスが搭載されたアドインカードにおいて、ピン(PRSNT1#ピン)505とピン(PRSNT2#(×4))ピン503がアドインカード上で直接接続されている様子を示している。ピン503とピン505の間に、送信データ用に2つのピン、受信データ用に2つのピンが、4レーン分割り当てられる。
さらに、(c)は×4レーンのルートコンプレックスデバイスが搭載されたアドインカードである。(c)では、ピン(PRSNT1#ピン)505とピン(PRSNT2#(×1)ピン)504とピン(PRSNT2#(×4)ピン)503とがアドインカード上で直接接続されている様子を示している。ピンの割り当ては、(b)と同様である。またさらに、(d)はシステムボード203のピンの様子を示している。図9Dにおける拡張スロット204にはアドインカードのカード検出ピン503〜505に対応したピン(PRSNT1#ピン)508とピン(PRSNT2#(×1))507とピン(PRSNT2#(×4)ピン)506が配置されている様子が示されている。そして、ピン(PRSNT1#ピン)508はグランド(GND)接続される。
このように、アドインカードの種類は、アドインカードに設けられた複数のピンの接続の仕方によって定められる。
このような構成において、ピン507とピン506とは夫々、プルアップされた信号線(PRSNT2#(×1)線)510と信号線(PRSNT2#(×4)線)511を介してアドインカード検出部509に接続される。アドインカード検出部509は拡張スロット電源制御部512に拡張スロット電源制御線514を介して接続される。拡張スロット電源制御部512は拡張スロット電源制御線514の信号レベルがハイ(High)となると拡張スロット204へ電源供給を行う。
アドインカード検出部509はシステム制御部206に拡張スロット検出線515を介して接続される。システム制御部206は拡張スロット検出線515の信号レベルがハイ(High)であればルートコンプレックス、ロー(Low)であればエンドポイントに切り替わる。
図10はアドインカード検出部における入力信号と出力信号の信号電圧レベルがハイとローになる関係を示す表である。図10において、入力信号として信号線(PRSNT2#(×1))線510、信号線(PRSNT2#(×4))線511を考慮する。一方、出力信号として拡張スロット電源制御線514の信号電圧レベルと拡張スロット検出線515の信号電圧レベルを考慮する。そして、図10には、図9の(a)(b)(c)に夫々示したアドインカードが拡張スロット204に装着された時、そして、アドインカード未装着時の信号電圧レベルが示されている。
図11はアドインカードの種類に応じて、システム制御部がエンドポイントとルートコンプレックスに切り替わる手順を示すフローチャートである。
ステップS700では、拡張スロット204に装着されているアドインカードが装着されているかどうかを調べる。ここで、拡張スロット204に装着されているアドインカードが装着されていなければ、信号線(PRSNT2#(×1)線)510と信号線(PRSNT2#(×4))線511の信号レベルはいずれもハイとなる。また、拡張スロット電源制御線514の信号レベルはローとなる。この場合、処理はステップS701へ移行し、拡張スロット204への電源供給をOFFにする。
これに対して、アドインカードが拡張スロット204に装着されている場合は、信号線510と信号線511の信号レベルのいずれかはローとなり、また、拡張スロット電源制御線514はハイとなり、処理はステップS702に進む。そして、拡張スロット204への電源供給をON状態にする。
次に、ステップS703では、信号線(PRSNT2#(×1)線)510と信号線(PRSNT2#(×4)線)511の信号レベルが両方ともローであるかどうかを調べる。ここで、その判別結果において両方ともローであると判別された場合、処理はステップS705に進む。これに対して、いずれかがローではないと判別された場合、処理はステップS704に進む。そして、アドインカードに搭載されているPCI−Expressデバイスがエンドポイントであると判断し、システム制御部206はPCI−Express部をルートコンプレックスとして初期化設定する。その後、処理はステップS706に進む。
一方、ステップS705では、アドインカードに搭載されているPCI−Expressデバイスがルートコンプレックスであると判断し、システム制御部206はPCI−Express部をエンドポイントとして初期化設定する。その後、処理はステップS707に進む。
さて、ステップS706、S707ではともに、物理層においてトレーニングシーケンスと呼ばれる初期化を行い、次にデータリンク層におけるフロー制御の初期化が行われることでリンクが確立するかどうかを調べる。ここで、リンクが確立したと判断されると、TLPパケットの送受信が可能となり、処理はステップS708に進む。ここでは、ルートコンプレックスからコンフィグレーションTLPをエンドポイントへ送信し、コンフィグレーション設定を行う。これにより、初期化設定を完了する。
さて、ステップS706において、リンクが確立されなかったと判断されると、処理はステップS709に進む。ここでは、信号線(PRSNT2#(×1)線)510の信号レベルがローであり、かつ、信号線(PRSNT2#(×4)線)511の信号レベルがハイであるかどうかを調べる。
そもそも、4レーンのルートコンプレックスであるPCI−Expressデバイスが搭載されているアドインカードを拡張スロット204に斜め挿入した場合、次の状態が生じえる。即ち、アドインカードのピン(PRSNT2#(×4)ピン)503とシステムボード203のピン(PRSNT2#(×4)ピン)506だけが接触しないという状態がありえる。その場合、信号線510の信号レベルがローに、信号線511の信号レベルがハイとなり、アドインカードに搭載されているPCI−Expressデバイスが1レーンのエンドポイントと認識したため、リンク確立が行えなかった可能性がある。そのような場合、処理はステップS710に進み、記録装置の操作パネル12の表示部にアドインカードが装着不良の可能性があることを表示し、ユーザへの確認を促す。その後、処理はステップS711に進む。
これに対して、信号線510の信号レベルがローであり、且つ、信号線511の信号レベルがハイではない場合、また、ステップS707にてリンク確立ができなかったと判断された場合も、処理はステップS711に進む。そして、ステップS711では、操作パネル12の表示部にアドインカードの認識ができない旨を表示する。
従って、以上説明した実施例に従えば、挿入されるアドオンカードの種類に従って、システム制御部206はエンドポイントとルートコンプレックスいずれにでも初期化設定することができる。これにより、この記録装置に挿入されるアドインカードがエンドポイントとルートコンプレックスのどちらのデバイスが搭載されていても、そのアドインカードを用いて記録装置は動作可能となる。
図13は実施例2に従うアクセラレータボード301がシステムボード203に装着された時の概略構成を示すブロック図である。
記録データの処理フローやアクセラレータボード301における記録データの処理内容は、実施例1と同様であるため、省略する。また、アクセラレータボード301の構成についても、実施例1で説明した構成については、その説明は省略する。
この実施例におけるアクセラレータボード301はI/Oエキスパンダ1300を搭載する。そして、I2C(Inter-Integrated Circuit)バス1302を介してシステム制御部206と接続し、システム制御部206から電源IC1301等を制御するようになっている。I/Oエキスパンダ1300は、I2Cバスの通信インタフェースを備えた入出力制御回路である。
電源IC1301はシステムボード203からアクセラレータボード301へ拡張スロット204を介して供給された電圧が12Vの電力をアクセラレータ制御部302で使用する電圧に変換するDC−DCコンバータである。また、電源IC1301はイネーブル端子を備え、アクセラレータ制御部302への電源供給を制御できる。
I/Oエキスパンダ1300の信号ラインと電源IC1301のイネーブル端子とは互いに接続されており、I/Oエキスパンダ1300による電源IC1301の出力制御が可能となっている。
図14は拡張インタフェースボード401がシステムボード203に装着された時の概略構成を示すブロック図である。
拡張インタフェース(I/F)ボード401は実施例1で説明したのと同様の構成なので、その説明は省略する。図14では、システム制御部206から拡張コネクタ204まではI2Cバス1302が配線されていることが図示されているが、この図の例は、拡張インタフェース(I/F)ボード401にはI2Cバス1302に接続されるデバイスは無い場合を示している。
図15はアドインボードの種類に応じて、システム制御部206がエンドポイント或いはルートコンプレックスに切り替わる手順を示すフローチャートである。実施例2ではアドインボードがルートコンプレックスであっても、図9(a)や図9(b)のようなPCI−ExpressのCEM仕様と同様のカード検出を行う。なお、図15において、実施例1の図11のフローチャートを参照して説明したのと同じ処理については、同じステップ参照番号を付し、その説明は省略する。
ステップS702の処理の後、ステップS703Aでは、システム制御部206からI2Cバス1302を介してアクセスを行い、アクセラレータボード(アドインカード)301がI/Oエキスパンダ1300を搭載しているかどうかを調べる。ここで、I/Oエキスパンダ1300の搭載が確認できた場合は、処理はステップS705に進む。そして、アドインボードに搭載されているPCI−Expressデバイスがルートコンプレックスであると判断し、システム制御部206はPCI−Express部をエンドポイントとして初期化設定する。
さらに、ステップS707Aでは、システム制御部206からI2Cバス1302を介してI/Oエキスパンダ1300にアクセスし、電源IC1301を“enable”に設定する。これによりルートコンプレックスであるアクセラレータ制御部302に電源を供給する。
これに対して、ステップS703Aにおいて、アドインボードにI/Oエキスパンダ1300の搭載が確認できない場合は、処理はステップS704に進み、実施例1で説明した処理を実行する。さらに、ステップS706、ステップS708、ステップS711でも、実施例1で説明した処理を実行する。
図16はアドインボードの種類に応じて、SLEEPモードへの移行とSLEEPモードからの復帰の手順を示すフローチャートである。
まず、ステップS1600では、SLEEPモードへの移行条件を満足したかどうかを調べる。この実施例では、インクジェット記録装置に一定の設定時間内に記録データやARPパケット等の応答の必要なパケットの受信やインクジェット記録装置に対する何の操作も無い場合、インクジェット記録装置はSLEEPモードに入る処理を開始する。
SLEEPモードに移行する条件が満足された場合、処理はステップS1601において、システム制御部206がルートコンプレックスであるかどうかを調べる。ここで、システム制御部206がルートコンプレックスである場合、処理はステップS1602に進み、システム制御部206からのコンフィグレーションアクセスによりアドインボードのエンドポイントをD3hotのデバイス状態に設定する。そして、PCI−Expressバス212のリンク状態はL1へ移行する。
これに対して、システム制御部206がエンドポイントである場合、処理はステップS1603に進み、システム制御部206はアドインボードのルートコンプレックスに対してSLEEPモードへの遷移の実行を通知する。一方、ルートコンプレックスであるアクセラレータ制御部302はシャットダウン処理を行う。そして、ステップS1604では、システム制御部206はアクセラレータ制御部302のシャットダウン処理を確認する。そして、I2Cバス1302を介してI/Oエキスパンダ1300にアクセスすることで電源IC1301を“disable”に設定し、アクセラレータ制御部302への電源供給をOFFにする。
このようにして、SLEEPモードに移行した後は、ステップS1605において、SLEEPモードから通常動作モードへの復帰条件が満たされたかどうかを監視する。SLEEPモードにおいて、記録データやARPパケット等の応答の必要なパケットの受信やインクジェット記録装置に対する操作が発生した場合、インクジェット記録装置はSLEEPモードから通常動作モードへの復帰処理を開始する。
SLEEPモードから復帰する条件が満足された場合、処理はステップS1606において、システム制御部206がルートコンプレックスであるかどうかを調べる。ここで、システム制御部206がルートコンプレックスである場合、処理はステップS1607に進み、システム制御部206からのコンフィグレーションアクセスによりアドインボードのエンドポイントをD0のデバイス状態に設定する。これにより、PCI−Expressバス212のリンク状態はL0へ移行する。
これに対して、システム制御部206がエンドポイントである場合、処理はステップS1608に進む。ステップS1608では、システム制御部206はI2Cバス1302を介してI/Oエキスパンダ1300にアクセスして電源IC1301を“enable”に設定し、アクセラレータ制御部302への電源供給をONにする。さらに、ステップS1609では、ルートコンプレックスであるアクセラレータ制御部302の初期化が行われ、PCI−Expressバス212のリンクが確立する。これによりリンク状態はL0へ移行する。
以上説明したように、この実施例に従えば、I2Cバスのデバイスの応答により、アドインボードのPCI−Expressデバイスがルートコンプレックスであるかエンドポイントであるかを判別する。そして、その判別に従って、電源投入時の初期化やSLEEPモードの遷移に対応することができる。
なお、実施例2ではI2Cバスに接続されたデバイスによりルートコンプレックスであるかエンドポイントであるかの判別を行ったが、他のインタフェースを用いて、同様の判別を行っても構わない。
また、以上の説明ではSLEEPモードへの移行において、アドインボードのPCI−Expressデバイスがルートコンプレックスの場合は電源の供給をOFFする例を説明したが、消費電力を低下させることができれば他の制御を実行しても構わない。さらに、以上の説明ではSLEEPモードへの移行において、アドインボードのPCI−Expressデバイスがエンドポイントの場合はデバイス状態がD3hotの場合を説明したが、消費電力を低下させることができれば他のデバイス状態にしても構わない。
図17は実施例3に従うアクセラレータボード301がシステムボード203に装着された時の概略構成を示すブロック図である。
記録データの処理フローやアクセラレータボード301における記録データの処理内容は、実施例1、2と同様であるため、省略する。また、アクセラレータボード301の構成についても、実施例1、2で説明した構成については、その説明は省略する。
この実施例において、アクセラレータボード301とシステムボード203との間のI2Cバスと電源ラインはコネクタ1702、1703を介して接続され、PCI−Expressバスはコネクタ1700、1701を介して接続されている。
図18は拡張インタフェースボード401がシステムボード203に装着された時の概略構成を示すブロック図である。
拡張インタフェース(I/F)ボード401は実施例1で説明したのと同様の構成なので、その説明は省略する。また、図18でも、システム制御部206からコネクタ1702まではI2Cバス1302が配線されていることが図示されている。この図の例は、拡張インタフェース(I/F)ボード401にはI2Cバス1302に接続されるデバイスは無い場合を示している。
実施例3では、拡張インタフェース(I/F)ボード401とシステムボード203の間の電源ラインはコネクタ1702、1703を介して接続され、PCI−Expressバスはコネクタ1700、1701を介して接続されている。
図19はアドインボードの種類に応じて、システム制御部206がエンドポイントとルートコンプレックスに切り替わる手順を示すフローチャートである。実施例3ではシステムボード203がアドインボードカード検出機能を持たない場合について説明する。なお、図19において、実施例1の図11のフローチャートや実施例2の図15のフローチャートを参照して説明したのと同じ処理については、同じステップ参照番号を付し、その説明は省略する。
図19によれば、最初に、ステップS703Aにおいて、システム制御部206からI2Cバス1302を介してアクセスを行い、アドインボードにI/Oエキスパンダ1300が搭載されているかどうかを調べる。その後の処理は、図15に示した処理と同じである。
以上説明したように実施例3によれば、システムボード203がアドインボードカード検出機能を持たない場合でも、アドインボードの種類に応じて、システム制御部206がエンドポイント或いはルートコンプレックスに切り替わることができる。

Claims (11)

  1. アドインカードを挿入して機能拡張が可能な記録装置であって、
    前記アドインカードを挿入する拡張スロットと、
    前記拡張スロットに前記アドインカードが装着されたどうかを判断する判断手段と、
    前記判断手段により、前記アドインカードが装着されたと判断された場合、前記装着されたアドインカードの種類を判別する判別手段と、
    前記判別手段による判別結果に従って、前記アドインカードを動作可能とするように、前記記録装置のコントローラの動作設定のモードを切り替える切り替え手段とを有することを特徴とする記録装置。
  2. 前記判別手段による判別結果に従って、前記アドインカードの装着不良の可能性があることを表示する表示手段をさらに有することを特徴とする請求項1に記載の記録装置。
  3. 前記判断手段により、前記アドインカードが装着されたと判断された場合、前記拡張スロットに対する電源供給をON状態にするよう制御する制御手段をさらに有することを特徴とする請求項1に記載の記録装置。
  4. 前記アドインカードと前記コントローラとはシリアルバスにより接続され、
    前記シリアルバスはPCI−Express規格に準拠したものであることを特徴とする請求項1に記載の記録装置。
  5. 前記アドインカードは、ルートコンプレックスとして動作設定されるボードとエンドポイントとして動作設定されるボードを含み、
    前記切り替え手段は、前記判別手段が前記装着されたアドインカードの種類がルートコンプレックスとして動作設定された種類のものであると判別した場合には、前記コントローラの動作設定のモードをエンドポイントとして設定するよう切り替え、前記判別手段が前記装着されたアドインカードの種類がエンドポイントとして動作設定された種類のものであると判別した場合には、前記コントローラの動作設定のモードをルートコンプレックスとして設定するよう切り替えることを特徴とする請求項4に記載の記録装置。
  6. 前記アドインカードと前記拡張スロットには互いを接続する複数の信号ピンが互いに対応して設けられており、
    前記アドインカードの種類は、前記アドインカードに設けられた前記複数の信号ピンの接続の仕方によって定められ、
    前記判断手段は、前記拡張スロットに設けられた前記複数の信号ピンで検出される信号レベルに応じて、前記アドインカードが装着されたかどうかを判断し、
    前記判別手段は、前記アドインカードが装着されたとき、互いに接続した対応する信号ピンからの信号レベルによって前記アドインカードの種類を判別することを特徴とする請求項5に記載の記録装置。
  7. 前記信号ピンはPCI−Express規格に準拠したカード検出ピンであることを特徴とする請求項6に記載の記録装置。
  8. 前記アドインカードは前記記録装置が接続されるホストとのインタフェースボード、或は、前記記録装置の処理能力を高めるアクセラレータボードであることを特徴とする請求項1に記載の記録装置。
  9. 前記記録装置は通常動作モードとSLEEPモードとを備え、
    前記記録装置が前記通常動作モードから前記SLEEPモードに移行する条件を満たしたかどうか、或いは、前記SLEEPモードから復帰する条件を満たしたかどうかを監視する監視手段と、
    前記監視手段が前記SLEEPモードに移行する条件を満たしたと判断した場合、前記記録装置を前記SLEEPモードに移行させる移行手段と、
    前記監視手段が前記SLEEPモードから復帰する条件を満たしたと判断した場合、前記記録装置を前記SLEEPモードから前記通常動作モードに復帰させる復帰手段とをさらに有することを特徴とする請求項1に記載の記録装置。
  10. 前記アクセラレータボードは、I2Cバスを介して前記コントローラと接続され、
    前記判別手段は、I2Cバスを介して、前記アクセラレータボードが装着されたことを判断することを特徴とする請求項8に記載の記録装置。
  11. アドインカードを挿入して機能拡張を可能にするため、前記アドインカードを挿入する拡張スロットを備えた記録装置の動作設定方法であって、
    前記拡張スロットに前記アドインカードが装着されたどうかを判断する判断工程と、
    前記アドインカードが装着されたと判断された場合、前記装着されたアドインカードの種類を判別する工程と、
    前記判別工程における判別の結果に従って、前記アドインカードを動作可能とするように、前記記録装置のコントローラの動作設定のモードを切り替える切り替え工程とを有することを特徴とする記録装置の動作設定方法。
JP2011222349A 2010-10-12 2011-10-06 記録装置及びその動作設定方法 Expired - Fee Related JP5822634B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011222349A JP5822634B2 (ja) 2010-10-12 2011-10-06 記録装置及びその動作設定方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010230097 2010-10-12
JP2010230097 2010-10-12
JP2011222349A JP5822634B2 (ja) 2010-10-12 2011-10-06 記録装置及びその動作設定方法

Publications (3)

Publication Number Publication Date
JP2012104105A true JP2012104105A (ja) 2012-05-31
JP2012104105A5 JP2012104105A5 (ja) 2014-11-20
JP5822634B2 JP5822634B2 (ja) 2015-11-24

Family

ID=45924910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011222349A Expired - Fee Related JP5822634B2 (ja) 2010-10-12 2011-10-06 記録装置及びその動作設定方法

Country Status (2)

Country Link
US (1) US8990467B2 (ja)
JP (1) JP5822634B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014228925A (ja) * 2013-05-20 2014-12-08 コニカミノルタ株式会社 画像形成装置、起動制御方法および起動制御プログラム
JP2015126445A (ja) * 2013-12-26 2015-07-06 株式会社リコー 情報処理装置、情報処理方法、及びプログラム
JP2015153332A (ja) * 2014-02-19 2015-08-24 三菱電機株式会社 ドーターボードおよびドーターボード実装方法
WO2015162777A1 (ja) * 2014-04-25 2015-10-29 株式会社日立製作所 計算機システム及び接続構成制御方法
WO2015173958A1 (ja) * 2014-05-16 2015-11-19 富士通株式会社 通信システム,情報処理装置及び通信制御方法
JP2020014058A (ja) * 2018-07-13 2020-01-23 株式会社リコー データ処理装置、画像処理装置、データ処理方法、及びプログラム
JP7283817B1 (ja) 2022-02-21 2023-05-30 Necプラットフォームズ株式会社 交換サポートシステム、交換サポートのための方法、および、交換サポートのためのコンピュータプログラム

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8549205B1 (en) 2012-05-22 2013-10-01 Intel Corporation Providing a consolidated sideband communication channel between devices
JP6045263B2 (ja) 2012-09-14 2016-12-14 キヤノン株式会社 記録装置及び制御方法
JP6039979B2 (ja) 2012-09-14 2016-12-07 キヤノン株式会社 記録装置、搬送装置及び制御方法
JP2017167770A (ja) * 2016-03-15 2017-09-21 株式会社リコー 情報処理装置、方法、及びプログラム
JP7092339B2 (ja) 2018-05-31 2022-06-28 株式会社ナガセインテグレックス 工作機械
US10894423B2 (en) 2018-12-03 2021-01-19 Hewlett-Packard Development Company, L.P. Logic circuitry
US11338586B2 (en) 2018-12-03 2022-05-24 Hewlett-Packard Development Company, L.P. Logic circuitry
WO2021080607A1 (en) 2019-10-25 2021-04-29 Hewlett-Packard Development Company, L.P. Logic circuitry package
US11250146B2 (en) * 2018-12-03 2022-02-15 Hewlett-Packard Development Company, L.P. Logic circuitry
HUE063370T2 (hu) 2018-12-03 2024-01-28 Hewlett Packard Development Co Logikai áramkör
KR20210087499A (ko) 2018-12-03 2021-07-12 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 로직 회로
MX2021006229A (es) 2018-12-03 2021-08-11 Hewlett Packard Development Co Conjunto de circuitos logicos.
US11292261B2 (en) 2018-12-03 2022-04-05 Hewlett-Packard Development Company, L.P. Logic circuitry package
CA3121151A1 (en) 2018-12-03 2020-06-11 Hewlett-Packard Development Company, L.P. Logic circuitry
CA3121147C (en) 2018-12-03 2023-08-22 Hewlett-Packard Development Company, L.P. Logic circuitry
BR112021010651A2 (pt) 2018-12-03 2021-08-17 Hewlett-Packard Development Company, L.P. pacote de circuitos lógicos
CN112416834B (zh) * 2020-11-30 2022-11-04 上海壁仞智能科技有限公司 一种兼容PCIe结构的设备间互联方法及相关设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006113794A (ja) * 2004-10-14 2006-04-27 Saxa Inc 機器装置およびユニット
JP2007026075A (ja) * 2005-07-15 2007-02-01 Canon Inc データ処理装置及びデータ処理装置の制御方法
JP2007108856A (ja) * 2005-10-11 2007-04-26 Canon Inc 低消費電力モード制御装置
US20070130407A1 (en) * 2005-11-22 2007-06-07 Olson David M Bus system with multiple modes of operation
JP2008112409A (ja) * 2006-10-31 2008-05-15 Ricoh Co Ltd 画像処理装置
JP2009116665A (ja) * 2007-11-07 2009-05-28 Nec Corp 情報処理装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6820157B1 (en) * 1998-06-30 2004-11-16 International Business Machines Corporation Apparatus, program product and method of replacing failed hardware device through concurrent maintenance operation
US6363493B1 (en) * 1999-04-30 2002-03-26 Sun Microsystems, Inc. Method and apparatus for automatically reintegrating a module into a computer system
JP2001180083A (ja) * 1999-12-24 2001-07-03 Fuji Xerox Co Ltd 印刷装置
TWI226551B (en) * 2003-10-28 2005-01-11 Prolific Technology Inc Multi-function wireless bridge for USB and associated system
US7840714B2 (en) 2003-12-24 2010-11-23 Intel Corporation Mapping SDVO functions from PCI express interface
US20060114918A1 (en) 2004-11-09 2006-06-01 Junichi Ikeda Data transfer system, data transfer method, and image apparatus system
JP2006338380A (ja) 2005-06-02 2006-12-14 Toshiba Corp 情報処理装置およびその制御方法
TW200842591A (en) * 2007-04-20 2008-11-01 Genesys Logic Inc OTG device for multi-directional transmitting GPS data and controlling method of same
US20090292849A1 (en) * 2008-05-22 2009-11-26 Khoo Ken Adaptable pci express controller core
EP2482196B1 (en) * 2011-01-31 2016-06-29 Canon Kabushiki Kaisha Image processing apparatus, printing apparatus and controlling method in image processing apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006113794A (ja) * 2004-10-14 2006-04-27 Saxa Inc 機器装置およびユニット
JP2007026075A (ja) * 2005-07-15 2007-02-01 Canon Inc データ処理装置及びデータ処理装置の制御方法
JP2007108856A (ja) * 2005-10-11 2007-04-26 Canon Inc 低消費電力モード制御装置
US20070130407A1 (en) * 2005-11-22 2007-06-07 Olson David M Bus system with multiple modes of operation
JP2008112409A (ja) * 2006-10-31 2008-05-15 Ricoh Co Ltd 画像処理装置
JP2009116665A (ja) * 2007-11-07 2009-05-28 Nec Corp 情報処理装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014228925A (ja) * 2013-05-20 2014-12-08 コニカミノルタ株式会社 画像形成装置、起動制御方法および起動制御プログラム
US9110776B2 (en) 2013-05-20 2015-08-18 Konica Minolta, Inc. Image forming apparatus, startup control method, and non-transitory computer-readable recording medium encoded with startup control program
JP2015126445A (ja) * 2013-12-26 2015-07-06 株式会社リコー 情報処理装置、情報処理方法、及びプログラム
JP2015153332A (ja) * 2014-02-19 2015-08-24 三菱電機株式会社 ドーターボードおよびドーターボード実装方法
WO2015162777A1 (ja) * 2014-04-25 2015-10-29 株式会社日立製作所 計算機システム及び接続構成制御方法
US9652421B2 (en) 2014-04-25 2017-05-16 Hitachi, Ltd. Computer system and coupling configuration control method
WO2015173958A1 (ja) * 2014-05-16 2015-11-19 富士通株式会社 通信システム,情報処理装置及び通信制御方法
JP5962861B2 (ja) * 2014-05-16 2016-08-03 富士通株式会社 通信システム,情報処理装置及び通信制御方法
JP2020014058A (ja) * 2018-07-13 2020-01-23 株式会社リコー データ処理装置、画像処理装置、データ処理方法、及びプログラム
JP7070187B2 (ja) 2018-07-13 2022-05-18 株式会社リコー データ処理装置、画像処理装置、データ処理方法、及びプログラム
JP7283817B1 (ja) 2022-02-21 2023-05-30 Necプラットフォームズ株式会社 交換サポートシステム、交換サポートのための方法、および、交換サポートのためのコンピュータプログラム
JP2023121306A (ja) * 2022-02-21 2023-08-31 Necプラットフォームズ株式会社 交換サポートシステム、交換サポートのための方法、および、交換サポートのためのコンピュータプログラム

Also Published As

Publication number Publication date
US20120086968A1 (en) 2012-04-12
JP5822634B2 (ja) 2015-11-24
US8990467B2 (en) 2015-03-24

Similar Documents

Publication Publication Date Title
JP5822634B2 (ja) 記録装置及びその動作設定方法
US9280199B2 (en) Image processing apparatus, printing apparatus and controlling method in image processing apparatus
US7698484B2 (en) Information processor configured to detect available space in a storage in another information processor
US10180927B2 (en) Device, system and method for communication with heterogeneous physical layers
EP1681817B1 (en) Communication apparatus, electronic apparatus, imaging apparatus
JP4026948B2 (ja) ネットワークシステム、デバイス、デバイスの制御方法、及び、記憶媒体
US20060209722A1 (en) Data transferring system and electronic apparatus
KR102420530B1 (ko) 대체 프로토콜 선택
CN102541791A (zh) 数据传送装置及其控制方法
JP4564855B2 (ja) データ転送システム及び電子機器
JP5402726B2 (ja) データ通信装置、情報処理装置、データ通信方法、データ通信プログラム及び記録媒体
JP5151176B2 (ja) データ通信装置、画像処理システムおよびデータ通信方法
US6965955B1 (en) Peripheral apparatus, control method for peripheral apparatus, memory medium, and information processing system
JP2005323159A (ja) 画像システム
JP6460905B2 (ja) 通信装置、制御方法、プログラム
JP3736729B2 (ja) プリンタおよびプリンタ内でのデータ通信方法
KR100421980B1 (ko) 유에스비 컨트롤러가 내장된 프린터
JP3846089B2 (ja) インターフェース装置、その制御方法および情報記録媒体
JP2006198794A (ja) 印刷装置の消費電力制御方法及び印刷装置
JP2006171868A (ja) 印字装置
JP2007062076A (ja) 情報処理システム、プログラムおよびデータ転送方法
JP4095216B2 (ja) プリンタおよびプリンタ内のデータ通信方法
JP2003285513A (ja) プリンタ及び印刷システム
JP2001162894A (ja) データ通信装置およびデータ通信方法
JP3094734U (ja) プリンタ

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141006

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151006

LAPS Cancellation because of no payment of annual fees