JP2015153332A - ドーターボードおよびドーターボード実装方法 - Google Patents

ドーターボードおよびドーターボード実装方法 Download PDF

Info

Publication number
JP2015153332A
JP2015153332A JP2014029035A JP2014029035A JP2015153332A JP 2015153332 A JP2015153332 A JP 2015153332A JP 2014029035 A JP2014029035 A JP 2014029035A JP 2014029035 A JP2014029035 A JP 2014029035A JP 2015153332 A JP2015153332 A JP 2015153332A
Authority
JP
Japan
Prior art keywords
logic
side connector
pull
daughter board
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014029035A
Other languages
English (en)
Inventor
雅紀 長井
Masaki Nagai
雅紀 長井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014029035A priority Critical patent/JP2015153332A/ja
Publication of JP2015153332A publication Critical patent/JP2015153332A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Combinations Of Printed Boards (AREA)

Abstract

【課題】接続する装置を判定するためのピンを新たに作成する必要がなく低コストとなるドーターボードを提供する。
【解決手段】従来側マザーボード11が搭載されるとともに従来側コネクタ12を有する従来装置10の従来側コネクタ12に接続され、実装されるドーターボード30において、従来側コネクタ12に接続するドーター側コネクタ31と、従来側コネクタ12の複数のピンの内、信号を出力しないピンに接続されているドーター側コネクタ31のピンに接続されたプルアップ抵抗部33と、プルアップ抵抗部33に接続され入力がH論理か否かを判定する装置判定部32と、装置判定部32の判定にてH論理と判定されると動作する第1機能部と、装置判定部32の判定にてH論理以外と判定されると動作する第2機能部とを備える。
【選択図】図1

Description

この発明は、判定するためのピンを新たに基板に備えることなく判定することができるドーターボードおよびドーターボード実装方法に関するものである。
従来、プラント制御装置などにおいて、従来のある装置の上位互換の後継装置が開発されることがある。この時、後継装置の基板を従来装置にも実装可能とし、実装されたのがいずれの装置であるかを判定して基板の動作を変更する、という方式を実現したい場合がある。よって、あらかじめ基板が実装される装置を判定するためのピンを設けておくことで、基板が実装されている装置の判定を行っているものである(例えば、特許文献1、特許文献2、特許文献3、特許文献4、特許文献5参照)。
特開平7−44332号公報(図1) 特開平11−122947号公報(図1) 特開平8−137790号公報(図1) 特開2005−38492号公報(図2) 特開平5−35365号公報(図1)
従来のドーターボードは、接続する装置を判定するためのピンをあらかじめ通常のピンとは他に備える必要がありコストがかかるという問題点があった。
この発明は上記のような課題を解決するためになされたものであり、接続する装置を判定するためのピンを新たに作成する必要がなく低コストとなるドーターボードおよびドーターボード実装方法を提供することを目的とする。
この発明のドーターボードは、
マザーボードが搭載されるとともにマザー側コネクタを有する装置の前記マザー側コネクタに接続され、実装されるドーターボードにおいて、
前記マザー側コネクタに接続するドーター側コネクタと、
前記マザー側コネクタの複数のピンの内、信号を出力しない前記ピンに接続されている前記ドーター側コネクタのピンに接続されたプルアップ抵抗部と、
前記プルアップ抵抗部に接続され入力がH論理か否かを判定する装置判定部と、
前記装置判定部の判定にてH論理と判定されると動作する第1機能部と、
前記装置判定部の判定にてH論理以外と判定されると動作する第2機能部とを備えたものである。
また、この発明のドーターボードは、
マザーボードが搭載されるとともにマザー側コネクタを有する装置の前記マザー側コネクタに接続され、実装されるドーターボードにおいて、
前記マザー側コネクタに接続するドーター側コネクタと、
前記マザー側コネクタの複数のピンの内、信号を出力しない複数の前記ピンにそれぞれ接続されている前記ドーター側コネクタの複数のピンにそれぞれ接続されたプルアップ抵抗部と、
複数の前記プルアップ抵抗部に接続され複数の前記プルアップ抵抗部のいずれの入力がH論理か否かを判定する装置判定部と、
前記装置判定部の判定にて複数の前記プルアップ抵抗部のH論理か否かの組み合わせに応じて機能する複数の機能部とを備えたものである。
また、この発明のドーターボードは、
マザーボードが搭載されるとともにマザー側コネクタを有する装置の前記マザー側コネクタに接続され、実装されるドーターボードにおいて、
前記マザー側コネクタに接続するドーター側コネクタと、
前記マザー側コネクタの複数のピンの内、信号を出力しない前記ピンに接続されている前記ドーター側コネクタのピンに接続されたプルアップ抵抗部と、
前記プルアップ抵抗部に接続され入力がH論理か、L論理か、または、H論理とL論理との中間論理であるかを判定する装置判定部と、
前記装置判定部の判定にてH論理と判定されると動作する第1機能部と、
前記装置判定部の判定にてL論理と判定されると動作する第2機能部と、
前記装置判定部の判定にてH論理とL論理との中間論理と判定されると動作する第3機能部とを備えたものである。
また、この発明のドーターボード実装方法は、
マザーボードが搭載されるとともにマザー側コネクタを有する装置に、前記マザー側コネクタにドーター側コネクタに接続して機能するドーターボードを実装するドーターボード実装方法において、
前記装置は、前記マザー側コネクタの複数のピンの内、信号を出力しない前記ピンには何も接続されていない第1装置、または、プルダウン部が接続されている第2装置のいずれかであり、
前記ドーターボードは、前記マザー側コネクタの複数のピンの内、信号を出力しない前記ピンに接続されている前記ドーター側コネクタのピンに接続されたプルアップ抵抗部と、
前記プルアップ抵抗部に接続され入力がH論理か否かを判定する装置判定部と、
前記装置判定部の判定にてH論理と判定されると動作する第1機能部と、
前記装置判定部の判定にてH論理以外と判定されると動作する第2機能部とを備え、
前記ドーターボードの前記ドーター側コネクタを前記マザー側コネクタに接続して、前記装置判定部がH論理と判定すると接続された前記装置が前記第1装置であると判定して前記第1機能部を動作させ、または、
前記装置判定部がH論理以外であると判定すると接続された前記装置が前記第2装置であると判定して前記第2機能部を動作させるものである。
この発明のドーターボードおよびドーターボード実装方法は、上記のように構成され行われているため、
接続する装置を判定するためのピンを新たに作成する必要がなく低コストとなる。
この発明の実施の形態1のドーターボードを従来装置に実装した状態を示す図である。 この発明の実施の形態1のドーターボードを後継装置に実装した状態を示す図である。 この発明の実施の形態2のドーターボードを第2後継装置に実装した状態を示す図である。 この発明の実施の形態3のドーターボードを従来装置に実装した状態を示す図である。 この発明の実施の形態3のドーターボードを第1後継装置に実装した状態を示す図である。 この発明の実施の形態3のドーターボードを第2後継装置に実装した状態を示す図である。
実施の形態1.
以下、本願発明の実施の形態について説明する。図1は従来装置に対してドーターボードが実装された状態を示す図である。図2は後継装置に対してドーターボードが実装された状態を示す図である。図において、装置としての従来装置10と、装置としての後継装置20と、これら従来装置10または後継装置20に実装するドーターボード30とである。尚、ここでは、従来装置10が第1装置であり、後継装置20が第2装置である。
従来装置10は、マザーボードとしての従来側マザーボード11と、従来側マザーボード11とドーターボード30とを接続するためのマザー側コネクタとしての従来側コネクタ12とを備えている。また、後継装置20は、マザーボードとしての後継側マザーボード21と、後継側マザーボード21とドーターボード30とを接続するためのマザー側コネクタとしての後継側コネクタ22とを備えている。
また、ドーターボード30は、従来側マザーボード11または後継側マザーボード21に接続するための、従来側コネクタ12および後継側コネクタ22と接続可能なドーター側コネクタ31と、ドーター側コネクタ31にプルアップ抵抗部33を介して接続されている装置判定部32とを備えている。よって、1種類のドーター側コネクタ31が接続される従来側コネクタ12と、後継側コネクタ22とは同一形状にて形成されている。
従来側コネクタ12の複数のピンの内、信号を出力しないフリー線13に接続されているピンが存在する。そして、当該ピンは、ドーター側コネクタ31のピンに接続されている。そして、このドーター側コネクタ31のピンにプルアップ抵抗部33が接続されている。また、装置判定部32は、プルアップ抵抗部33を介した入力がH論理か否かを判定するものであり、電圧を比較可能なコンパレータを備えている。そして、ドーターボード30には、装置判定部32の判定にてH論理と判定されると動作する第1機能部と、装置判定部32の判定にてH論理以外と判定されると動作する第2機能部とを有している。
そして、後継装置20は、従来装置10より後に設計され、製造されるため、後継側コネクタ22は、従来側コネクタ12と同一形状にて形成することが可能である。さらに、従来側コネクタ12のピンと同一位置に、信号を出力しないピンを設定することが可能である。よって、後継側コネクタ22にドーター側コネクタ31が接続されると、後継側コネクタ22の複数のピンの内、従来側コネクタ12と同一位置の、信号を出力しないピンに接続されたドーター側コネクタ31のピンにプルアップ抵抗部33が接続されることとなる。
さらに、後継装置20は、後継側コネクタ22の複数のピンの内、先に示した信号を出力しないピンにプルダウン部としての抵抗無プルダウン部23が接続されている。尚、抵抗無プルダウン部23とは、フリー線が接地され形成されているものである。以下の実施の形態においても、抵抗無プルダウン部の構成については、同様の構成にて形成されているものであり、その説明は適宜省略する。
第1機能部および第2機能部とは、図示しないものの、第1機能部は従来装置10にドーターボード30が実装された場合に処理可能な部分であり、第2機能部は後継装置20にドーターボード30が実装された場合に処理可能な部分である。このようにドーターボード30は実装される装置毎に異なる処理を行うことができるものであり、具体的には、はハードウエアおよびファームウエアがそれぞれ設定されているもの、または、ハードウエアおよびファームウエアの一部が重なって使用されるものなどが考えられる。
このように、従来装置10より後継装置20は後に設計されているため、その構成を適宜設定できるものである。これに対し、従来装置10は、既に形成されているものである。そして、一般的に、従来側コネクタ12の複数のピンの内、信号を出力しないピンが存在する。よって、そのピンにはフリー線13(どこの部分にも接続されていない線)が存在する。本発明においては、この部分を利用している。尚、プルアップ抵抗部33への電源は、従来側コネクタ12または後継側コネクタ22から供給される場合、または、ドーターボード30自信が供給する場合などが考えられる。また、これらのことは以下の実施の形態においても同様であるためその説明は適宜省略する。
次に上記のように構成された実施の形態1のドーターボード実装方法について説明する。まず、図1に示すように、従来装置10にドーターボード30を実装した場合、従来装置10の従来側コネクタ12と、ドーターボード30のドーター側コネクタ31とが接続される。そして、プルアップ抵抗部33に接続されている従来装置10の従来側コネクタ12のピンにはフリー線13が接続されている。このため、装置判定部32は、プルアップ抵抗部33を介して入力された信号がH論理であると判定する。よって、この判定により、接続された装置は従来装置10であると判定され第1機能部が動作する。これにより、ドーターボード30が従来装置10に正常に実装される。
これに対し、図2に示すように、後継装置20にドーターボード30を実装した場合、後継装置20の後継側コネクタ22と、ドーターボード30のドーター側コネクタ31とが接続される。そして、プルアップ抵抗部33に接続されている後継装置20の後継側コネクタ22のピンには抵抗無プルダウン部23が接続されている。このため、装置判定部32は、プルアップ抵抗部33を介した入力の信号がH論理以外のL論理であると判定する。よって、この判定により、接続された装置は後継装置20であると判定され第2機能部が動作する。これにより、ドーターボード30が後継装置20に正常に実装される。
上記のように構成された実施の形態1のドーターボードおよびドーターボード実装方法によれば、判定のための新たなピンなどを設けること無く、ドーターボードの接続により得られる信号がH論理またはH論理以外のL論理のいずれかを判定することのみにて、従来装置の接続であるのか、後継装置の接続であるのかのいずれかの判定を行うことができ、ドーターボードにあらかじめ設定されているそれぞれに対応可能な機能を動作させることができる。
実施の形態2.
上記実施の形態1においては、後継装置のプルダウン部を抵抗無プルダウン部にて形成する例を示したが、これに限られることはなく、後継装置のプルダウン部としてプルダウン抵抗部にて形成することも可能であり、本実施の形態2においては、この場合について説明する。
図3はこの発明の実施の形態2におけるドーターボードを第2後継装置に実装した状態を示す図である。図において、上記実施の形態1と同様の部分は同一符号を付して説明を省略する。上記実施の形態1の従来装置10および後継装置20とは別の種類である装置としての第2後継装置40の場合について示す。第2後継装置40は、マザーボードとしての第2後継側マザーボード41と、上記実施の形態1と同様にドーターボード30のドーター側コネクタ31と接続するためのマザー側コネクタとしての第2後継側コネクタ42とを備えている。さらに、第2後継装置40は、第2後継側コネクタ42の複数のピンの内、従来側コネクタ12と同一位置の、信号を出力しないピンにプルダウン部としてのプルダウン抵抗部43が接続されている。
次に上記のように構成された実施の形態2のドーターボード実装方法について説明する。図3に示すように、第2後継装置40にドーターボード30を実装した場合、第2後継装置40の第2後継側コネクタ42と、ドーターボード30のドーター側コネクタ31とが接続される。そして、プルアップ抵抗部33に接続されている第2後継装置40の第2後継側コネクタ42のピンにはプルダウン抵抗部43が接続されている。このため、装置判定部32は、プルアップ抵抗部33を介した入力の信号がH論理以外のH論理とL論理との中間論理であると判定する。よって、この判定により、接続された装置は第2後継装置40であると判定され第2機能部が動作する。これにより、ドーターボード30が第2後継装置40に正常に実装される。
上記のように構成された実施の形態2のドーターボードおよびドーターボード実装方法によれば、上記実施の形態1と同様の効果を奏するのはもちろんのこと、ドーターボードの接続により得られる信号がH論理またはH論理以外のH論理とL論理との間の中間論理のいずれかを判定することのみにて、従来装置の接続であるのか、後継装置の接続であるのかのいずれかの判定を行うことができ、ドーターボードにあらかじめ設定されているそれぞれに対応可能な機能を動作させることができる。
尚、本実施の形態2においては、2種類の後継装置に対して同一の第2機能部が動作する例を示したが、これに限られることはなく、ドーターボードに第1機能部および第2機能部の他に、第3機能部を備えるようにした場合、H論理と判定すると第1機能部を動作、L論理と判定すると第2機能部を動作、中間論理と判定すると第3機能部を動作させるように設定することが可能である。このようにすれば、異なる機能を必要とする2種類の後継装置に対応することが可能である。
また、本実施の形態2においては、プルダウン部として、プルダウン抵抗部を構成する例を示したが、以下の実施の形態においても同様に構成することが可能であり、同様の効果を奏することができる。
実施の形態3.
上記各実施の形態においては、1種類の後継装置に対応する例を示したが、これに限られることはなく、複数種類の後継装置に対応する場合について説明する。本実施の形態3においては、2種類の後継装置の例について説明するが、これに限られることはなく、3種類以上においても同様に対応することができる。
図4はこの発明の実施の形態3のドーターボードを従来装置に実装した状態を示す図である。図5はこの発明の実施の形態3のドーターボードを第1後継装置に実装した状態を示す図である。図6はこの発明の実施の形態3のドーターボードを第2後継装置に実装した状態を示す図である。図において、装置としての従来装置50と、装置としての第1後継装置60および第2後継装置70と、これら従来装置50または第1後継装置60または第2後継装置70に実装するドーターボード80とである。
従来装置50は、マザーボードとしての従来側マザーボード51と、従来側マザーボード51とドーターボード80とを接続するためのマザー側コネクタとしての従来側コネクタ52とを備えている。また、第1後継装置60は、マザーボードとしての第1後継側マザーボード61と、第1後継側マザーボード61とドーターボード80とを接続するためのマザー側コネクタとしての第1後継側コネクタ62とを備えている。また、第2後継装置70は、第1後継装置60と同様に、第2後継側マザーボード71と、第2後継側コネクタ72とを備えている。
また、ドーターボード80は、従来側マザーボード51または第1後継側マザーボード61または第2後継側マザーボード71と接続するための、従来側コネクタ52および第1後継側コネクタ62および第2後継側コネクタ72と接続可能なドーター側コネクタ81と、ドーター側コネクタ81に第1プルアップ抵抗部83および第2プルアップ抵抗部84を介して接続されている装置判定部82とを備えている。よって、1種類のドーター側コネクタ81が接続される従来側コネクタ52と、第1後継側コネクタ62と、第2後継側コネクタ72とは同一形状にて形成されている。
従来側コネクタ52の複数のピンの内、信号を出力しない第1フリー線53および第2フリー線54に接続されているそれぞれのピンが存在する。そして、当該各ピンには、ドーター側コネクタ81のそれぞれのピンが接続されている。そして、このドーター側コネクタ81の各ピンに第1プルアップ抵抗部83および第2プルアップ抵抗部84がそれぞれ接続されている。また、装置判定部82は、第1プルアップ抵抗部83および第2プルアップ抵抗部84を介したいずれの入力がH論理か否かを判定するものであり、電圧を比較可能なコンパレータを備えている。
そして、ドーターボード80には、装置判定部82の判定にて第1プルアップ抵抗部83および第2プルアップ抵抗部84を介した入力がH論理と判定されると動作する第1機能部と、装置判定部32の判定にて第1プルアップ抵抗部83を介した入力がH論理および第2プルアップ抵抗部84を介した入力がH論理以外と判定されると動作する第2機能部と、装置判定部32の判定にて第1プルアップ抵抗部83を介した入力がH論理以外および第2プルアップ抵抗部84を介した入力がH論理と判定されると動作する第3機能部とを有している。
そして、第1後継装置60は、従来装置50より後に設計され、製造されるため、第1後継側コネクタ62は、従来側コネクタ52と同一形状にて形成することが可能であり、さらに、従来側コネクタ52のピンと同一位置に、信号を出力しないピンを設定することが可能である。よって、第1後継側コネクタ62にドーター側コネクタ81が接続されると、第1後継側コネクタ62の複数のピンの内、従来側コネクタ52と同一位置の、信号を出力しない複数のピンが存在する。
そして、当該各ピンに接続されたドーター側コネクタ81の各ピンに第1プルアップ抵抗部83および第2プルアップ抵抗部84がそれぞれ接続されることとなる。さらに、第1後継装置60は、第1後継側コネクタ62の複数のピンの内、先に示した信号を出力しない複数のピンの一つに第1フリー線63が接続され、他の一つにプルダウン部としての第1抵抗無プルダウン部64が接続されている。
そして、第2後継装置70は、従来装置50より後に設計され、製造されるため、第2後継側コネクタ72は、従来側コネクタ52と同一形状にて形成することが可能であり、さらに、従来側コネクタ52のピンと同一位置に、信号を出力しないピンを設定することが可能である。よって、第2後継側コネクタ72にドーター側コネクタ81が接続されると、第2後継側コネクタ72の複数のピンの内、従来側コネクタ52と同一位置の、信号を出力しない複数のピンが存在する。
そして、当該各ピンに接続されたドーター側コネクタ81の各ピンに第1プルアップ抵抗部83および第2プルアップ抵抗部84がそれぞれ接続されることとなる。さらに、第2後継装置70は、第2後継側コネクタ72の複数のピンの内、先に示した信号を出力しない複数のピンの一つにプルダウン部としての第2抵抗無プルダウン部73が接続され、他の一つに第2フリー線74が接続されている。
第1機能部および第2機能部および第3機能部とは、図示しないものの、第1機能部は従来装置50にドーターボード80が実装された場合に処理可能な部分であり、第2機能部は第1後継装置60にドーターボード80が実装された場合に処理可能な部分であり、第3機能部は第2後継装置70にドーターボード80が実装された場合に処理可能な部分である。このようにドーターボード80は、実装される装置毎に異なる処理を行うことができるものであり、具体的には、ハードウエアおよびファームウエアがそれぞれ設定されているもの、または、ハードウエアおよびファームウエアの一部が重なって使用されるものなどが考えられる。
次に上記のように構成された実施の形態3のドーターボード実装方法について説明する。まず、図4に示すように、従来装置50にドーターボード80を実装した場合、従来装置50の従来側コネクタ52と、ドーターボード80のドーター側コネクタ81とが接続される。そして、第1プルアップ抵抗部83および第2プルアップ抵抗部84に接続されている従来装置50の従来側コネクタ52のピンには第1フリー線53および第2フリー線54が接続されている。このため、装置判定部82は、第1プルアップ抵抗部83および第2プルアップ抵抗部84を介した入力の信号がそれぞれH論理であると判定する。よって、これら判定により、接続された装置は従来装置50であると判定され第1機能部が動作する。これにより、ドーターボード80が従来装置50に正常に実装される。
これに対し、図5に示すように、第1後継装置60にドーターボード80を実装した場合、第1後継装置60の第1後継側コネクタ62と、ドーターボード80のドーター側コネクタ81とが接続される。そして、第1プルアップ抵抗部83に接続されている第1後継装置60の第1後継側コネクタ62のピンには第1フリー線63が接続されている。このため、装置判定部82は、第1プルアップ抵抗部83を介した入力の信号がH論理であると判定する。
また、第2プルアップ抵抗部84に接続されている第1後継装置60の第1後継側コネクタ62のピンには第1抵抗無プルダウン部64が接続されている。このため、装置判定部82は、第2プルアップ抵抗部84を介した入力の信号がH論理以外のL論理であると判定する。よって、これら判定により、接続された装置は第1後継装置60であると判定され第2機能部が動作する。これにより、ドーターボード80が第1後継装置60に正常に実装される。
さらに、図6に示すように、第2後継装置70にドーターボード80を実装した場合、第2後継装置70の第2後継側コネクタ72と、ドーターボード80のドーター側コネクタ81とが接続される。そして、第1プルアップ抵抗部83に接続されている第2後継装置70の第2後継側コネクタ72のピンには第2抵抗無プルダウン部73が接続されている。このため、装置判定部82は、第1プルアップ抵抗部83を介した入力の信号がH論理以外のL論理であると判定する。
また、第2プルアップ抵抗部84に接続されている第2後継装置70の第2後継側コネクタ72のピンには第2フリー線74が接続されている。このため、装置判定部82は、第2プルアップ抵抗部84を介した入力の信号がH論理であると判定する。よって、これら判定により、接続された装置は第2後継装置70であると判定され第3機能部が動作する。これにより、ドーターボード80が第2後継装置70に正常に実装される。
上記のように構成された実施の形態3のドーターボードおよびドーターボード実装方法によれば、上記各実施の形態と同様の効果を奏するのはもちろんのこと、ドーターボードの接続により得られる信号がH論理またはH論理以外のL論理のいずれかを判定することのみにて、従来装置の接続であるのか、2種類の後継装置の接続であるのかのいずれかの判定を行うことができ、ドーターボードにあらかじめ設定されているそれぞれに対応可能な機能を動作させることができる。
尚、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
10 従来装置、11 従来側マザーボート、12 従来側コネクタ、
13 フリー線、20 後継装置、21 後継側マザーボード、22 後継側コネクタ、23 抵抗無プルダウン部、30 ドーターボード、31 ドーター側コネクタ、
32 装置判定部、33 プルアップ抵抗部、40 第2後継装置、
41 第2後継側マザーボード、42 第2後継側コネクタ、43 プルダウン抵抗部、50 従来装置、51 従来側マザーボート、52 従来側コネクタ、
53 第1フリー線、54 第2フリー線、60 第1後継装置、
61 第1後継側マザーボード、62 第1後継側コネクタ、63 第1フリー線、
64 第1抵抗無プルダウン部、70 第2後継装置、71 第2後継側マザーボード、72 第2後継側コネクタ、73 第2抵抗無プルダウン部、74 第2フリー線、
80 ドーターボード、81 ドーター側コネクタ、82 装置判定部、
83 第1プルアップ抵抗部、84 第2プルアップ抵抗部。

Claims (6)

  1. マザーボードが搭載されるとともにマザー側コネクタを有する装置の前記マザー側コネクタに接続され、実装されるドーターボードにおいて、
    前記マザー側コネクタに接続するドーター側コネクタと、
    前記マザー側コネクタの複数のピンの内、信号を出力しない前記ピンに接続されている前記ドーター側コネクタのピンに接続されたプルアップ抵抗部と、
    前記プルアップ抵抗部に接続され入力がH論理か否かを判定する装置判定部と、
    前記装置判定部の判定にてH論理と判定されると動作する第1機能部と、
    前記装置判定部の判定にてH論理以外と判定されると動作する第2機能部とを備えたドーターボード。
  2. マザーボードが搭載されるとともにマザー側コネクタを有する装置の前記マザー側コネクタに接続され、実装されるドーターボードにおいて、
    前記マザー側コネクタに接続するドーター側コネクタと、
    前記マザー側コネクタの複数のピンの内、信号を出力しない複数の前記ピンにそれぞれ接続されている前記ドーター側コネクタの複数のピンにそれぞれ接続されたプルアップ抵抗部と、
    複数の前記プルアップ抵抗部に接続され複数の前記プルアップ抵抗部のいずれの入力がH論理か否かを判定する装置判定部と、
    前記装置判定部の判定にて複数の前記プルアップ抵抗部のH論理か否かの組み合わせに応じて機能する複数の機能部とを備えたドーターボード。
  3. 前記装置判定部は、H論理以外の判定において、L論理、または、H論理とL論理との中間論理であると判定する請求項1または請求項2に記載のドーターボード。
  4. マザーボードが搭載されるとともにマザー側コネクタを有する装置の前記マザー側コネクタに接続され、実装されるドーターボードにおいて、
    前記マザー側コネクタに接続するドーター側コネクタと、
    前記マザー側コネクタの複数のピンの内、信号を出力しない前記ピンに接続されている前記ドーター側コネクタのピンに接続されたプルアップ抵抗部と、
    前記プルアップ抵抗部に接続され入力がH論理か、L論理か、または、H論理とL論理との中間論理であるかを判定する装置判定部と、
    前記装置判定部の判定にてH論理と判定されると動作する第1機能部と、
    前記装置判定部の判定にてL論理と判定されると動作する第2機能部と、
    前記装置判定部の判定にてH論理とL論理との中間論理と判定されると動作する第3機能部とを備えたドーターボード。
  5. マザーボードが搭載されるとともにマザー側コネクタを有する装置に、前記マザー側コネクタにドーター側コネクタに接続して機能するドーターボードを実装するドーターボード実装方法において、
    前記装置は、前記マザー側コネクタの複数のピンの内、信号を出力しない前記ピンには何も接続されていない第1装置、または、プルダウン部が接続されている第2装置のいずれかであり、
    前記ドーターボードは、前記マザー側コネクタの複数のピンの内、信号を出力しない前記ピンに接続されている前記ドーター側コネクタのピンに接続されたプルアップ抵抗部と、
    前記プルアップ抵抗部に接続され入力がH論理か否かを判定する装置判定部と、
    前記装置判定部の判定にてH論理と判定されると動作する第1機能部と、
    前記装置判定部の判定にてH論理以外と判定されると動作する第2機能部とを備え、
    前記ドーターボードの前記ドーター側コネクタを前記マザー側コネクタに接続して、前記装置判定部がH論理と判定すると接続された前記装置が前記第1装置であると判定して前記第1機能部を動作させ、または、
    前記装置判定部がH論理以外であると判定すると接続された前記装置が前記第2装置であると判定して前記第2機能部を動作させるドーターボード実装方法。
  6. 前記プルダウン部は、抵抗無プルダウン部か、またはプルダウン抵抗部かのいずれかが設置され、
    前記装置判定部のH論理以外の判定は、前記抵抗無プルダウン部の場合にはL論理であると判定し、または、
    前記プルダウン抵抗部の場合には、H論理とL論理との間の中間論理であると判定する請求項5に記載のドーターボード実装方法。
JP2014029035A 2014-02-19 2014-02-19 ドーターボードおよびドーターボード実装方法 Pending JP2015153332A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014029035A JP2015153332A (ja) 2014-02-19 2014-02-19 ドーターボードおよびドーターボード実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014029035A JP2015153332A (ja) 2014-02-19 2014-02-19 ドーターボードおよびドーターボード実装方法

Publications (1)

Publication Number Publication Date
JP2015153332A true JP2015153332A (ja) 2015-08-24

Family

ID=53895455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014029035A Pending JP2015153332A (ja) 2014-02-19 2014-02-19 ドーターボードおよびドーターボード実装方法

Country Status (1)

Country Link
JP (1) JP2015153332A (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04223580A (ja) * 1990-12-25 1992-08-13 Nec Ibaraki Ltd パッケージ誤挿入検出回路
JPH09214629A (ja) * 1996-01-31 1997-08-15 Toshiba Corp 情報処理装置
JPH11102242A (ja) * 1997-09-26 1999-04-13 Mitsubishi Electric Corp 通信用基板誤挿入検出回路、誤挿入検出回路を有する通信用基板対応の通信装置
JP2006113794A (ja) * 2004-10-14 2006-04-27 Saxa Inc 機器装置およびユニット
JP2008108094A (ja) * 2006-10-26 2008-05-08 Yaskawa Electric Corp オプション基板の識別回路、識別方法及びそれらを使ったインバータ装置
JP2011164826A (ja) * 2010-02-08 2011-08-25 Nec Corp ユニット収容装置、ユニット、システム、ユニット収容装置の製造方法及びユニット制御方法。
JP2012104105A (ja) * 2010-10-12 2012-05-31 Canon Inc 記録装置及びその動作設定方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04223580A (ja) * 1990-12-25 1992-08-13 Nec Ibaraki Ltd パッケージ誤挿入検出回路
JPH09214629A (ja) * 1996-01-31 1997-08-15 Toshiba Corp 情報処理装置
JPH11102242A (ja) * 1997-09-26 1999-04-13 Mitsubishi Electric Corp 通信用基板誤挿入検出回路、誤挿入検出回路を有する通信用基板対応の通信装置
JP2006113794A (ja) * 2004-10-14 2006-04-27 Saxa Inc 機器装置およびユニット
JP2008108094A (ja) * 2006-10-26 2008-05-08 Yaskawa Electric Corp オプション基板の識別回路、識別方法及びそれらを使ったインバータ装置
JP2011164826A (ja) * 2010-02-08 2011-08-25 Nec Corp ユニット収容装置、ユニット、システム、ユニット収容装置の製造方法及びユニット制御方法。
JP2012104105A (ja) * 2010-10-12 2012-05-31 Canon Inc 記録装置及びその動作設定方法

Similar Documents

Publication Publication Date Title
WO2014131699A3 (en) Method for determining active input elements of an input arrangement and input arrangement
EP2810173B1 (en) Flexible port configuration based on interface coupling
GB2537855A9 (en) Controlling transitions of devices between normal state and quiescent state
EP3278231B1 (en) An expansion module system
US9679854B2 (en) Reconfigurable repeater system
US20140334112A1 (en) Motherboard with connector compatible with different interface standards
JP2015153332A (ja) ドーターボードおよびドーターボード実装方法
WO2013053643A3 (de) Verfahren zum betreiben eines steuerungsnetzwerk und steuerungsnetzwerk
US9524259B2 (en) Method for operating an automation device to reduce dead time on account of a physical interruption in a ring or a failed unit
CN107731154B (zh) Led显示屏数据备份装置、方法及终端设备
CN105512067A (zh) 一种移动终端及其端口复用电路和方法
US20140201420A1 (en) Transmission interface system with detection function and method
US20170329300A1 (en) Input-output device
JP2017516449A5 (ja)
JP2014130582A (ja) マザーボード
JP2012160149A (ja) 二重化回路、半導体装置およびテスト方法
JP2010267119A (ja) 入力装置の更新方法
JP2020145356A (ja) 集積回路装置
CN105101612A (zh) 印刷电路板
JP5918568B2 (ja) 論理モジュール
US9655272B2 (en) Connecting circuit for server back panel
CN105305118B (zh) 一种有源相控阵天线波控系统
JP2020014321A (ja) 電力変換装置
US8884679B2 (en) Apparatus and method for high voltage switches
TW201719448A (zh) 輸入/輸出埠切換方法及其電子裝置及系統

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170509