JP2012099725A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2012099725A
JP2012099725A JP2010247651A JP2010247651A JP2012099725A JP 2012099725 A JP2012099725 A JP 2012099725A JP 2010247651 A JP2010247651 A JP 2010247651A JP 2010247651 A JP2010247651 A JP 2010247651A JP 2012099725 A JP2012099725 A JP 2012099725A
Authority
JP
Japan
Prior art keywords
wiring board
chip
bonding pad
semiconductor
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010247651A
Other languages
English (en)
Inventor
Reiko Fujiwara
玲子 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2010247651A priority Critical patent/JP2012099725A/ja
Publication of JP2012099725A publication Critical patent/JP2012099725A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】配線基板の一面を封止する封止体の配線基板の端縁部における剥離を防止し、信頼性を大幅に向上させると共に、更なる小型化を可能とした半導体装置を提供する。
【解決手段】配線基板２の一面には、複数のボンディングパッド６が端縁部に沿って並ぶボンディングパッド群６Ａ，６Ｂと、一面を被覆する絶縁膜１１とが設けられ、半導体チップ３の配線基板２と対向する面とは反対側の面には、複数のチップパッド１３が端縁部に沿って並ぶチップパッド群１３Ａ，１３Ｂが設けられ、ボンディングパッド６とチップパッド１３との間がボンディングワイヤー１４を介して電気的に接続され、絶縁膜１１には、ボンディングパッド群６Ａ，６Ｂを露出させる開口部１２が設けられ、この開口部１２は、配線基板２の端縁部に臨んで開口されると共に、配線基板２の端縁部に沿って並ぶボンディングパッド群６Ａ，６Ｂの間で連続して開口されている。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関する。
近年、半導体チップの集積度が年々向上し、それに伴って配線の微細化や多層化などが進んでいる。一方、半導体パッケージ（半導体装置）の高密度実装化のためには、パッケージサイズの小型化が必要となっている。例えば、ＢＧＡ(Ball Grid Array)やＣＳＰ(Chip Size Package)などの半導体パッケージは、パッケージ基板上に半導体チップを実装し、この半導体チップとパッケージ基板との間をワイヤーボンディング等で接続した構造を有している（例えば、特許文献１を参照。）。この場合、パッケージ基板の裏面全面に外部接続用のはんだボール等の外部接続端子を配置することができるため、多ピン化に対応可能なパッケージ形態となっている。
ここで、従来の半導体装置の一例として図１１及び図１２に示すＢＧＡ型の半導体パッケージ１００について説明する。なお、図１１は、この半導体パッケージ１００を示す平面図であり、図１２は、この半導体パッケージ１００を示す断面図である。
この半導体パッケージ１００は、図１１及び図１２に示すように、半導体チップ１０１が配線基板１０２上に実装されてなるものであり、この半導体チップ１０１の配線基板１０２と対向する面とは反対側の面（上面）には、複数のチップパッド群１０３Ａ，１０３Ｂが設けられている。また、これら複数のチップパッド群１０３Ａ，１０３Ｂは、半導体チップ１０１の端縁部に沿って並ぶ複数のチップパッド１０３によって構成されている。
一方、配線基板１０２の半導体チップ１０１が実装される面（上面）には、複数のボンディングパッド群１０４Ａ，１０４Ｂが設けられている。また、これら複数のボンディングパッド群１０４Ａ，１０４Ｂは、配線基板１０２の端縁部に沿って並ぶ複数のボンディングパッド１０４によって構成されている。
そして、これらチップパッド群１０３Ａ，１０３Ｂを構成するチップパッド１０３と、ボンディングパッド群１０４Ａ，１０４Ｂを構成するボンディングパッド１０４とは、それぞれボンディングワイヤー１０５を介して電気的に接続されている。
配線基板１０２の半導体チップ１０１が実装される面とは反対側の面（下面）には、外部接続端子となる複数のはんだボール１０６が設けられている。また、配線基板１０２の両面は、上記ボンディングパッド群１０４Ａ，１０４Ｂ及びはんだボール１０６が配置された部分を除いてソルダーレジスト（絶縁膜）１０７によって被覆されている。さらに、この半導体パッケージ１００では、半導体チップ１０１を保護するため、配線基板１０２の一面が半導体チップ１０１を覆う封止樹脂（封止体）１０８によって封止されている。
特開２００７−１９３９４号公報
ところで、近年では、携帯機器等の小型・薄型化により、半導体パッケージの更なる小型化の要求が高まっている。このため、上記半導体パッケージ１００では、図１２に示すように、半導体チップ１０１の端部と配線基板１０２の端部との間の距離Ｓ’を短くして、パッケージ全体を小型化することが検討されている。
一方、上記ソルダーレジスト１０７には、図１１に示すように、配線基板１０２の端縁部に沿って並ぶボンディングパッド群１０４Ａ，１０４Ｂをそれぞれ露出させる開口部１０９Ａ，１０９Ｂが設けられ、これら開口部１０９Ａ，１０９Ｂは、配線基板１０２の端縁部に臨んで開口されている。
しかしながら、上述した半導体チップ１０１の端部と配線基板１０２の端部との間の距離Ｓ’が０．４ｍｍ程度まで短くなると、配線基板１０２の開口部１０９Ａ，１０９Ｂから露出した面よりも、開口部１０９Ａ，１０９Ｂの間にあるソルダーレジスト１０７の被覆部分１０７ａの方が、封止樹脂１０８との特性差が大きいために、半導体パッケージ１００に熱が加わった際に、この封止樹脂１０８とソルダーレジスト１０７ａとの界面に熱応力が集中してしまい、ソルダーレジスト１０７の被覆部分１０７ａにおいて封止樹脂１０８が剥離し易くなるといった問題が発生してしまう。そして、このような封止樹脂１０８の剥離は、半導体パッケージ１００の信頼性を大幅に低下させることになる。
さらに、上述した半導体チップ１０１の端部と配線基板１０２の端部との間の距離Ｓ’が短くなるほど、ソルダーレジスト１０７の被覆部分１０７ａにかかる応力が大きくなる。このため、配線基板１０２の端縁部においては、開口部１０９Ａ，１０９Ｂの間にあるソルダーレジスト１０７の被覆部分１０７ａの方が、開口部１０９Ａ，１０９Ｂの両端にあるソルダーレジスト１０７の被覆部分１０７ｂに比べて、封止樹脂１０８の剥離が生じ易い。
本発明に係る半導体装置は、配線基板と、配線基板の一面に実装された半導体チップと、半導体チップを覆った状態で配線基板の一面を封止する封止体と、配線基板の他面に配置された外部接続端子とを備え、配線基板の一面には、半導体チップが実装される実装領域と、実装領域の外側に位置して複数のボンディングパッドが端縁部に沿って並ぶ２つ以上のボンディングパッド群と、一面を被覆する絶縁膜とが設けられ、半導体チップの配線基板と対向する面とは反対側の面には、ボンディングパッド群に対応して、複数のチップパッドが端縁部に沿って並ぶ２つ以上のチップパッド群が設けられ、ボンディングパッド群を構成するボンディングパッドとチップパッド群を構成するチップパッドとの間がボンディングワイヤーを介して電気的に接続され、絶縁膜には、ボンディングパッド群を露出させる開口部が設けられ、この開口部は、配線基板の端縁部に臨んで開口されると共に、配線基板の端縁部に沿って並ぶ２つ以上のボンディングパッド群の間で連続して開口されていることを特徴とする。
また、本発明に係る半導体装置の製造方法は、上記半導体装置を製造する際に、配線基板となる部分が複数並んで形成された母配線基板の一面に、半導体チップを配線基板となる部分毎に実装する工程と、半導体チップを覆うように母配線基板の一面を封止材によって封止する工程と、母配線基板を配線基板となる部分毎に切断することによって個々の半導体装置に分割する工程とを含み、母配線基板の一面を被覆する絶縁膜に、配線基板となる部分の境界線を挟んで隣接するボンディングパッド群を露出させる開口部を設け、母配線基板を境界線に沿って切断することによって、この開口部を分断し、配線基板の端縁部に臨んで開口されると共に、配線基板の端縁部に沿って並ぶ２つ以上のボンディングパッド群の間で連続して開口された開口部を形成することを特徴とする。
以上のように、本発明によれば、配線基板の一面を封止する封止体の配線基板の端縁部における剥離を防止し、信頼性を大幅に向上させると共に、更なる小型化を可能とした半導体装置及びその製造方法を提供することが可能である。
第１の実施形態として示す半導体パッケージの平面図である。 図１に示す半導体パッケージの断面図である。 図１に示す半導体パッケージを製造する際に用いられる母配線基板の平面図である。 図１に示す半導体パッケージの製造工程を順に説明するための断面図である。 図１に示す半導体パッケージの製造工程を順に説明するための断面図である。 図１に示す半導体パッケージの製造工程を順に説明するための断面図である。 図１に示す半導体パッケージの製造工程を順に説明するための断面図である。 図１に示す半導体パッケージの製造工程を順に説明するための断面図である。 第２の実施形態として示す半導体パッケージの平面図である。 図９に示す半導体パッケージを製造する際に用いられる母配線基板の平面図である。 従来の半導体パッケージを示す平面図である。 図１１に示す半導体パッケージの断面図である。
以下、本発明を適用した半導体装置及びその製造方法について、図面を参照して詳細に説明する。
なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに必ずしも限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
［第１の実施形態］
（半導体装置）
先ず、本発明を適用した半導体装置の一例として、図１及び図２に示すＢＧＡ型の半導体パッケージ１について説明する。なお、図１は、この半導体パッケージ１を示す平面図であり、図２は、この半導体パッケージ１を示す断面図である。
この半導体パッケージ１は、図１及び図２に示すように、配線基板２と、この配線基板２の一面（上面）に搭載された半導体チップ３と、この半導体チップ３を覆った状態で配線基板２の上面を封止する封止樹脂（封止体）４と、配線基板２の他面（下面）に配置された複数のはんだボール（外部接続端子）５とを備えることによって、ＢＧＡ(Ball Grid Array)と呼ばれるパッケージ構造を有している。
配線基板２は、平面視で矩形状を為すプリント配線板からなり、このプリント配線板は、例えばガラスエポキシ樹脂等からなる絶縁基材の面上にＣｕ等の導電材料からなる配線パターン等を形成し、その表面をソルダーレジスト（絶縁膜）で被覆したものからなる。
具体的に、この配線基板２の上面中央部には、半導体チップ体３が実装される実装領域２ａが設けられている。また、配線基板２の実装領域２ａの外側には、複数のボンディングパッド群６Ａ，６Ｂが設けられている。これら複数のボンディングパッド群６Ａ，６Ｂは、配線基板２の端縁部に沿って並ぶ複数のボンディングパッド６によって構成されている。さらに、各ボンディングパッド６は、配線基板２の上面において引き回された配線パターン７の一端に設けられている。
一方、配線基板２の他面（下面）には、複数の接続ランド８が格子状に並んで設けられている。そして、上記はんだボール５は、これら接続ランド８の上に配置されている。その他にも、配線基板２には、下面において引き回された配線パターン９や、上面側の配線パターン７と下面側の配線パターン９（接続ランド８を含む。）との間を電気的に接続するためのビア（貫通電極）１０などが設けられている。
また、配線基板２の表面は、ボンディングパッド６や接続ランド８の形成位置を除いて、例えば熱硬化性エポキシ樹脂等からなるソルダーレジスト（絶縁膜）１１によって被覆されている。このうち、上面のソルダーレジスト１１には、ボンディングパッド６を露出させる開口部１２が設けられている。この開口部１２は、配線基板２の端縁部に臨んで開口されると共に、配線基板２の端縁部に沿って並ぶボンディングパッド群６Ａ，６Ｂの間で連続して開口されている。
半導体チップ３は、平面視で矩形状を為すと共に、配線基板２よりも小さく、接着剤や接着フィルム（ＤＡＦ:Die Attached Film）などの接着層３ａを介して配線基板２の実装領域２ａに接着固定されている。半導体チップ３の配線基板２と対向する面とは反対側の面（上面）には、上記ボンディングパッド群６Ａ，６Ｂに対応して、複数のチップパッド群１３Ａ，１３Ｂが設けられている。また、これら複数のチップパッド群１３Ａ，１３Ｂは、半導体チップ３の端縁部に沿って並ぶ複数のチップパッド１３によって構成されている。
なお、図１には、配線基板２及び半導体チップ３の相対する端縁部において、それぞれ２つのボンディングパッド群６Ａ，６Ｂ及び２つのチップパッド群１３Ａ，１３Ｂが並んで配置された構成が図示されているものの、実際は配線基板２及び半導体チップ３の端縁部に並ぶ範囲で、ボンディングパッド群及びチップパッド群が一定の間隔を空けた状態で複数（２つ以上）並んで配置されている。
そして、これらチップパッド群１３Ａ，１３Ｂを構成するチップパッド１３と、ボンディングパッド群６Ａ，６Ｂを構成するボンディングパッド６とは、その並び方向において順に、ボンディングワイヤー１４を介して電気的に接続されている。
封止樹脂４は、半導体チップ３、並びにチップパッド１３とボンディングパッド６との間の結線部分を保護するためのものであり、配線基板２の上面を全面的に封止している。また、封止樹脂４は、平面視で配線基板２と一致した形状を為すことで、この封止樹脂４の端面が配線基板２の端面と連続した面を形成している。なお、封止樹脂４は、例えば、エポキシ樹脂などの熱硬化性樹脂に、ガラス繊維などからなるフィラーを充填したものからなる。
ここで、半導体パッケージ１では、上述したボンディングパッド群６Ａ，６Ｂを構成する各ボンディングパッド６の並び方向の間隔が、チップパッド群１３Ａ，１３Ｂを構成する各チップパッド１３の並び方向の間隔よりも大きくなっている。
このため、ボンディングパッド６とチップパッド１３とを等間隔に並べた場合には、その並び方向の両端に向かうほど、ボンディングパッド６とチップパッド１３との間を接続するボンディングワイヤー１４の角度が大きくなる。さらに、パッド数が増加するほど、ボンディングワイヤー１４の角度が設計ルールの制約条件を超えてしまう可能性が生じてしまう。
そこで、半導体パッケージ１では、複数のボンディングパッド６を複数のボンディングパッド群６Ａ，６Ｂにグループ化すると共に、複数のチップパッド１３を複数のチップバッド群１３Ａ，１３Ｂにグループ化することによって、各グループ内でボンディングパッド６とチップパッド１３との間をボンディングワイヤー１４で接続したときに、このボンディングワイヤー１４の角度が大きくなることを防止している。
したがって、この半導体パッケージ１では、ボンディングパッド群６Ａ，６Ｂの並び方向の間隔が、ボンディングパッド群６Ａ，６Ｂを構成する各ボンディングパッド６の並び方向の間隔よりも大きく、チップパッド群１３Ａ，１３Ｂの並び方向の間隔が、チップパッド群１３Ａ，１３Ｂを構成する各チップパッド１３の並び方向の間隔よりも大きくなっている。
そして、本発明を適用した半導体パッケージ１では、上述したボンディングパッド群６Ａ，６Ｂを露出させる開口部１２が、配線基板２の端縁部に臨んで開口されると共に、配線基板２の端縁部に沿って並ぶボンディングパッド群６Ａ，６Ｂの間で連続して開口されている。
これにより、本発明を適用した半導体パッケージ１では、上記従来の半導体パッケージ１００のような封止樹脂１０８とソルダーレジスト１０７との界面において熱応力が集中し易い開口部１０９Ａ，１０９Ｂの間にあるソルダーレジスト１１の被覆部分１０７ａを無くすことができるため、配線基板２の上面を封止する封止樹脂４の配線基板２の端縁部における剥離を防止し、耐湿性などの信頼性を大幅に向上させることが可能である。
また、本発明を適用した半導体パッケージ１では、配線基板２の端部と半導体チップ３の端部との間の距離Ｓを小さくする、例えば０．４ｍｍ以下とすることによって、更なる小型化を図ることが可能である。
（半導体装置の製造方法）
次に、本発明を適用した半導体装置の製造方法として、上記図１に示す半導体パッケージ１の製造工程について説明する。
上記半導体パッケージ１を製造する際は、先ず、図３及び図４に示すように、上記配線基板２となる部分が複数並んで形成された母配線基板２０を用意する。この母配線基板２０は、上記配線基板２となる部分がマトリックス状に複数並んで形成されると共に、最終的に上記配線基板２となる部分のダイシングライン（境界線）Ｌに沿って切断することで、上記配線基板２となる部分を個々の配線基板２として切り出すことが可能となっている。
また、母配線基板２０の一面を被覆するソルダーレジスト１１には、配線基板２となる部分のダイシングラインＬを挟んで隣接するボンディングパッド群６Ａ，６Ｂを露出させる開口部１２Ａが設けられている。
次に、図５に示すように、母配線基板２０の各配線基板２となる部分に半導体チップ３を実装する。具体的には、各配線基板２の実装領域２ａとなる部分に、接着剤や接着フィルム（ＤＡＦ:Die Attached Film）などの接着層３ａを介して半導体チップ３を接着固定する。
そして、母配線基板２０の各配線基板３となる部分毎に、上記ボンディングパッド群６Ａ，６Ｂを構成するボンディングパッド６と上記チップパッド群１３Ａ，１３Ｂを構成するチップパッド１３との間を、Ａｕ線やＣｕ線等からなるボンディングワイヤー１４により結線する。
次に、図６に示すように、各半導体チップ３、並びにチップパッド１３とボンディングパッド６との間の結線部分を保護するため、母配線基板２０の半導体チップ３が実装された面（一面）を封止樹脂（封止材）４Ａにより封止する。この封止工程では、例えばトランスファー方式やポッティング方式などのモールド成形法を用いることができる。
次に、図７に示すように、母配線基板２０の封止樹脂４Ａで封止された面とは反対側の面（他面）に、はんだボール５を配置する。このはんだボール５の配置は、図示を省略する吸着機構を用いて配線基板２となる部分毎に行う。
次に、図８に示すように、母配線基板２０の封止樹脂４Ａ側にダイシングテープ２１を貼着した後、図示を省略するダイシングブレードを用いて母配線基板２０をダイシングテープ２１とは反対側からダイシングラインＬに沿って切断する。これにより、個々の半導体パッケージ１に分割する。そして、これら半導体パッケージ１をダイシングテープ２１から引き剥がすことで、上記図１に示す半導体パッケージ１を得ることができる。
また、本発明を適用した半導体パッケージ１の製造方法では、母配線基板２０をダイシングラインＬに沿って切断することによって、このダイシングラインＬを挟んで隣接する配線基板２となる部分の間で、上記開口部１２Ａが分断される。これにより、分割された半導体パッケージ１には、配線基板２の端縁部に臨んで開口されると共に、配線基板２の端縁部に沿って並ぶボンディングパッド群１３Ａ，１３Ｂの間で連続して開口された開口部１２が形成されることになる。
以上のような工程を経ることによって、上記半導体パッケージ１を一括して製造することが可能である。また、本発明では、このようなＭＡＰ（Mold Array Process）と呼ばれる複数の半導体パッケージ１を一括して封止する生産方式を用いることにより、上記半導体パッケージ１を効率良く製造することができるため、その製造コストの低減を図ることが可能である。
また、本発明では、配線基板２の端部と半導体チップ３の端部との間の距離Ｓを小さくする、例えば０．４ｍｍ以下とすることによって、１つの母配線基板２０から切り出される配線基板２の取り数を増やすことができるため、半導体パッケージ１の更なる小型化を図ると共に、この半導体パッケージ１の製造コストを低減することが可能である。
［第２の実施形態］
（半導体パッケージ）
次に、本発明を適用した半導体パッケージ１の他例として、図９に示すＢＧＡ型の半導体パッケージ１Ａについて説明する。なお、図９は、この半導体パッケージ１Ａを示す平面図である。
なお、以下の説明では、上記半導体パッケージ１と同等の部位については、説明を省略すると共に、図面において同じ符号を付すものとする。
この半導体パッケージ１Ａは、図９に示すように、配線基板２の上面のソルダーレジスト１１に、配線基板２の端縁部に沿った領域を露出させる露出部１５が設けられ、この露出部１５が上記開口部１２に連続して配線基板２の周囲を囲むように設けられている以外は、上記半導体パッケージ１と同様の構造を有している。
この場合、上記開口部１２に連続して、配線基板２の端縁部に沿った領域を露出させる露出部１５が配線基板２の周囲を囲むように設けられていることから、上記従来の半導体パッケージ１００のような封止樹脂１０８とソルダーレジスト１０７との界面において熱応力が集中し易い開口部１０９Ａ，１０９Ｂの間にあるソルダーレジスト１１の被覆部分１０７ａや、開口部１０９Ａ，１０９Ｂの両端にあるソルダーレジスト１０７の被覆部分１０７ｂを無くすことができる。これにより、配線基板２の上面を封止する封止体４の配線基板２の端縁部における剥離を更に防止でき、耐湿性などの信頼性を更に向上させることが可能である。
（半導体装置の製造方法）
次に、本発明を適用した半導体装置の製造方法として、上記図９に示す半導体パッケージ１Ａの製造工程について説明する。
上記半導体パッケージ１Ａを製造する際は、先ず、図１０に示すように、上記配線基板２となる部分が複数並んで形成された母配線基板２０Ａを用意する。この母配線基板２０Ａは、上記配線基板２となる部分がマトリックス状に複数並んで形成されると共に、最終的に上記配線基板２となる部分のダイシングライン（境界線）Ｌに沿って切断することで、上記配線基板２となる部分を個々の配線基板２として切り出すことが可能となっている。
また、母配線基板２０Ａの一面を被覆するソルダーレジスト１１には、配線基板２となる部分のダイシングラインＬを露出させる開口部１２Ｂが設けられている。また、この開口部１２Ｂからは、ダイシングラインＬを挟んで隣接するボンディングパッド群６Ａ，６Ｂが露出している。
次に、上記図５に示す場合と同様に、母配線基板２０Ａの各配線基板２となる部分に半導体チップ３を実装する。具体的には、各配線基板２の実装領域２ａとなる部分に、接着剤や接着フィルム（ＤＡＦ:Die Attached Film）などの接着層（図示せず。）を介して半導体チップ３を接着固定する。
そして、母配線基板２０Ａの各配線基板２となる部分毎に、上記ボンディングパッド群６Ａ，６Ｂを構成するボンディングパッド６と上記チップパッド群１３Ａ，１３Ｂを構成するチップパッド１３との間を、Ａｕ線やＣｕ線等からなるボンディングワイヤー１４により結線する。
次に、上記図６に示す場合と同様に、各半導体チップ３、並びにチップパッド１３とボンディングパッド６との間の結線部分を保護するため、母配線基板２０Ａの半導体チップ３が実装された面（一面）を封止樹脂（封止材）４Ａにより封止する。この封止工程では、例えばトランスファー方式やポッティング方式などのモールド成形法を用いることができる。
次に、上記図７に示す場合と同様に、母配線基板２０Ａの封止樹脂４Ａで封止された面とは反対側の面（他面）に、はんだボール５を配置する。このはんだボール５の配置は、図示を省略する吸着機構を用いて配線基板２となる部分毎に行う。
次に、上記図８に示す場合と同様に、母配線基板２０Ａの封止樹脂４Ａ側にダイシングテープ２１を貼着した後、図示を省略するダイシングブレードを用いて母配線基板２０Ａをダイシングテープ２１とは反対側からダイシングラインＬに沿って切断する。これにより、個々の半導体パッケージ１Ａに分割する。そして、これら半導体パッケージ１Ａをダイシングテープ２１から引き剥がすことで、上記図９に示す半導体パッケージ１Ａを得ることができる。
また、本発明を適用した半導体パッケージ１Ａの製造方法では、母配線基板２０ＡをダイシングラインＬに沿って切断することによって、このダイシングラインＬを挟んで隣接する配線基板２となる部分の間で、上記開口部１２Ｂが分断される。これにより、分割された半導体パッケージ１Ａには、配線基板２の端縁部に沿った領域を露出させると共に、上記開口部１２に連続して配線基板２の周囲を囲む露出部１５が形成されることになる。
以上のような工程を経ることによって、上記半導体パッケージ１Ａを一括して製造することが可能である。また、本発明では、このようなＭＡＰ（Mold Array Process）と呼ばれる複数の半導体パッケージ１を一括して封止する生産方式を用いることにより、上記半導体パッケージ１を効率良く製造することができるため、その製造コストの低減を図ることが可能である。
また、本発明では、配線基板２の端部と半導体チップ３の端部との間の距離Ｓを小さくする、例えば０．４ｍｍ以下とすることによって、１つの母配線基板２０Ａから切り出される配線基板２の取り数を増やすことができるため、半導体パッケージ１の更なる小型化を図ると共に、この半導体パッケージ１の製造コストを削減することが可能である。
なお、本発明は、上記第１及び第２の実施形態のものに必ずしも限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記半導体パッケージ１，１Ａでは、配線基板２上に１つの半導体チップ３を実装した構成となっているが、上記半導体チップ３の代わりに、複数の半導体チップを積層したチップ積層体を配線基板２上に実装した構成とすることも可能である。
また、上記半導体パッケージ１，１Ａでは、配線基板２上に半導体チップ３をフェイスアップで搭載した構成となっているが、配線基板２の端部と半導体チップ３の端部との距離Ｓが短い場合には、配線基板２上に半導体チップ３をフリップチップ実装で搭載した構成の半導体パッケージに本発明を適用してもよい。
１，１Ａ…半導体パッケージ（半導体装置） ２…配線基板 ３…半導体チップ ４…封止樹脂（封止体） ４Ａ…封止樹脂（封止材） ５…はんだボール（外部接続端子） ６Ａ，６Ｂ…ボンディングパッド群 ６…ボンディングパッド ７…配線パターン ８…接続ランド ９…配線パターン １０…ビア（貫通電極） １１…ソルダーレジスト（絶縁膜） １２…開口部 １２Ａ，１２Ｂ…開口部 １３Ａ，１３Ｂ…チップパッド群 １３…チップパッド １４…ボンディングワイヤー １５…露出部 ２０，２０Ａ…母配線基板 ２１…ダイシングテープ Ｌ…ダイシングライン（境界線）

Claims (8)

  1. 配線基板と、
    前記配線基板の一面に実装された半導体チップと、
    前記半導体チップを覆った状態で前記配線基板の一面を封止する封止体と、
    前記配線基板の他面に配置された外部接続端子とを備え、
    前記配線基板の一面には、前記半導体チップが実装される実装領域と、前記実装領域の外側に位置して複数のボンディングパッドが端縁部に沿って並ぶ２つ以上のボンディングパッド群と、前記一面を被覆する絶縁膜とが設けられ、
    前記半導体チップの前記配線基板と対向する面とは反対側の面には、前記ボンディングパッド群に対応して、複数のチップパッドが端縁部に沿って並ぶ２つ以上のチップパッド群が設けられ、
    前記ボンディングパッド群を構成するボンディングパッドと前記チップパッド群を構成するチップパッドとの間がボンディングワイヤーを介して電気的に接続され、
    前記絶縁膜には、前記ボンディングパッド群を露出させる開口部が設けられ、この開口部は、前記配線基板の端縁部に臨んで開口されると共に、前記配線基板の端縁部に沿って並ぶ２つ以上のボンディングパッド群の間で連続して開口されていることを特徴とする半導体装置。
  2. 前記絶縁膜には、前記配線基板の端縁部に沿った領域を露出させる露出部が設けられ、この露出部は、前記開口部に連続して前記配線基板の周囲を囲むように設けられていることを特徴とする請求項１に記載の半導体装置。
  3. 前記配線基板の端部と前記半導体チップの端部との間の距離が０．４ｍｍ以下であることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記ボンディングパッド群の並び方向の間隔が、前記ボンディングパッド群を構成する各ボンディングパッドの並び方向の間隔よりも大きく、
    前記チップパッド群の並び方向の間隔が、前記チップパッド群を構成する各チップパッドの並び方向の間隔よりも大きく、
    前記ボンディングパッド群を構成する各ボンディングパッドの並び方向の間隔が、前記チップパッド群を構成する各チップパッドの並び方向の間隔よりも大きいことを特徴とする請求項１〜３の何れか一項に記載の半導体装置。
  5. 前記ボンディングパッド群は、前記配線基板の相対向する端縁部に、それぞれ並んで設けられ、
    前記チップパッド群は、前記半導体チップの相対向する端縁部に、それぞれ並んで設けられていることを特徴とする請求項１〜４の何れか一項に記載の半導体装置。
  6. 前記封止体は、その端面が前記配線基板の端面と連続した面を形成していることを特徴とする請求項１〜５の何れか一項に記載の半導体装置。
  7. 請求項１〜６の何れか一項に記載の半導体装置を製造する際に、
    前記配線基板となる部分が複数並んで形成された母配線基板の一面に、前記半導体チップを前記配線基板となる部分毎に実装する工程と、
    前記半導体チップを覆うように前記母配線基板の一面を封止材によって封止する工程と、
    前記母配線基板を前記配線基板となる部分毎に切断することによって個々の半導体装置に分割する工程とを含み、
    前記母配線基板の一面を被覆する絶縁膜に、前記配線基板となる部分の境界線を挟んで隣接するボンディングパッド群を露出させる開口部を設け、前記母配線基板を境界線に沿って切断することによって、この開口部を分断し、前記配線基板の端縁部に臨んで開口されると共に、前記配線基板の端縁部に沿って並ぶ２つ以上のボンディングパッド群の間で連続して開口された開口部を形成することを特徴とする半導体装置の製造方法。
  8. 前記母配線基板の一面を被覆する絶縁膜に、前記配線基板となる部分の境界線を露出させる開口部を設け、前記母配線基板を境界線に沿って切断することによって、この開口部を分断し、前記配線基板の端縁部に沿った領域を露出させると共に、前記開口部に連続して前記配線基板の周囲を囲む露出部を形成することを特徴とする請求項７に記載の半導体装置。
JP2010247651A 2010-11-04 2010-11-04 半導体装置及びその製造方法 Pending JP2012099725A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010247651A JP2012099725A (ja) 2010-11-04 2010-11-04 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010247651A JP2012099725A (ja) 2010-11-04 2010-11-04 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2012099725A true JP2012099725A (ja) 2012-05-24

Family

ID=46391281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010247651A Pending JP2012099725A (ja) 2010-11-04 2010-11-04 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2012099725A (ja)

Similar Documents

Publication Publication Date Title
US8710647B2 (en) Semiconductor device having a first conductive member connecting a chip to a wiring board pad and a second conductive member connecting the wiring board pad to a land on an insulator covering the chip and the wiring board
KR100441532B1 (ko) 반도체장치
TWI567897B (zh) 薄型扇出式多晶片堆疊封裝構造與製造方法
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
JP2015176906A (ja) 半導体装置および半導体装置の製造方法
JP2012104790A (ja) 半導体装置
JP2001015679A (ja) 半導体装置及びその製造方法
JP2008277570A (ja) 半導体装置及びその製造方法
JP2011155203A (ja) 半導体装置
JP5557439B2 (ja) 半導体装置及びその製造方法
JP5501562B2 (ja) 半導体装置
US8098496B2 (en) Wiring board for semiconductor device
US11804464B2 (en) Semiconductor device and manufacturing method thereof
JP2014167973A (ja) 半導体装置およびその製造方法
JP5547703B2 (ja) 半導体装置の製造方法
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
US20050098869A1 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
JP4497304B2 (ja) 半導体装置及びその製造方法
JP4737995B2 (ja) 半導体装置
JP2011061055A (ja) 半導体装置の製造方法
JP5666211B2 (ja) 配線基板及び半導体装置の製造方法
JP4917979B2 (ja) 半導体装置及びその製造方法
JP2012099725A (ja) 半導体装置及びその製造方法
JP2005150771A (ja) 配線基板、半導体装置およびパッケージスタック半導体装置
JP4652428B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130905