JP2012079401A5 - 半導体装置及びその検査方法 - Google Patents

Claims (4)

1. 容量素子と、
   トランジスタと、を有し、
   前記トランジスタのソースまたはドレインの一方が前記容量素子と電気的に接続されたメモリセルを複数有する半導体装置において、
   前記容量素子に電荷を蓄積する第１過程と、
   前記トランジスタのゲートの電位を保持電位と前記トランジスタのしきい値との間にある所定の電位に保った状態で所定の時間、保持する第２過程と、
   前記容量素子に蓄積された電荷量を測定する第３過程と、を有することを特徴とする半導体装置の検査方法。
2. 請求項１において、
   前記第３過程により、前記電荷量が基準に満たない場合に不適合とすることを特徴とする半導体装置の検査方法。
3. 容量素子と、
   トランジスタと、を有し、
   前記トランジスタのソースまたはドレインの一方が前記容量素子と電気的に接続されたメモリセルを複数有する半導体装置であって、
   前記トランジスタのゲートの電位を保持電位と前記トランジスタのしきい値の間にある電位にするために、外部より前記電位を供給するためのパッドを有することを特徴とする半導体装置。
4. 請求項３において、
   前記メモリセルは、第２トランジスタを有し、
   前記トランジスタのソースもしくはドレインの一方が前記第２トランジスタのゲートと電気的に接続されていることを特徴とする半導体装置。