JP2012074466A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2012074466A
JP2012074466A JP2010217026A JP2010217026A JP2012074466A JP 2012074466 A JP2012074466 A JP 2012074466A JP 2010217026 A JP2010217026 A JP 2010217026A JP 2010217026 A JP2010217026 A JP 2010217026A JP 2012074466 A JP2012074466 A JP 2012074466A
Authority
JP
Japan
Prior art keywords
insulating film
film
region
electrode
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010217026A
Other languages
English (en)
Other versions
JP5617487B2 (ja
Inventor
Tatsuya Sugimachi
達也 杉町
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2010217026A priority Critical patent/JP5617487B2/ja
Priority to US13/170,711 priority patent/US8865536B2/en
Publication of JP2012074466A publication Critical patent/JP2012074466A/ja
Application granted granted Critical
Publication of JP5617487B2 publication Critical patent/JP5617487B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】半導体装置の製造工程を増加させることなく絶縁破壊耐性に優れた信頼性に懸念のない、小さな占有面積で所期の容量を確保する容量密度の高いパスコンを備えた半導体装置を実現する。
【解決手段】パスコンについて、第１の容量絶縁膜が、記憶素子のトンネル絶縁膜と共に第１の絶縁膜２３で形成され、下部電極である第１の電極２６が、記憶素子の浮遊ゲート電極２５と共にドープト・アモルファスシリコン膜２４（結晶化されたもの）で形成され、第２の容量絶縁膜が、周辺回路の５Ｖのトランジスタのゲート絶縁膜と共に第２の絶縁膜３３で形成され、上部電極である第２の電極３７が、記憶素子の制御ゲート電極３６及び周辺回路のトランジスタのゲート電極４１と共に多結晶シリコン膜３４で形成される。
【選択図】図２９

Description

本発明は、不揮発性の記憶素子とトランジスタとが混載されてなる半導体装置及びその製造方法に関する。
ＬＳＩに代表される半導体装置では、ノイズ対策等として、バイパスコンデンサ（パスコン）を設けることが多い。パスコンは、半導体装置が動作する際に直流電源電圧が変動することを避けるため、電源ライン（Ｖccライン）と接地（ＧＮＤ）との間に挿入するコンデンサである。パスコンを設けることにより、電源ラインの接地に対する交流的なインピーダンスを低下させたり、ノイズ成分が後続の電子回路へ伝わらないようにフィルタリングすることができる。
特開平５−２１８０８号公報 特開２０００−１５０７８９号公報 特開２００２−１６２３０号公報
近時における半導体装置の更なる小型化の要請に伴い、パスコンにも小型化、即ち占有面積の縮小化が要求されている。パスコンにおいて、小さな占有面積で所期の容量を確保するには、容量密度を高くする必要がある。
半導体装置にパスコンを設ける場合、製造工程数を削減すべく、半導体装置の機能素子等の製造工程を利用して、当該機能素子の構成部材を用いてパスコンを同一工程で形成することが好適である。例えば、電源を断っても記憶情報が失われない、フラッシュメモリ等の不揮発性の半導体メモリでは、容量絶縁膜を上下のゲートで挟持する積層型の記憶素子を利用して、容量絶縁膜を上下の電極で挟持する積層型のパスコンを形成することが考えられる。しかしながら、記憶素子の容量絶縁膜はその性質上、チャージが捕獲され易いものであり、パスコンの容量絶縁膜としては絶縁破壊耐性が劣り、信頼性に懸念があるため、不適である。
本発明は、上記の課題に鑑みてなされたものであり、半導体装置の製造工程を増加させることなく絶縁破壊耐性に優れた信頼性に懸念のない、小さな占有面積で所期の容量を確保する容量密度の高いパスコンを備えた半導体装置及びその製造方法を提供することを目的とする。
半導体装置の一態様は、半導体基板の上方で第１の絶縁膜を介して島状に形成された第１のゲートと、前記第１のゲートの上方で第２の絶縁膜を介して形成された第２のゲートとを備えた記憶素子と、前記半導体基板の上方で第３の絶縁膜を介して形成された第３のゲートを備えたトランジスタと、前記半導体基板の上方で第４の絶縁膜を介して形成された第１の電極と、前記第１の電極の上方で第５の絶縁膜を介して形成された第２の電極とを備えた容量素子とを含み、前記容量素子は、前記第４の絶縁膜が前記記憶素子の前記第１の絶縁膜と、前記第１の電極が前記記憶素子の前記第１のゲートと、前記第５の絶縁膜が前記トランジスタの前記第３の絶縁膜と、前記第２の電極が前記記憶素子の前記第２のゲートと、それぞれ同一の膜から形成されている。
半導体装置の製造方法の一態様は、半導体基板の第１の領域に、第１の絶縁膜を介して島状に形成された第１のゲートと、前記第１のゲートの上方で第２の絶縁膜を介して形成された第２のゲートとを備えた記憶素子と、前記半導体基板の第２の領域に、第３の絶縁膜を介して形成された第３のゲートを備えたトランジスタと、前記半導体基板の第３の領域に、第４の絶縁膜を介して形成された第１の電極と、前記第１の電極の上方で第５の絶縁膜を介して形成された第２の電極とを備えた容量素子とをそれぞれ備えた半導体装置の製造方法であって、第１の膜を成膜し、前記第１の領域に前記第１の膜からなる前記第１の絶縁膜を、前記第３の領域に前記第１の膜からなる前記第４の絶縁膜を形成する工程と、第２の膜を成膜し、前記第１の領域に前記第２の膜からなる前記第１のゲートを、前記第３の領域に前記第２の膜からなる前記第１の電極を形成する工程と、第３の膜を成膜し、前記第１の領域に前記第３の膜からなる前記第２の絶縁膜を形成する工程と、第４の膜を成膜し、前記第２の領域では前記第４の膜からなる前記第３の絶縁膜を、前記第３の領域の前記第１の電極上では前記第４の膜からなる前記第５の絶縁膜を形成する工程と、第５の膜を成膜し、前記第１の領域に前記第５の膜からなる前記第２のゲートを、前記第２の領域に前記第５の膜からなる前記第３のゲートを、前記第３の領域に前記第５の膜からなる前記第２の電極を形成する工程とを含む。
上記した諸態様によれば、半導体装置の製造工程を増加させることなく絶縁破壊耐性に優れた信頼性に懸念のない、小さな占有面積で所期の容量を確保する容量密度の高いパスコンを備えた半導体装置が実現する。
第１の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図１に引き続き、第１の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図２に引き続き、第１の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図３に引き続き、第１の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図４に引き続き、第１の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図５に引き続き、第１の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図６に引き続き、第１の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図７に引き続き、第１の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図８に引き続き、第１の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図９に引き続き、第１の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図１０に引き続き、第１の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図１１に引き続き、第１の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図１２に引き続き、第１の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図１３に引き続き、第１の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図１４に引き続き、第１の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図１５に引き続き、第１の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図１６に引き続き、第１の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図１７に引き続き、第１の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図１８に引き続き、第１の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図１９に引き続き、第１の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図２０に引き続き、第１の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図２１に引き続き、第１の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図２２に引き続き、第１の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図２３に引き続き、第１の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図２４に引き続き、第１の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図２５に引き続き、第１の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図２６に引き続き、第１の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図２７に引き続き、第１の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図２８に引き続き、第１の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 第２の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図３０に引き続き、第２の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図３１に引き続き、第２の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図３２に引き続き、第２の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図３３に引き続き、第２の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図３４に引き続き、第２の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図３５に引き続き、第２の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図３６に引き続き、第２の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図３７に引き続き、第２の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図３８に引き続き、第２の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図３９に引き続き、第２の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図４０に引き続き、第２の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図４１に引き続き、第２の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 第３の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図４３に引き続き、第３の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図４４に引き続き、第３の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図４５に引き続き、第３の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。 図４６に引き続き、第３の実施形態による不揮発性の半導体メモリの製造方法を示す概略断面図である。
以下、半導体装置及びその製造方法の諸実施形態について、図面を参照しながら詳細に説明する。半導体装置としては、周辺回路を備えた不揮発性の半導体メモリを例示し、その構成を製造方法と共に述べる。
（第１の実施形態）
図１〜図２９は、第１の実施形態による不揮発性の半導体メモリの製造方法を工程順に示す概略断面図である。各図において、（ａ）が記憶素子の形成領域、（ｂ）がパスコンの形成領域、（ｃ）が周辺回路領域をそれぞれ示す。記憶素子の形成領域については、図１（ａ）〜図１７（ａ）及び図２１（ａ）〜図２７（ａ）では制御ゲート電極の長手方向に沿った断面を、図１８（ａ）〜図２０（ａ）、図２８（ａ）及び図２９（ａ）では制御ゲート電極の短手方向に沿った断面を、それぞれ示す。
本実施形態では、周辺回路領域に、ゲート電圧（電源電圧：Ｖcc）が１．８ＶのＮ型及びＰ型トランジスタと、ゲート電圧が５．０ＶのＮ型及びＰ型トランジスタとを形成する場合を例示する。図示の便宜上、各図では、１．８ＶのＮ型トランジスタ及び５．０ＶのＮ型トランジスタのみを示し、周辺回路領域の活性領域に「１．８Ｖ Ｎｃｈ」、「５．０Ｖ Ｎｃｈ」を付記する。
本実施形態では、素子分離法としてＳＴＩ（Shallow Trench Isolation）法を用いる。先ず、図１に示すように、半導体基板１０上の各形成領域に素子分離構造を形成するための素子分離溝１３を形成する。
詳細には、例えばＰ型（Ｐ-）のシリコン半導体基板１０の全面を熱酸化し、シリコン酸化膜１１を形成した後、ＣＶＤ法等により全面にシリコン窒化膜１２を膜厚１４８ｎｍ程度に形成する。リソグラフィー及びドライエッチングにより、シリコン窒化膜１２、シリコン酸化膜１１、及び半導体基板１０を加工する。これにより、記憶素子の形成領域、パスコンの形成領域、及び周辺回路領域の各々において、半導体基板１０の素子分離領域に深さ３５０ｎｍ程度の素子分離溝１３が形成される。
続いて、図２に示すように、絶縁膜１４を堆積する。
詳細には、素子分離溝１３内を埋め込むように、シリコン窒化膜１２上に絶縁膜１４を形成する。絶縁膜１４としては、例えば高密度プラズマ（High Density Plasma：ＨＤＰ）ＣＶＤ法によりシリコン酸化膜を堆積する。
続いて、図３に示すように、素子分離構造１５を形成する。
詳細には、シリコン窒化膜１２を研磨ストッパーとして、化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ）法により、絶縁膜１４を研磨して表面を平坦化する。これにより、素子分離溝１３内を絶縁膜１４の絶縁物で充填してなる素子分離構造１５が形成される。素子分離構造１５により、記憶素子の形成領域、パスコンの形成領域、及び周辺回路領域の各々において、半導体基板１０上で活性領域が画定される。
続いて、図４に示すように、犠牲酸化膜１６を形成する。
詳細には、シリコン窒化膜１２をウェットエッチングにより除去した後、半導体基板１０の各活性領域を熱酸化する。これにより、半導体基板１０の各活性領域上に犠牲酸化膜１６が膜厚１０ｎｍ程度に形成される。
続いて、図５に示すように、トリプルウェル１８を形成する。
詳細には、半導体基板１０の全面にレジストを塗付した後、リソグラフィーによりレジストを加工する。これにより、記憶素子の形成領域、パスコンの形成領域、周辺回路領域の５ＶのＮ型トランジスタの各活性領域を露出させる開口を有するレジストマスク１７が形成される。
レジストマスク１７を用いて、露出する各活性領域にＰ型不純物、例えばホウ素（Ｂ+）をドーズ量２．０×１０13／ｃｍ2、加速エネルギー４２０ｋｅＶの条件でイオン注入する。これにより、レジストマスク１７から露出する各活性領域にＰ型ウェル１８ａが形成される。
レジストマスク１７を用いて、露出する各活性領域にＮ型不純物、例えばリン（Ｐ+）をドーズ量２．０×１０13／ｃｍ2、加速エネルギー２ＭｅＶの条件でイオン注入する。これにより、Ｐ型ウェル１８ａの下方位置にＮ型ウェル１８ｂが形成される。以上により、Ｐ型の半導体基板１０の表層に、Ｐ型ウェル１８ａ及びＮ型ウェル１８ｂを有するトリプルウェル１８が形成される。
続いて、図６に示すように、Ｎ型ウェル２０を形成する。
詳細には、先ず、灰化処理又はウェット処理により、レジストマスク１７を除去する。
半導体基板１０の全面にレジストを塗付した後、リソグラフィーによりレジストを加工する。これにより、素子分離構造１５の下部でトリプルウェル１８の周縁部位、及び周辺回路領域の５ＶのＰ型トランジスタの活性領域を露出させる開口を有するレジストマスク１９が形成される。
レジストマスク１９を用いて、露出する各活性領域にＮ型不純物、例えばリン（Ｐ+）をドーズ量４．２×１０12／ｃｍ2、加速エネルギー６００ｋｅＶの条件でイオン注入する。これにより、素子分離構造１５の下部でトリプルウェル１８の周縁部位に、Ｎ型ウェル２０が形成される。同時に、周辺回路領域の５ＶのＰ型トランジスタの各活性領域にも、Ｎ型ウェルが形成される。
続いて、図７に示すように、記憶素子の形成領域及びパスコンの形成領域の各活性領域にチャネルインプラントを行う。
詳細には、先ず、灰化処理又はウェット処理により、レジストマスク１９を除去する。
半導体基板１０の全面にレジストを塗付した後、リソグラフィーによりレジストを加工する。これにより、記憶素子の形成領域及びパスコンの形成領域を露出させる開口を有するレジストマスク２１が形成される。レジストマスク２１は、パスコンの形成領域におけるＮ型ウェル２０の上方に相当する素子分離構造１５上にも形成される。
レジストマスク２１を用いて、露出する各活性領域にチャネルインプラントを行う。ここでは、Ｐ型不純物、例えばホウ素（Ｂ+）をドーズ量５．０×１０13／ｃｍ2、加速エネルギー４０ｋｅＶの条件でイオン注入する。
続いて、図８に示すように、周辺回路領域の５ＶのＮ型トランジスタの活性領域にチャネルインプラントを行う。
詳細には、先ず、灰化処理又はウェット処理により、レジストマスク２１を除去する。
半導体基板１０の全面にレジストを塗付した後、リソグラフィーによりレジストを加工する。これにより、周辺回路領域の５ＶのＮ型トランジスタの活性領域を露出させる開口を有するレジストマスク２２が形成される。
レジストマスク２２を用いて、露出する活性領域にチャネルインプラントを行う。ここでは、Ｐ型不純物、例えばホウ素（Ｂ+）をドーズ量６．６×１０12／ｃｍ2、加速エネルギー１５ｋｅＶの条件でイオン注入する。
続いて、図９に示すように、第１の絶縁膜２３及びドープト・アモルファスシリコン膜２４を形成する。
詳細には、先ず、灰化処理又はウェット処理により、レジストマスク２２を除去する。
犠牲酸化膜１６をウェットエッチングにより除去した後、記憶素子の形成領域、パスコンの形成領域、周辺回路領域の各活性領域を熱酸化する。これにより、各活性領域に第１の絶縁膜２３が膜厚１０．８ｎｍ程度に形成される。
ＣＶＤ法等により、第１の絶縁膜２３上を含む半導体基板１０の全面に、Ｎ型不純物、例えばリン（Ｐ+）を１０19／ｃｍ3のオーダーの濃度となるようにドープしたアモルファスシリコンを堆積する。これにより、第１の絶縁膜２３上にドープト・アモルファスシリコン膜２４が形成される。ドープト・アモルファスシリコン膜２４は、第２の容量絶縁膜である第２の絶縁膜を形成した後における、いくつかの熱処理工程（記載を省略したものもある）のいずれかにより、結晶化される。
続いて、図１０に示すように、ドープト・アモルファスシリコン膜２４を加工して、記憶素子の浮遊ゲート電極２５と、パスコンの第１の電極２６とを形成する。
詳細には、リソグラフィー及びドライエッチングによりドープト・アモルファスシリコン膜２４を加工する。即ち、周辺回路領域からドープト・アモルファスシリコン膜２４を除去すると共に、記憶素子の形成領域及びパスコンの形成領域のみにアモルファスシリコン膜２４を所定の島状に残す。これにより、記憶素子の形成領域には、半導体基板１０上でトンネル絶縁膜となる第１の絶縁膜２３を介した浮遊ゲート電極２５が形成される。パスコンの形成領域には、半導体基板１０上でパスコンの第１の容量絶縁膜となる第１の絶縁膜２３を介したパスコンの第１の電極２６が形成される。
本実施形態では、第１の絶縁膜２３は、記憶素子のトンネル絶縁膜となると共に、パスコンの第１の容量絶縁膜となる。また、ドープト・アモルファスシリコン膜２４は、記憶素子の浮遊ゲート電極２５となると共に、パスコンの第１の電極（下部電極）２６となる。
続いて、図１１に示すように、ＯＮＯ膜２７を形成する。
詳細には、ＣＶＤ法等により、半導体基板１０の全面にシリコン酸化膜２７ａ及びシリコン窒化膜２７ｂを、膜厚６ｎｍ程度及び８．５ｎｍ程度に順次堆積する。そして、シリコン窒化膜２７ｂの表層を熱酸化してシリコン酸化膜２７ｃを形成する。以上により、シリコン酸化膜２７ａ、シリコン窒化膜２７ｂ、及びシリコン酸化膜２７ｃが積層されてなるＯＮＯ膜２７が形成される。
続いて、図１２に示すように、周辺回路領域の１．８ＶのＮ型トランジスタの活性領域にＰ型ウェル２９を形成し、チャネルインプラントを行う。
詳細には、先ず、半導体基板１０の全面にレジストを塗付した後、リソグラフィーによりレジストを加工する。これにより、周辺回路領域の１．８ＶのＮ型トランジスタの活性領域を露出させる開口を有するレジストマスク２８が形成される。
レジストマスク２８を用いて、露出する活性領域にＰ型不純物、例えばホウ素（Ｂ+）をドーズ量３．０×１０13／ｃｍ2、加速エネルギー２３０ｋｅＶの条件でイオン注入する。これにより、レジストマスク２８から露出する活性領域にＰ型ウェル２９が形成される。
レジストマスク２８を用いて、露出する活性領域にチャネルインプラントを行う。ここでは、Ｐ型不純物、例えばホウ素（Ｂ+）をドーズ量１．３×１０13／ｃｍ2、加速エネルギー３２ｋｅＶの条件でイオン注入する。
灰化処理又はウェット処理により、レジストマスク２８を除去する。
続いて、同様に、周辺回路領域の１．８ＶのＰ型トランジスタの活性領域にＮ型ウェルを形成し、チャネルインプラントを行う。
続いて、図１３に示すように、記憶素子の形成領域のみにＯＮＯ膜２７を残す。
詳細には、ＯＮＯ膜２７にリソグラフィーとドライエッチング及びウェットエッチングとを施し、パスコンの形成領域及び周辺回路領域のＯＮＯ膜２７を除去し、記憶素子の形成領域のみにＯＮＯ膜２７を選択的に残す。
続いて、図１４に示すように、シリコン酸化膜３０を形成する。
詳細には、半導体基板１０の表面を熱酸化する。これにより、パスコンの形成領域では第１の電極２６の表面に、周辺回路領域では各活性領域における半導体基板１０の表面に、シリコン酸化膜３０がそれぞれ形成される。ここで、周辺回路領域では、シリコン酸化膜３０は膜厚１５ｎｍ程度に形成される。これに対して、パスコンの形成領域では、第１の電極２６がドープト・アモルファスシリコン膜２４であるため、増速酸化により、周辺回路領域のシリコン酸化膜３０よりも厚くシリコン酸化膜３０が形成される。記憶素子の形成領域には全面にＯＮＯ膜２７が形成されており、ＯＮＯ膜２７は、アモルファスシリコンに比べて酸化され難いため、殆ど酸化されない。
ここで、熱酸化法の代わりにラジカル酸化法により、当該シリコン酸化膜を形成するようにしても良い。具体的には、図１３の状態に対して、例えば９００℃でラジカル酸化により、シリコン酸化膜を形成する。この場合でも、ＯＮＯ膜２７は、アモルファスシリコンに比べて酸化され難いため、殆ど酸化されない。このラジカル酸化法によれば、第１の電極２６の界面ラフネスを悪化させることなく良好に保ち、薄く良質なシリコン酸化膜が得られる。
続いて、図１５に示すように、周辺回路領域の１．８Ｖのトランジスタの各活性領域に形成されたシリコン酸化膜３０を除去する。
詳細には、半導体基板１０の全面にレジストを塗付した後、リソグラフィーによりレジストを加工する。これにより、周辺回路領域の１．８Ｖのトランジスタの各活性領域を露出させる開口を有するレジストマスク３１が形成される。
レジストマスク３１を用いて、周辺回路領域の１．８Ｖのトランジスタに形成されたシリコン酸化膜３０を、ウェットエッチングにより除去する。
続いて、図１６に示すように、シリコン酸化膜３２を形成する。
詳細には、先ず、灰化処理又はウェット処理により、レジストマスク３１を除去する。
半導体基板１０の表面を熱酸化する。熱酸化により、周辺回路領域の５．０Ｖのトランジスタの各活性領域では、半導体基板１０の表面にシリコン酸化膜３０に加えて膜厚３ｎｍ程度のシリコン酸化膜３２が形成される。これにより、シリコン酸化膜３０，３２からなり、５．０Ｖのトランジスタのゲート絶縁膜となる第２の絶縁膜３３が形成される。
パスコンの形成領域では、第１の電極２６の表面にシリコン酸化膜３０に加えてシリコン酸化膜３２が形成される。この場合も、第１の電極２６の増速酸化により、周辺回路領域のシリコン酸化膜３２よりも厚くシリコン酸化膜３２が形成される。これにより、第１の電極２６上に、シリコン酸化膜３０，３２からなり、パスコンの第２の容量絶縁膜となる第２の絶縁膜３３が形成される。パスコンの形成領域の第２の絶縁膜３３は、周辺回路領域の第２の絶縁膜３３よりも厚く、例えば膜厚２５ｎｍ程度に形成される。
周辺回路領域の１．８Ｖのトランジスタの各活性領域では、半導体基板１０の表面に、１．８ＶのＮ型トランジスタのゲート絶縁膜となるシリコン酸化膜３２が膜厚３ｎｍ程度に形成される。
記憶素子の形成領域には全面にＯＮＯ膜２７が形成されており、ＯＮＯ膜２７は、アモルファスシリコンに比べて酸化され難いため、殆ど酸化されない。
シリコン酸化膜３２を形成する場合でも、熱酸化法の代わりにラジカル酸化法により、当該シリコン酸化膜を形成するようにしても良い。
本実施形態では、第２の絶縁膜３３は、周辺回路の２種のトランジスタのうちの一つ、ここでは５Ｖのトランジスタのゲート絶縁膜となると共に、パスコンの第２の容量絶縁膜となる。
続いて、図１７に示すように、多結晶シリコン膜３４及び反射防止膜３５を順次形成する。
詳細には、ＣＶＤ法等により、半導体基板１０の全面に多結晶シリコン膜３４を膜厚１８０ｎｍ程度に堆積する。プラズマＣＶＤ法等により、多結晶シリコン膜３４上に窒化膜、例えばシリコン窒化膜を堆積し、反射防止膜３５を膜厚２９ｎｍ程度に形成する。
続いて、図１８に示すように、記憶素子の制御ゲート電極３６と、パスコンの第２の電極３７とを形成する。
詳細には、リソグラフィー及びドライエッチングにより、記憶素子の形成領域及びパスコンの形成領域に加工を施す。
記憶素子の形成領域では、反射防止膜３５、多結晶シリコン膜３４、ＯＮＯ膜２７、及び浮遊ゲート電極２５を加工する。これにより、ＯＮＯ膜２７上に記憶素子の制御ゲート電極３６が形成され、記憶素子が構成される。記憶素子では、島状の浮遊ゲート電極２５と制御ゲート電極３６とがＯＮＯ膜２７を挟んで情報記憶を担うキャパシタを構成する。
パスコンの形成領域では、反射防止膜３５、多結晶シリコン膜３４、第２の絶縁膜３３、及び第１の電極２６を加工する。これにより、第２の絶縁膜３３上にパスコンの第２の電極３７が形成され、パスコンが構成される。パスコンでは、半導体基板１０と第１の電極２６とが第１の絶縁膜２３を挟んで第１のキャパシタを構成し、第１の電極２６と第２の電極３７とが第２の絶縁膜３３を挟んで第２のキャパシタを構成する。
続いて、図１９に示すように、記憶素子の形成領域及びパスコンの形成領域に、浅いＮ型不純物領域３９をそれぞれ形成する。
詳細には、先ず、半導体基板１０の全面にレジストを塗付した後、リソグラフィーによりレジストを加工する。これにより、周辺回路領域のみを覆うレジストマスク３８が形成される。
レジストマスク３８を用いて、露出する記憶素子の形成領域及びパスコンの形成領域に、Ｎ型不純物、例えば砒素（Ａｓ+）をドーズ量６．０×１０14／ｃｍ2、加速エネルギー５０ｋｅＶの条件でイオン注入する。これにより、浮遊ゲート電極２５の両側の半導体基板１０の表面にＡｓ+が導入され、浅いＮ型不純物領域３９が形成される。パスコンの形成領域では、第１の電極２６の片側に沿った半導体基板１０の表面にＡｓ+が導入され、浅いＮ型不純物領域３９が形成される。
続いて、図２０に示すように、記憶素子の形成領域及びパスコンの形成領域に、第１のサイドウォール絶縁膜４０を形成する。
詳細には、先ず、灰化処理又はウェット処理により、レジストマスク３８を除去する。その後、反射防止膜３５をウェットエッチング等により除去する。
半導体基板１０の全面に絶縁膜、ここではＣＶＤ法等により例えばシリコン窒化膜を堆積する。シリコン窒化膜の全面を異方性ドライエッチング（エッチバック）する。これにより、記憶素子の形成領域では、浮遊ゲート電極２５、ＯＮＯ膜２７、及び制御ゲート電極３６の側面をシリコン窒化膜で覆う第１のサイドウォール絶縁膜４０が形成される。パスコンの形成領域では、第１の電極２６、第２の絶縁膜３３、及び第２の電極３７の側面をシリコン窒化膜で覆う第１のサイドウォール絶縁膜４０が形成される。
続いて、図２１に示すように、パスコンの形成領域では第２の電極３７に開口３７ａを、周辺回路領域の各活性領域にはゲート電極４１をそれぞれ形成する。
詳細には、リソグラフィー及びドライエッチングを行う。パスコンの形成領域では、第２の電極３７が加工される。周辺回路領域のトランジスタの各活性領域では、多結晶シリコン膜３４が加工される。
これにより、パスコンの形成領域では、第２の電極３７の一端部分に第２の絶縁膜３３の表面の一部を露出させる開口３７ａが形成される。周辺回路領域の５．０Ｖのトランジスタの各活性領域では、第２の絶縁膜３３上にゲート電極４１が形成される。周辺回路領域の１．８Ｖのトランジスタの各活性領域では、シリコン酸化膜３２上にゲート電極４１が形成される。
本実施形態では、上記のように、多結晶シリコン膜３４は、記憶素子の制御ゲート電極３６、及び周辺回路領域のゲート電極４１となると共に、パスコンの第２の電極（上部電極）３７となる。
続いて、図２２に示すように、周辺回路領域の１．８ＶのＮ型トランジスタの各活性領域に、浅いＮ型不純物領域４３をそれぞれ形成する。
詳細には、先ず、半導体基板１０の全面にレジストを塗付した後、リソグラフィーによりレジストを加工する。これにより、周辺回路領域の１．８ＶのＮ型トランジスタの各活性領域のみを露出させる開口を有するレジストマスク４２が形成される。
レジストマスク４２を用いて、露出する周辺回路領域の１．８ＶのＮ型トランジスタの各活性領域に、Ｎ型不純物、例えば砒素（Ａｓ+）をドーズ量５．０×１０14／ｃｍ2、加速エネルギー１５ｋｅＶの条件でイオン注入する。これにより、各活性領域では、ゲート電極４１の両側の半導体基板１０の表面にＡｓ+が導入され、浅いＮ型不純物領域４３が形成される。
続いて、図２３に示すように、周辺回路領域の５．０ＶのＮ型トランジスタの各活性領域に、浅いＮ型不純物領域４５をそれぞれ形成する。
詳細には、先ず、灰化処理又はウェット処理により、レジストマスク４２を除去する。
半導体基板１０の全面にレジストを塗付した後、リソグラフィーによりレジストを加工する。これにより、周辺回路領域の５．０ＶのＰ型トランジスタの活性領域のみを露出させる開口を有するレジストマスク４４が形成される。
レジストマスク４４を用いて、露出する周辺回路領域の５．０ＶのＮ型トランジスタの各活性領域に、Ｎ型不純物、例えばリン（Ｐ+）をドーズ量４．０×１０13／ｃｍ2、加速エネルギー３５ｋｅＶの条件でイオン注入する。これにより、各活性領域では、ゲート電極４１の両側の半導体基板１０の表面にＡｓ+が導入され、浅いＮ型不純物領域４５が形成される。
続いて、図２４に示すように、記憶素子の形成領域、パスコンの形成領域、及び周辺回路領域に、第２のサイドウォール絶縁膜４６を形成する。
詳細には、先ず、灰化処理又はウェット処理により、レジストマスク４４を除去する。
半導体基板１０の全面に絶縁膜、ここではＣＶＤ法等により例えばシリコン酸化膜を膜厚１００ｎｍ程度に堆積する。このシリコン酸化膜の全面を異方性ドライエッチング（エッチバック）する。
このエッチバックにより、パスコンの形成領域では、開口３７ａの底面に露出する第２の絶縁膜３３が除去されて第１の電極２６の表面の一部が露出する。そして、第１のサイドウォール絶縁膜４０の側面の一部と、開口３７ａの側面とをそれぞれシリコン酸化膜で覆う第２のサイドウォール絶縁膜４６が形成される。
周辺回路領域の５．０Ｖのトランジスタの活性領域では、ゲート電極４１の両側で露出する第２の絶縁膜３３が除去されて半導体基板１０の表面の一部が露出する。そして、ゲート電極４１の側面をシリコン酸化膜で覆う第２のサイドウォール絶縁膜４６が形成される。
周辺回路領域の１．８Ｖのトランジスタの活性領域では、ゲート電極４０の両側で露出するシリコン酸化膜３２が除去されて半導体基板１０の表面の一部が露出する。そして、ゲート電極４０の側面をシリコン酸化膜で覆う第２のサイドウォール絶縁膜４６が形成される。
図２４では図示していないが、記憶素子の形成領域でも同様に、浮遊ゲート電極２５の両側で露出する第１の絶縁膜２３が除去されて半導体基板１０の表面の一部が露出する。そして、第１のサイドウォール絶縁膜４０の側面の一部をシリコン酸化膜で覆う第２のサイドウォール絶縁膜４６が形成される。
続いて、図２５に示すように、周辺回路領域のＰ型トランジスタの各活性領域に、深いＰ型不純物領域４８をそれぞれ形成する。
詳細には、先ず、半導体基板１０の全面にレジストを塗付した後、リソグラフィーによりレジストを加工する。これにより、周辺回路領域のＰ型トランジスタの各活性領域のみを露出させる開口を有するレジストマスク４７が形成される。
レジストマスク４７を用いて、露出する周辺回路領域のＰ型トランジスタの各活性領域に、Ｐ型不純物、例えばホウ素（Ｂ+）をドーズ量２．０×１０15／ｃｍ2、加速エネルギー５ｋｅＶの条件でイオン注入する。これにより、Ｐ型トランジスタの各活性領域では、ゲート電極４１の両側の半導体基板１０の表面にＢ+が導入され、深いＰ型不純物領域４８が形成される。Ｐ型不純物領域４８は、周辺回路のＰ型トランジスタにおいて、ソース／ドレイン領域として機能する。
続いて、図２６に示すように、記憶素子の形成領域、パスコンの形成領域、及び周辺回路領域のＮ型トランジスタの各活性領域に、深いＮ型不純物領域５０をそれぞれ形成する。
詳細には、先ず、灰化処理又はウェット処理により、レジストマスク４７を除去する。
半導体基板１０の全面にレジストを塗付した後、リソグラフィーによりレジストを加工する。これにより、記憶素子の形成領域、パスコンの形成領域、及び周辺回路領域のＮ型トランジスタの各活性領域のみを露出させる開口を有するレジストマスク４９が形成される。
レジストマスク４９を用いて、露出する記憶素子の形成領域、パスコンの形成領域、及び周辺回路領域のＮ型トランジスタの各活性領域に、Ｎ型不純物、例えば砒素（Ａｓ+）をイオン注入する。イオン注入の条件は、ドーズ量２．０×１０15／ｃｍ2、加速エネルギー１５ｋｅＶとする。
イオン注入により、パスコンの形成領域では、第１の電極２６の片側に沿った半導体基板１０の表面にＡｓ+が導入され、浅いＮ型不純物領域４５と一部重畳するように深いＮ型不純物領域５０が形成される。
周辺回路領域の５．０ＶのＮ型トランジスタの活性領域では、ゲート電極４１の両側の半導体基板１０の表面にＡｓ+が導入され、浅いＮ型不純物領域４５と一部重畳するように深いＮ型不純物領域５０が形成される。
周辺回路領域の１．８ＶのＮ型トランジスタの活性領域では、ゲート電極４１の両側の半導体基板１０の表面にＡｓ+が導入され、浅いＮ型不純物領域４３と一部重畳するように深いＮ型不純物領域５０が形成される。
図２６では図示していないが、記憶素子の形成領域にも、浅いＮ型不純物領域３９と一部重畳するように深いＮ型不純物領域５０が形成される。Ｎ型不純物領域５０は、記憶素子及び周辺回路のＮ型トランジスタにおいて、ソース／ドレイン領域として機能する。
その後、半導体基板１０に所定のアニール処理を施す。これにより、不純物領域３９，４３，４５，４８，５０の各不純物が活性化される。
続いて、図２７に示すように、シリサイド層５１を形成する。
詳細には、先ず、灰化処理又はウェット処理により、レジストマスク４９を除去する。
半導体基板１０の全面にシリサイド金属、例えばＣｏをスパッタ法等により堆積し、熱処理を施す。これにより、シリコンとシリサイド金属とが反応し、シリサイド（ＣｏＳｉ）が形成される。
具体的に、記憶素子の形成領域では、制御ゲート電極３６上、及びＮ型不純物領域５０上（図２７では不図示）に、それぞれシリサイド層５１が形成される。
パスコンの形成領域では、第２の電極３７上、開口３７ａの底面で露出する第１の電極２６の表面上、及びＮ型不純物領域５０上に、それぞれシリサイド層５１が形成される。
周辺回路領域のＮ型トランジスタの活性領域では、ゲート電極４１上、及びＮ型不純物領域５０上に、それぞれシリサイド層５１が形成される。
周辺回路領域のＰ型トランジスタの活性領域では、ゲート電極４１上、及びＰ型不純物領域４８上に、それぞれシリサイド層５１が形成される。
その後、半導体基板１０上で未反応のシリサイド金属をウェットエッチングにより除去する。
続いて、図２８に示すように、シリコン酸化膜５２及びシリコン窒化膜５３を順次形成した後、層間絶縁膜５４を形成する。
詳細には、先ず、半導体基板１０の全面に、ＣＶＤ法等により、シリコン酸化膜５２を膜厚２０ｎｍ程度に、シリコン窒化膜５３を膜厚８０ｎｍ程度に順次堆積する。シリコン酸化膜５２及びシリコン窒化膜５３は、後述するコンタクト孔形成時のエッチングストッパーとして機能する。
シリコン窒化膜５３上を覆うように、半導体基板１０の全面に例えばＢＰＳＧ（Boron Phosphor Silicate Glass）を膜厚１３００ｎｍ程度に堆積する。堆積されたＢＰＳＧの表面をＣＭＰ法により研磨し、表面を平坦化する。これにより、シリコン窒化膜５３上を覆い表面が平坦化された層間絶縁膜５４が形成される。
続いて、図２９に示すように、接続プラグ５７及び配線６１を形成する。
詳細には、先ず、記憶素子の形成領域、パスコンの形成領域、及び周辺回路領域に、接続プラグ５７を形成する。
リソグラフィー及びドライエッチングにより、シリコン酸化膜５２及びシリコン窒化膜５３をエッチングストッパーとして、層間絶縁膜５４、シリコン酸化膜５２、及びシリコン窒化膜５３を開口し、シリサイド層５１の表面の一部を露出させる各コンタクト孔５５を形成する。
各コンタクト孔５５の内壁面を覆うように、スパッタ法等により層間絶縁膜５４上にＴｉ／ＴｉＮを膜厚３０ｎｍ程度／２０ｎｍ程度に順次堆積し、下地膜５６を形成する。
下地膜５６を介して各コンタクト孔５５内をタングステン（Ｗ）で埋め込むように、ＣＶＤ法等によりＷ膜を膜厚３００ｎｍ程度に堆積する。
層間絶縁膜５４の表面が露出するまで、Ｗ膜及び下地膜５６をＣＭＰ法により研磨する。これにより、各コンタクト孔５５を下地膜５６を介してＷで充填してなる接続プラグ５７が形成される。
次に、記憶素子の形成領域、パスコンの形成領域、及び周辺回路領域において、接続プラグ５７と接続される配線６１を形成する。
各接続プラグ５７上を含む層間絶縁膜５４上の全面に、スパッタ法等により、Ｔｉ／ＴｉＮを膜厚６０ｎｍ程度／３０ｎｍ程度に、Ａｌを膜厚３６０ｎｍ程度に、Ｔｉ／ＴｉＮを膜厚５ｎｍ程度／７０ｎｍ程度に順次堆積する。リソグラフィー及びドライエッチングによりＴｉ／ＴｉＮ、Ａｌ、及びＴｉ／ＴｉＮを加工する。これにより、接続孔５５と接続され、密着層５８，６０で金属層５９を挟んだ構造の配線６１が形成される。
しかる後、上層の層間絶縁膜、接続プラグ、及び配線の形成等の諸工程を経て、本実施形態の半導体メモリを形成する。
なお、上記の場合では、第２の容量絶縁膜が、周辺回路の５Ｖのトランジスタのゲート絶縁膜と共に第２の絶縁膜３３で形成される場合を例示したが、第２の容量絶縁膜を、周辺回路の１．８Ｖのトランジスタのゲート絶縁膜と同一の絶縁膜で形成しても良い。即ち本実施形態では、必要なパスコンに応じて、第２の容量絶縁膜を、膜厚の異なる２種の絶縁膜から適宜選択することができる。
本実施形態では、パスコンについて、第１の容量絶縁膜が、記憶素子のトンネル絶縁膜と共に第１の絶縁膜２３で形成される。下部電極である第１の電極２６が、記憶素子の浮遊ゲート電極２５と共にドープト・アモルファスシリコン膜２４（結晶化される）で形成される。第２の容量絶縁膜が、周辺回路の５Ｖのトランジスタのゲート絶縁膜と共に第２の絶縁膜３３で形成される。上部電極である第２の電極３７が、記憶素子の制御ゲート電極３６及び周辺回路のトランジスタのゲート電極４１と共に多結晶シリコン膜３４で形成される。このパスコンは、半導体基板１０と第１の電極２６とが第１の絶縁膜２３を挟んで構成される第１のキャパシタと、第１の電極２６と第２の電極３７とが第２の絶縁膜３３を挟んで構成される第２のキャパシタとが、直列接続されたものである。
第１のキャパシタの容量密度が３．５ｆＦ／μｍ2程度、第２のキャパシタの容量密度が１．４ｆＦ／μｍ2程度である。従って、本実施形態によるパスコンは、両者を合算した４．９ｆＦ／μｍ2程度の大きな容量密度を有する。
本実施形態の比較例１を示す。比較例１では、周辺回路を備えた不揮発性の半導体メモリが、５Ｖ電源に対応したパスコンを備える。このパスコンは、半導体基板、周辺回路の５Ｖのトランジスタのゲート絶縁膜と同じ容量絶縁膜、及び当該５Ｖのトランジスタのゲート電極と同じ電極で構成される。この場合、ゲート絶縁膜の膜厚を１６ｎｍ程度とすると、比較例１のパスコンは、２．２ｆＦ／μｍ2程度の容量密度を有する。本実施形態によるパスコンでは、比較例１のパスコンの２．２倍程度の大きな容量密度が得られる。
また、比較例１のパスコンでは、１つのキャパシタのみで構成されており、容量絶縁膜は５Ｖのトランジスタのゲート絶縁膜のみに限定されている。そのため、要求される容量値によってパスコンの占有面積が確定し、パスコンの占有面積縮小の要請に応えることは困難である。
これに対して、本実施形態によるパスコンでは、容量設定が独立である２種のキャパシタが積層された構成を採る。また、上述の場合では、第２の容量絶縁膜が、周辺回路の５Ｖのトランジスタのゲート絶縁膜と共に第２の絶縁膜３３で形成される場合を例示したが、第２の容量絶縁膜を、周辺回路の１．８Ｖのトランジスタのゲート絶縁膜と同一の絶縁膜で形成しても良い。後述する第２及び第３の実施形態では、３．３Ｖ或いは１．８Ｖのトランジスタのゲート絶縁膜と同一の絶縁膜で第２の容量絶縁膜を形成する場合を開示している。このように本実施形態では、第２の容量絶縁膜を、膜厚の異なる（耐圧の異なる）２種の絶縁膜から適宜選択することができる。そのため本実施形態では、パスコンに要求される容量値に依存することなく、パスコンの占有面積を決定することができ、パスコンの占有面積縮小の要請に応えることができる。
本実施形態の比較例２を示す。比較例２では、周辺回路を備えた不揮発性の半導体メモリが、記憶素子の製造工程を利用して形成したパスコンを備える。このパスコンは、半導体基板、トンネル絶縁膜と同じ第１の容量絶縁膜、浮遊ゲート電極と同じ第１の電極、ＯＮＯ膜と同じ第２の容量絶縁膜、及び制御ゲート電極と同じ第２の電極で構成される。このパスコンは、半導体基板と第１の電極とが第１の容量絶縁膜を挟んで構成される第１のキャパシタと、第１の電極と第２の電極とが第２の容量絶縁膜を挟んで構成される第２のキャパシタとが、直列接続されたものである。
この場合、第１のキャパシタの容量密度が３．５ｆＦ／μｍ2程度、第２のキャパシタの容量密度が２．３ｆＦ／μｍ2程度である。従って、比較例２によるパスコンは、両者を合算した５．８ｆＦ／μｍ2程度の大きな容量密度を有する。しかしながら、このパスコンでは、第２の容量絶縁膜に記憶素子のＯＮＯ膜を利用するが、ＯＮＯ膜はその性質上、チャージが捕獲され易いものであり、パスコンの容量絶縁膜としては絶縁破壊耐性が劣り、信頼性に大きな懸念がある。従って、比較例２によるパスコンは、大きな容量密度を有する反面、半導体メモリとしての信頼性に大きな問題がある。
更に、比較例２によるパスコンでは、容量絶縁膜として使用するトンネル絶縁膜及びＯＮＯ膜ともに、不揮発性メモリ特性によりその膜厚が決められており、容量を変更するには電極の面積を変えるしかない。以上から、比較例２の構成を半導体メモリのパスコンに採用することはできない。
これに対して、本実施形態によるパスコンでは、記憶素子及び周辺回路のトランジスタの製造工程を、全体として製造工程数を増加させることなく利用する。ここでは、第２の容量絶縁膜に周辺回路のトランジスタのゲート絶縁膜を利用する。そのため、比較例２によるパスコンとは異なり絶縁破壊耐性に優れた信頼性に懸念がなく、しかも比較例２によるパスコンに匹敵する大きな容量密度を得ることができる。
また、上記したように、第２の容量絶縁膜を、膜厚の異なる（耐圧の異なる）２種の絶縁膜から適宜選択することができる。そのため、パスコンの占有面積を要求される容量値を実現する際にも、当該容量値に依存することなく、パスコンの占有面積を決定することができ、パスコンの占有面積縮小の要請に応えることが可能となる。
以上説明したように、本実施形態によれば、半導体メモリの製造工程を増加させることなく絶縁破壊耐性に優れた信頼性に懸念のない、小さな占有面積で所期の容量を確保する容量密度の高いパスコンを備えた不揮発性の半導体メモリが実現する。
（第２の実施形態）
図３０〜図４２は、第１の実施形態による不揮発性の半導体メモリの製造方法を工程順に示す概略断面図である。各図において、（ａ）が記憶素子の形成領域、（ｂ）がパスコンの形成領域、（ｃ）が周辺回路領域をそれぞれ示す。記憶素子の形成領域については、図３０（ａ）〜図４１（ａ）では制御ゲート電極の長手方向に沿った断面を、図４２（ａ）では制御ゲート電極の短手方向に沿った断面を、それぞれ示す。
本実施形態では、周辺回路領域に、ゲート電圧（電源電圧）が１．８ＶのＮ型及びＰ型トランジスタと、３．３ＶのＮ型及びＰ型トランジスタと、５．０ＶのＮ型及びＰ型トランジスタとを形成する場合を例示する。図示の便宜上、各図では、１．８ＶのＮ型トランジスタ、３．３ＶのＮ型トランジスタ、及び５．０ＶのＮ型トランジスタのみを示し、周辺回路領域の活性領域に「１．８Ｖ Ｎｃｈ」、「３．３Ｖ Ｎｃｈ」、「５．０Ｖ Ｎｃｈ」を付記する。
本実施形態では、先ず、第１の実施形態による図１〜図１１と同様の工程を行う。これにより、図３０に示すように、半導体基板１０の全面にＯＮＯ膜２７が形成される。
続いて、図３１に示すように、周辺回路領域の１．８ＶのＮ型トランジスタ及び３．３ＶのＮ型トランジスタの各活性領域にＰ型ウェル２９を形成し、チャネルインプラントを行う。
詳細には、先ず、半導体基板１０の全面にレジストを塗付した後、リソグラフィーによりレジストを加工する。これにより、周辺回路領域の１．８ＶのＮ型トランジスタ及び３．３ＶのＮ型トランジスタの各活性領域を露出させる開口を有するレジストマスク２８が形成される。
レジストマスク２８を用いて、露出する活性領域にＰ型不純物、例えばホウ素（Ｂ+）をドーズ量３．０×１０13／ｃｍ2、加速エネルギー２３０ｋｅＶの条件でイオン注入する。これにより、レジストマスク２８から露出する活性領域にＰ型ウェル２９が形成される。
レジストマスク２８を用いて、露出する活性領域にチャネルインプラントを行う。ここでは、Ｐ型不純物、例えばホウ素（Ｂ+）をドーズ量５．６×１０12／ｃｍ2、加速エネルギー３２ｋｅＶの条件でイオン注入する。
灰化処理又はウェット処理により、レジストマスク２８を除去する。
続いて、同様に、周辺回路領域の１．８ＶのＰ型トランジスタ及び３．３ＶのＰ型トランジスタの各活性領域にＮ型ウェルを形成し、チャネルインプラントを行う。
続いて、図３２に示すように、周辺回路領域の１．８ＶのＮ型トランジスタの活性領域にチャネルインプラントを行う。
詳細には、先ず、半導体基板１０の全面にレジストを塗付した後、リソグラフィーによりレジストを加工する。これにより、周辺回路領域の１．８ＶのＮ型トランジスタの活性領域を露出させる開口を有するレジストマスク６２が形成される。
レジストマスク６２を用いて、露出する活性領域にチャネルインプラントを行う。ここでは、Ｐ型不純物、例えばホウ素（Ｂ+）をドーズ量７．４×１０12／ｃｍ2、加速エネルギー３２ｋｅＶの条件でイオン注入する。
続いて、図３３に示すように、記憶素子の形成領域のみにＯＮＯ膜２７を残す。
詳細には、先ず、灰化処理又はウェット処理により、レジストマスク６２を除去する。
ＯＮＯ膜２７にリソグラフィーとドライエッチング及びウェットエッチングとを施し、パスコンの形成領域及び周辺回路領域のＯＮＯ膜２７を除去し、記憶素子の形成領域のみにＯＮＯ膜２７を選択的に残す。
続いて、図３４に示すように、シリコン酸化膜６３を形成する。
詳細には、半導体基板１０の表面を熱酸化する。これにより、パスコンの形成領域では第１の電極２６の表面に、周辺回路領域では各活性領域における半導体基板１０の表面に、シリコン酸化膜６３がそれぞれ形成される。ここで、周辺回路領域では、シリコン酸化膜６３は膜厚１０．５ｎｍ程度に形成される。これに対して、パスコンの形成領域では、第１の電極２６がドープト・アモルファスシリコン膜２４であるため、増速酸化により、周辺回路領域のシリコン酸化膜６３よりも厚くシリコン酸化膜６３が形成される。記憶素子の形成領域には全面にＯＮＯ膜２７が形成されており、ＯＮＯ膜２７は、アモルファスシリコンに比べて酸化され難いため、殆ど酸化されない。
ここで、熱酸化法の代わりにラジカル酸化法により、当該シリコン酸化膜を形成するようにしても良い。
続いて、図３５に示すように、パスコンの形成領域と、周辺回路領域の３．３Ｖのトランジスタの各活性領域とに形成されたシリコン酸化膜６３を除去する。
詳細には、半導体基板１０の全面にレジストを塗付した後、リソグラフィーによりレジストを加工する。これにより、パスコンの形成領域と、周辺回路領域の３．３Ｖのトランジスタの各活性領域とを露出させる開口を有するレジストマスク６４が形成される。
レジストマスク６４を用いて、パスコンの形成領域に形成されたシリコン酸化膜６３と、周辺回路領域の３．３Ｖのトランジスタの各活性領域に形成されたシリコン酸化膜６３とを、ウェットエッチングにより除去する。
続いて、図３６に示すように、シリコン酸化膜６５を形成する。
詳細には、先ず、灰化処理又はウェット処理により、レジストマスク６４を除去する。
半導体基板１０の表面を熱酸化する。熱酸化により、周辺回路領域の５．０Ｖのトランジスタ及び１．８Ｖのトランジスタの各活性領域では、半導体基板１０の表面にシリコン酸化膜６３に加えて膜厚４．５ｎｍ程度のシリコン酸化膜６５が形成される。
周辺回路領域の３．３Ｖのトランジスタの各活性領域では、半導体基板１０の表面に膜厚６．５ｎｍ程度のシリコン酸化膜６５が形成される。
パスコンの形成領域では、第１の電極２６の表面にシリコン酸化膜６５が形成される。この場合、第１の電極２６の増速酸化により、周辺回路領域のシリコン酸化膜６５よりも厚くシリコン酸化膜６５が形成される。
記憶素子の形成領域に形成されたＯＮＯ膜２７は殆ど酸化されない。
ここで、熱酸化法の代わりにラジカル酸化法により、当該シリコン酸化膜を形成するようにしても良い。
続いて、図３７に示すように、周辺回路領域の１．８Ｖのトランジスタの各活性領域に形成されたシリコン酸化膜６３，６５を除去する。
詳細には、半導体基板１０の全面にレジストを塗付した後、リソグラフィーによりレジストを加工する。これにより、周辺回路領域の１．８Ｖのトランジスタの各活性領域を露出させる開口を有するレジストマスク６６が形成される。
レジストマスク６６を用いて、周辺回路領域の１．８Ｖのトランジスタの各活性領域に形成されたシリコン酸化膜６３，６５を、ウェットエッチングにより除去する。
続いて、図３８に示すように、シリコン酸化膜６７を形成する。
詳細には、先ず、灰化処理又はウェット処理により、レジストマスク６６を除去する。
半導体基板１０の表面を熱酸化する。熱酸化により、周辺回路領域の５．０Ｖのトランジスタの各活性領域では、半導体基板１０の表面にシリコン酸化膜６３，６５に加えて膜厚３ｎｍ程度のシリコン酸化膜６７が形成される。シリコン酸化膜６３，６５，６７の積層膜が５．０Ｖのトランジスタのゲート絶縁膜となる。
周辺回路領域の１．８Ｖのトランジスタの各活性領域では、半導体基板１０の表面に膜厚３ｎｍ程度のシリコン酸化膜６７が形成される。シリコン酸化膜６７が１．８Ｖのトランジスタのゲート絶縁膜となる。
周辺回路領域の３．３Ｖのトランジスタの各活性領域では、半導体基板１０の表面にシリコン酸化膜６５に加えて膜厚３ｎｍ程度のシリコン酸化膜６７が形成される。これにより、シリコン酸化膜６５，６７からなり、３．３Ｖのトランジスタのゲート絶縁膜となる第２の絶縁膜６８が形成される。
パスコンの形成領域では、周辺回路領域の３．３Ｖのトランジスタの各活性領域と同様に、第１の電極２６の表面にシリコン酸化膜６５に加えてシリコン酸化膜６７が形成される。この場合も、第１の電極２６の増速酸化により、周辺回路領域のシリコン酸化膜６７よりも厚くシリコン酸化膜６７が形成される。これにより、第１の電極２６上に、シリコン酸化膜６５，６７からなり、パスコンの第２の容量絶縁膜となる第２の絶縁膜６８が形成される。パスコンの形成領域の第２の絶縁膜６８は、上記した増速酸化により、周辺回路領域の３．３Ｖのトランジスタの第２の絶縁膜６８よりも厚く、例えば膜厚１１ｎｍ程度に形成される。
記憶素子の形成領域に形成されたＯＮＯ膜２７は殆ど酸化されない。
ここで、熱酸化法の代わりにラジカル酸化法により、当該シリコン酸化膜を形成するようにしても良い。
本実施形態では、第１の絶縁膜２３は、記憶素子のトンネル絶縁膜となると共に、パスコンの第１の容量絶縁膜となる。また、ドープト・アモルファスシリコン膜２４は、記憶素子の浮遊ゲート電極２５となると共に、パスコンの第１の電極（下部電極）２６となる。
更に、第２の絶縁膜６８は、周辺回路の３種のトランジスタのうちの一つ、ここでは３．３Ｖのトランジスタのゲート絶縁膜となると共に、パスコンの第２の容量絶縁膜となる。
続いて、第１の実施形態による図１７〜図２１と同様の工程を行う。これにより、図３９に示すように、パスコンの形成領域では第２の電極３７に開口３７ａを、周辺回路領域の各活性領域にはゲート電極４１をそれぞれ形成する。
続いて、図４０に示すように、周辺回路領域の１．８ＶのＮ型トランジスタの活性領域に、浅いＮ型不純物領域４３をそれぞれ形成する。
詳細には、先ず、半導体基板１０の全面にレジストを塗付した後、リソグラフィーによりレジストを加工する。これにより、周辺回路領域の１．８ＶのＮ型トランジスタの活性領域のみを露出させる開口を有するレジストマスク６９が形成される。
レジストマスク６９を用いて、露出する周辺回路領域の１．８ＶのＮ型トランジスタの活性領域に、Ｎ型不純物、例えば砒素（Ａｓ+）をドーズ量５．０×１０14／ｃｍ2、加速エネルギー１５ｋｅＶの条件でイオン注入する。これにより、各活性領域では、ゲート電極４１の両側の半導体基板１０の表面にＡｓ+が導入され、浅いＮ型不純物領域４３が形成される。
続いて、図４１に示すように、周辺回路領域の３．３ＶのＮ型トランジスタの活性領域に、浅いＮ型不純物領域７１をそれぞれ形成する。
詳細には、先ず、灰化処理又はウェット処理により、レジストマスク６９を除去する。
半導体基板１０の全面にレジストを塗付した後、リソグラフィーによりレジストを加工する。これにより、周辺回路領域の３．３ＶのＮ型トランジスタの活性領域のみを露出させる開口を有するレジストマスク７０が形成される。
レジストマスク７０を用いて、露出する周辺回路領域の３．３ＶのＮ型トランジスタの活性領域に、Ｎ型不純物、例えば砒素（Ａｓ+）をドーズ量４．０×１０13／ｃｍ2、加速エネルギー２０ｋｅＶの条件でイオン注入する。これにより、各活性領域では、ゲート電極４１の両側の半導体基板１０の表面にＡｓ+が導入され、浅いＮ型不純物領域７１が形成される。
続いて、第１の実施形態による図２３〜図２９と同様の工程を行う。これにより、図４２に示すように、接続プラグ５７及び配線６１を形成する。
しかる後、上層の層間絶縁膜、接続プラグ、及び配線の形成等の諸工程を経て、本実施形態の半導体メモリを形成する。
なお、本実施形態では、第２の容量絶縁膜が、周辺回路の３．３Ｖのトランジスタのゲート絶縁膜と共に第２の絶縁膜６８で形成される場合を例示したが、第２の容量絶縁膜を、周辺回路の５．５Ｖのトランジスタ又は１．８Ｖのトランジスタのゲート絶縁膜と同一の絶縁膜で形成しても良い。第２の容量絶縁膜を１．８Ｖのトランジスタのゲート絶縁膜と同一の絶縁膜で形成する場合については、以下の第３の実施形態で例示する。即ち本実施形態では、必要なパスコンに応じて、第２の容量絶縁膜を、膜厚の異なる３種の絶縁膜から適宜選択することができる。
以上説明したように、本実施形態によれば、半導体メモリの製造工程を増加させることなく絶縁破壊耐性に優れた信頼性に懸念のない、小さな占有面積で所期の容量を確保する容量密度の高いパスコンを備えた不揮発性の半導体メモリが実現する。
（第３の実施形態）
図４３〜図４７は、第１の実施形態による不揮発性の半導体メモリの製造方法を工程順に示す概略断面図である。各図において、（ａ）が記憶素子の形成領域、（ｂ）がパスコンの形成領域、（ｃ）が周辺回路領域をそれぞれ示す。記憶素子の形成領域については、図４３（ａ）〜図４６（ａ）では制御ゲート電極の長手方向に沿った断面を、図４７（ａ）では制御ゲート電極の短手方向に沿った断面を、それぞれ示す。
本実施形態では、周辺回路領域に、ゲート電圧（電源電圧）が１．８ＶのＮ型及びＰ型トランジスタと、３．３ＶのＮ型及びＰ型トランジスタと、５．０ＶのＮ型及びＰ型トランジスタとを形成する場合を例示する。図示の便宜上、各図では、１．８ＶのＮ型トランジスタ、３．３ＶのＮ型トランジスタ、及び５．０ＶのＮ型トランジスタのみを示し、周辺回路領域の活性領域に「１．８Ｖ Ｎｃｈ」、「３．３Ｖ Ｎｃｈ」、「５．０Ｖ Ｎｃｈ」を付記する。
本実施形態では、先ず、第１の実施形態による図１〜図１１、更に続いて第２の実施形態による図３１〜図３４と同様の工程を行う。これにより、図３４と同様に、シリコン酸化膜６３を形成する。
続いて、図４３に示すように、周辺回路領域の３．３Ｖのトランジスタの各活性領域に形成されたシリコン酸化膜６３を除去する。
詳細には、半導体基板１０の全面にレジストを塗付した後、リソグラフィーによりレジストを加工する。これにより、周辺回路領域の３．３Ｖのトランジスタの各活性領域を露出させる開口を有するレジストマスク７２が形成される。
レジストマスク７２を用いて、周辺回路領域の３．３Ｖのトランジスタの各活性領域に形成されたシリコン酸化膜６３を、ウェットエッチングにより除去する。
続いて、図４４に示すように、シリコン酸化膜６５を形成する。
詳細には、先ず、灰化処理又はウェット処理により、レジストマスク７２を除去する。
半導体基板１０の表面を熱酸化する。熱酸化により、周辺回路領域の５．０Ｖのトランジスタ及び１．８Ｖのトランジスタの各活性領域では、半導体基板１０の表面にシリコン酸化膜６３に加えて膜厚４．５ｎｍ程度のシリコン酸化膜６５が形成される。
周辺回路領域の３．３Ｖのトランジスタの各活性領域では、半導体基板１０の表面に膜厚６．５ｎｍ程度のシリコン酸化膜６５が形成される。
パスコンの形成領域では、周辺回路領域の５．０Ｖのトランジスタ及び１．８Ｖのトランジスタの各活性領域と同様に、第１の電極２６の表面にシリコン酸化膜６３に加えてシリコン酸化膜６５が形成される。この場合、第１の電極２６の増速酸化により、周辺回路領域のシリコン酸化膜６５よりも厚くシリコン酸化膜６５が形成される。
記憶素子の形成領域に形成されたＯＮＯ膜２７は殆ど酸化されない。
ここで、熱酸化法の代わりにラジカル酸化法により、当該シリコン酸化膜を形成するようにしても良い。
続いて、図４５に示すように、パスコンの形成領域と、周辺回路領域の１．８Ｖのトランジスタの各活性領域とに形成されたシリコン酸化膜６３，６５を除去する。
詳細には、半導体基板１０の全面にレジストを塗付した後、リソグラフィーによりレジストを加工する。これにより、パスコンの形成領域と、周辺回路領域の１．８Ｖのトランジスタの各活性領域とを露出させる開口を有するレジストマスク７３が形成される。
レジストマスク７３を用いて、パスコンの形成領域に形成されたシリコン酸化膜６３，６５と、周辺回路領域の１．８Ｖのトランジスタの各活性領域に形成されたシリコン酸化膜６３，６５とを、ウェットエッチングにより除去する。
続いて、図４６に示すように、シリコン酸化膜６７を形成する。
詳細には、先ず、灰化処理又はウェット処理により、レジストマスク７３を除去する。
半導体基板１０の表面を熱酸化する。
熱酸化により、周辺回路領域の５．０ＶのＮ型トランジスタの活性領域では、半導体基板１０の表面にシリコン酸化膜６３，６５に加えて膜厚３ｎｍ程度のシリコン酸化膜６７が形成される。シリコン酸化膜６３，６５，６７の積層膜が５．０Ｖのトランジスタのゲート絶縁膜となる。
周辺回路領域の３．３Ｖのトランジスタの活性領域では、半導体基板１０の表面にシリコン酸化膜６５に加えて膜厚３ｎｍ程度のシリコン酸化膜６７が形成される。シリコン酸化膜６５，６７の積層膜が３．３Ｖのトランジスタのゲート絶縁膜となる。
周辺回路領域の１．８Ｖのトランジスタの活性領域では、半導体基板１０の表面に膜厚３ｎｍ程度のシリコン酸化膜６７が形成される。シリコン酸化膜６７は、１．８Ｖのトランジスタのゲート絶縁膜となる第２の絶縁膜である。
パスコンの形成領域では、第１の電極２６の表面にシリコン酸化膜６７が形成される。この場合も、第１の電極２６の増速酸化により、周辺回路領域のシリコン酸化膜６７よりも厚くシリコン酸化膜６７が形成される。シリコン酸化膜６７は、パスコンの第２の容量絶縁膜となる第２の絶縁膜である。パスコンの形成領域のシリコン酸化膜６７は、上記の増速酸化により、周辺回路領域の１．８Ｖのトランジスタのシリコン酸化膜６７よりも厚く、例えば膜厚５．５ｎｍ程度に形成される。
記憶素子の形成領域に形成されたＯＮＯ膜２７は殆ど酸化されない。
ここで、熱酸化法の代わりにラジカル酸化法により、当該シリコン酸化膜を形成するようにしても良い。
本実施形態では、第１の絶縁膜２３は、記憶素子のトンネル絶縁膜となると共に、パスコンの第１の容量絶縁膜となる。また、ドープト・アモルファスシリコン膜２４は、記憶素子の浮遊ゲート電極２５となると共に、パスコンの第１の電極（下部電極）２６となる。
更に、第２の絶縁膜であるシリコン酸化膜６７は、周辺回路の３種のトランジスタのうちの一つ、ここでは１．８Ｖのトランジスタのゲート絶縁膜となると共に、パスコンの第２の容量絶縁膜となる。
続いて、第１の実施形態による図１７〜図２１と同様の工程を行う。更に続いて、第２の実施形態による図４１及び図４２と同様の工程を行う。これにより、図４７に示すように、接続プラグ５７及び配線６１を形成する。
しかる後、上層の層間絶縁膜、接続プラグ、及び配線の形成等の諸工程を経て、本実施形態の半導体メモリを形成する。
以上説明したように、本実施形態によれば、半導体メモリの製造工程を増加させることなく絶縁破壊耐性に優れた信頼性に懸念のない、小さな占有面積で所期の容量を確保する容量密度の高いパスコンを備えた不揮発性の半導体メモリが実現する。
上述の第１〜第３の実施形態を適宜組み合わせて、第２の容量絶縁膜の膜厚が相異なる複数種類（ここでは２種類又は３種類）のパスコンを形成するようにしても良い。
例えば、周辺回路領域の３．３Ｖのトランジスタのゲート絶縁膜と同じ第２の絶縁膜から第２の容量絶縁膜が形成されるパスコンＡと、１．８Ｖのトランジスタのゲート絶縁膜と同じ第２の絶縁膜から第２の容量絶縁膜が形成されるパスコンＢとを形成する。この場合、一連の記憶素子及び周辺回路のトランジスタを形成する工程において、パスコンＡについては、第２の実施形態による各工程で形成し、パスコンＢについては、第３の実施形態による各工程で形成する。これにより、工程数を増加させることなく、電源電圧の異なる必要に応じた複数種類のパスコンを記憶素子及び周辺回路のトランジスタと共に形成することができる。
なお、上述の第１〜第３の実施形態では、不揮発性の記憶素子及び周辺回路のトランジスタと共にパスコンを形成する場合を例示したが、半導体メモリに搭載される機能素子である他のキャパシタに適用することもできる。即ちこの場合、当該キャパシタを、上述の第１〜第３の実施形態と同様に、不揮発性の記憶素子及び周辺回路のトランジスタと共に形成する。
以下、半導体装置及びその製造方法の諸態様を付記としてまとめて記載する。
（付記１）半導体基板の上方で第１の絶縁膜を介して島状に形成された第１のゲートと、前記第１のゲートの上方で第２の絶縁膜を介して形成された第２のゲートとを備えた記憶素子と、
前記半導体基板の上方で第３の絶縁膜を介して形成された第３のゲートを備えたトランジスタと、
前記半導体基板の上方で第４の絶縁膜を介して形成された第１の電極と、前記第１の電極の上方で第５の絶縁膜を介して形成された第２の電極とを備えた容量素子と
を含み、
前記容量素子は、前記第４の絶縁膜が前記記憶素子の前記第１の絶縁膜と、前記第１の電極が前記記憶素子の前記第１のゲートと、前記第５の絶縁膜が前記トランジスタの前記第３の絶縁膜と、前記第２の電極が前記記憶素子の前記第２のゲートと、それぞれ同一の膜から形成されていることを特徴とする半導体装置。
（付記２）ゲート電圧に応じて前記第３の絶縁膜の厚みが異なる複数種類の前記トランジスタを有しており、
前記容量素子は、前記第５の絶縁膜が複数種類の前記トランジスタのうちの一つの前記第３の絶縁膜と同一の膜から形成されていることを特徴とする付記１に記載の半導体装置。
（付記３）複数種類の前記トランジスタは、それぞれ前記第３の絶縁膜の膜厚が相異なるものであることを特徴とする付記２に記載の半導体装置。
（付記４）それぞれ前記第３の絶縁膜の相異なる複数種類の前記容量素子を有することを特徴とする付記２又は３に記載の半導体装置。
（付記５）前記容量素子の前記第５の絶縁膜は、前記トランジスタの前記第３の絶縁膜よりも厚く形成されることを特徴とする付記１〜４のいずれか１項に記載の半導体装置。
（付記６）前記容量素子は、電源線と接地との間に接続されるバイパスコンデンサであることを特徴とする付記１〜５のいずれか１項に記載の半導体装置。
（付記７）半導体基板の第１の領域に、第１の絶縁膜を介して島状に形成された第１のゲートと、前記第１のゲートの上方で第２の絶縁膜を介して形成された第２のゲートとを備えた記憶素子と、
前記半導体基板の第２の領域に、第３の絶縁膜を介して形成された第３のゲートを備えたトランジスタと、
前記半導体基板の第３の領域に、第４の絶縁膜を介して形成された第１の電極と、前記第１の電極の上方で第５の絶縁膜を介して形成された第２の電極とを備えた容量素子と
をそれぞれ備えた半導体装置の製造方法であって、
第１の膜を成膜し、前記第１の領域に前記第１の膜からなる前記第１の絶縁膜を、前記第３の領域に前記第１の膜からなる前記第４の絶縁膜を形成する工程と、
第２の膜を成膜し、前記第１の領域に前記第２の膜からなる前記第１のゲートを、前記第３の領域に前記第２の膜からなる前記第１の電極を形成する工程と、
第３の膜を成膜し、前記第１の領域に前記第３の膜からなる前記第２の絶縁膜を形成する工程と、
第４の膜を成膜し、前記第２の領域では前記第４の膜からなる前記第３の絶縁膜を、前記第３の領域の前記第１の電極上では前記第４の膜からなる前記第５の絶縁膜を形成する工程と、
第５の膜を成膜し、前記第１の領域に前記第５の膜からなる前記第２のゲートを、前記第２の領域に前記第５の膜からなる前記第３のゲートを、前記第３の領域に前記第５の膜からなる前記第２の電極を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
（付記８）当該半導体装置は、ゲート電圧に応じて前記第３の絶縁膜の厚みが異なる複数種類の前記トランジスタを有しており、
前記容量素子の前記第５の絶縁膜を、複数種類の前記トランジスタのうちの一つの前記第３の絶縁膜と共に前記第４の膜から形成することを特徴とする付記７に記載の半導体装置の製造方法。
（付記９）複数種類の前記トランジスタは、それぞれ前記第３の絶縁膜の膜厚が相異なるものであることを特徴とする付記８に記載の半導体装置の製造方法。
（付記１０）それぞれ前記第３の絶縁膜の相異なる複数種類の前記容量素子を形成することを特徴とする付記８又は９に記載の半導体装置の製造方法。
（付記１１）前記第４の膜を、ラジカル酸化法により形成することを特徴とする付記７〜１０のいずれか１項に記載の半導体装置の製造方法。
（付記１２）前記容量素子の前記第５の絶縁膜は、前記トランジスタの前記第３の絶縁膜よりも厚く形成されることを特徴とする付記７〜１１のいずれか１項に記載の半導体装置の製造方法。
（付記１３）前記容量素子は、電源線と接地との間に接続されるバイパスコンデンサであることを特徴とする付記７〜１２のいずれか１項に記載の半導体装置の製造方法。
１０ 半導体基板
１１，３０，３２，５２，６３，６５，６７ シリコン酸化膜
１２，５３ シリコン窒化膜
１３ 素子分離溝
１４ 絶縁膜
１５ 素子分離構造
１６ 犠牲酸化膜
１７，１９，２１，２２，２８，３１，３８，４２，４４，４７，４９，６２，６４，６６，６９，７０，７２ レジストマスク
１８ トリプルウェル
１８ａ，２９ Ｐ型ウェル
１８ｂ，２０ Ｎ型ウェル
２３ 第１の絶縁膜
２４ ドープト・アモルファスシリコン膜
２５ 浮遊ゲート電極
２６ 第１の電極
２７ ＯＮＯ膜
３３，６８ 第２の絶縁膜
３４ 多結晶シリコン膜
３５ 反射防止膜
３６ 制御ゲート電極
３７ 第２の電極
３９，４３，４５，５０，７１ Ｎ型不純物領域
４０ 第１のサイドウォール絶縁膜
４１ ゲート電極
４６ 第２のサイドウォール絶縁膜
４８ Ｐ型不純物領域
５１ シリサイド層
５４ 層間絶縁膜
５５ コンタクト孔
５６ 下地膜
５７ 接続プラグ
５８，６０ 密着層
５９ 金属層
６１ 配線

Claims (10)

  1. 半導体基板の上方で第１の絶縁膜を介して島状に形成された第１のゲートと、前記第１のゲートの上方で第２の絶縁膜を介して形成された第２のゲートとを備えた記憶素子と、
    前記半導体基板の上方で第３の絶縁膜を介して形成された第３のゲートを備えたトランジスタと、
    前記半導体基板の上方で第４の絶縁膜を介して形成された第１の電極と、前記第１の電極の上方で第５の絶縁膜を介して形成された第２の電極とを備えた容量素子と
    を含み、
    前記容量素子は、前記第４の絶縁膜が前記記憶素子の前記第１の絶縁膜と、前記第１の電極が前記記憶素子の前記第１のゲートと、前記第５の絶縁膜が前記トランジスタの前記第３の絶縁膜と、前記第２の電極が前記記憶素子の前記第２のゲートと、それぞれ同一の膜から形成されていることを特徴とする半導体装置。
  2. ゲート電圧に応じて前記第３の絶縁膜の厚みが異なる複数種類の前記トランジスタを有しており、
    前記容量素子は、前記第５の絶縁膜が複数種類の前記トランジスタのうちの一つの前記第３の絶縁膜と同一の膜から形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 複数種類の前記トランジスタは、それぞれ前記第３の絶縁膜の膜厚が相異なるものであることを特徴とする請求項２に記載の半導体装置。
  4. それぞれ前記第３の絶縁膜の相異なる複数種類の前記容量素子を有することを特徴とする請求項２又は３に記載の半導体装置。
  5. 前記容量素子の前記第５の絶縁膜は、前記トランジスタの前記第３の絶縁膜よりも厚く形成されることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
  6. 半導体基板の第１の領域に、第１の絶縁膜を介して島状に形成された第１のゲートと、前記第１のゲートの上方で第２の絶縁膜を介して形成された第２のゲートとを備えた記憶素子と、
    前記半導体基板の第２の領域に、第３の絶縁膜を介して形成された第３のゲートを備えたトランジスタと、
    前記半導体基板の第３の領域に、第４の絶縁膜を介して形成された第１の電極と、前記第１の電極の上方で第５の絶縁膜を介して形成された第２の電極とを備えた容量素子と
    をそれぞれ備えた半導体装置の製造方法であって、
    第１の膜を成膜し、前記第１の領域に前記第１の膜からなる前記第１の絶縁膜を、前記第３の領域に前記第１の膜からなる前記第４の絶縁膜を形成する工程と、
    第２の膜を成膜し、前記第１の領域に前記第２の膜からなる前記第１のゲートを、前記第３の領域に前記第２の膜からなる前記第１の電極を形成する工程と、
    第３の膜を成膜し、前記第１の領域に前記第３の膜からなる前記第２の絶縁膜を形成する工程と、
    第４の膜を成膜し、前記第２の領域では前記第４の膜からなる前記第３の絶縁膜を、前記第３の領域の前記第１の電極上では前記第４の膜からなる前記第５の絶縁膜を形成する工程と、
    第５の膜を成膜し、前記第１の領域に前記第５の膜からなる前記第２のゲートを、前記第２の領域に前記第５の膜からなる前記第３のゲートを、前記第３の領域に前記第５の膜からなる前記第２の電極を形成する工程と
    を含むことを特徴とする半導体装置の製造方法。
  7. 当該半導体装置は、ゲート電圧に応じて前記第３の絶縁膜の厚みが異なる複数種類の前記トランジスタを有しており、
    前記容量素子の前記第５の絶縁膜を、複数種類の前記トランジスタのうちの一つの前記第３の絶縁膜と共に前記第４の膜から形成することを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 複数種類の前記トランジスタは、それぞれ前記第３の絶縁膜の膜厚が相異なるものであることを特徴とする請求項７に記載の半導体装置の製造方法。
  9. それぞれ前記第３の絶縁膜の相異なる複数種類の前記容量素子を形成することを特徴とする請求項７又は８に記載の半導体装置の製造方法。
  10. 前記第４の膜を、ラジカル酸化法により形成することを特徴とする請求項６〜９のいずれか１項に記載の半導体装置の製造方法。
JP2010217026A 2010-09-28 2010-09-28 半導体装置及びその製造方法 Expired - Fee Related JP5617487B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010217026A JP5617487B2 (ja) 2010-09-28 2010-09-28 半導体装置及びその製造方法
US13/170,711 US8865536B2 (en) 2010-09-28 2011-06-28 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010217026A JP5617487B2 (ja) 2010-09-28 2010-09-28 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012074466A true JP2012074466A (ja) 2012-04-12
JP5617487B2 JP5617487B2 (ja) 2014-11-05

Family

ID=45869774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010217026A Expired - Fee Related JP5617487B2 (ja) 2010-09-28 2010-09-28 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US8865536B2 (ja)
JP (1) JP5617487B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016051822A (ja) * 2014-08-29 2016-04-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2018123435A1 (ja) * 2016-12-26 2018-07-05 株式会社デンソー 半導体装置およびその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5977002B2 (ja) * 2011-08-25 2016-08-24 東京エレクトロン株式会社 トレンチの埋め込み方法および半導体集積回路装置の製造方法
US11120884B2 (en) 2015-09-30 2021-09-14 Sunrise Memory Corporation Implementing logic function and generating analog signals using NOR memory strings
US10121553B2 (en) 2015-09-30 2018-11-06 Sunrise Memory Corporation Capacitive-coupled non-volatile thin-film transistor NOR strings in three-dimensional arrays
US11751391B2 (en) 2018-07-12 2023-09-05 Sunrise Memory Corporation Methods for fabricating a 3-dimensional memory structure of nor memory strings
WO2021127218A1 (en) * 2019-12-19 2021-06-24 Sunrise Memory Corporation Process for preparing a channel region of a thin-film transistor
WO2022047067A1 (en) 2020-08-31 2022-03-03 Sunrise Memory Corporation Thin-film storage transistors in a 3-dimensional array or nor memory strings and process for fabricating the same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521808A (ja) * 1991-07-09 1993-01-29 Hitachi Ltd 半導体集積回路装置の製造方法
JPH10308454A (ja) * 1997-05-02 1998-11-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2000150683A (ja) * 1998-11-18 2000-05-30 Denso Corp 不揮発性半導体記憶装置及びその製造方法
JP2000150789A (ja) * 1998-11-10 2000-05-30 Toshiba Corp 半導体集積回路
JP2001237327A (ja) * 2001-01-29 2001-08-31 Seiko Instruments Inc 半導体装置及びその製造方法
JP2005072237A (ja) * 2003-08-25 2005-03-17 Renesas Technology Corp 半導体装置の製造方法
JP2006054369A (ja) * 2004-08-13 2006-02-23 Toshiba Corp 半導体装置
JP2006310601A (ja) * 2005-04-28 2006-11-09 Toshiba Corp 半導体装置およびその製造方法
JP2009295781A (ja) * 2008-06-05 2009-12-17 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191444B1 (en) * 1998-09-03 2001-02-20 Micron Technology, Inc. Mini flash process and circuit
JP4068746B2 (ja) * 1998-12-25 2008-03-26 株式会社ルネサステクノロジ 半導体集積回路装置
US6153463A (en) * 1999-07-09 2000-11-28 Macronix International Co., Ltd. Triple plate capacitor and method for manufacturing
JP2002016230A (ja) 2000-06-19 2002-01-18 Micronics Internatl Co Ltd キャパシタ及びその製造方法
US7135734B2 (en) * 2001-08-30 2006-11-14 Micron Technology, Inc. Graded composition metal oxide tunnel barrier interpoly insulators
JP4605956B2 (ja) * 2001-09-19 2011-01-05 株式会社リコー 半導体装置の製造方法
JP4451594B2 (ja) * 2002-12-19 2010-04-14 株式会社ルネサステクノロジ 半導体集積回路装置及びその製造方法
US7790544B2 (en) * 2006-03-24 2010-09-07 Micron Technology, Inc. Method of fabricating different gate oxides for different transistors in an integrated circuit

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521808A (ja) * 1991-07-09 1993-01-29 Hitachi Ltd 半導体集積回路装置の製造方法
JPH10308454A (ja) * 1997-05-02 1998-11-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2000150789A (ja) * 1998-11-10 2000-05-30 Toshiba Corp 半導体集積回路
JP2000150683A (ja) * 1998-11-18 2000-05-30 Denso Corp 不揮発性半導体記憶装置及びその製造方法
JP2001237327A (ja) * 2001-01-29 2001-08-31 Seiko Instruments Inc 半導体装置及びその製造方法
JP2005072237A (ja) * 2003-08-25 2005-03-17 Renesas Technology Corp 半導体装置の製造方法
JP2006054369A (ja) * 2004-08-13 2006-02-23 Toshiba Corp 半導体装置
JP2006310601A (ja) * 2005-04-28 2006-11-09 Toshiba Corp 半導体装置およびその製造方法
JP2009295781A (ja) * 2008-06-05 2009-12-17 Toshiba Corp 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016051822A (ja) * 2014-08-29 2016-04-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2018123435A1 (ja) * 2016-12-26 2018-07-05 株式会社デンソー 半導体装置およびその製造方法
US10756098B2 (en) * 2016-12-26 2020-08-25 Denso Corporation Semiconductor device and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
US20120074478A1 (en) 2012-03-29
US8865536B2 (en) 2014-10-21
JP5617487B2 (ja) 2014-11-05

Similar Documents

Publication Publication Date Title
US10074655B2 (en) Memory device with manufacturable cylindrical storage node
JP5617487B2 (ja) 半導体装置及びその製造方法
US11903191B2 (en) Embedded flash memory device with floating gate embedded in a substrate
JP2009094204A (ja) 半導体装置およびその製造方法
JP6629142B2 (ja) 半導体装置およびその製造方法
JP6299114B2 (ja) 半導体装置及び半導体装置の製造方法
JP4791191B2 (ja) 半導体装置及びその製造方法
KR20120080092A (ko) 금속 실리사이드층을 포함하는 반도체 소자 및 그 제조 방법
US10818688B2 (en) Storage device
JP2006120707A (ja) 可変抵抗素子および半導体装置
WO2018074093A1 (ja) 半導体記憶素子、半導体記憶装置、および半導体システム
CN110571218B (zh) 铁电随机存取存储器器件
JP2011129762A (ja) 半導体装置及び半導体装置の製造方法
JP2015231025A (ja) 半導体装置及びその製造方法
US8878253B2 (en) Semiconductor devices
JP2008294111A (ja) 半導体装置の製造方法
US10002768B2 (en) Semiconductor device and manufacturing method thereof
JPWO2012077178A1 (ja) 半導体装置
JP5861196B2 (ja) 半導体装置
US20100258850A1 (en) Semiconductor integrated device
US9147688B2 (en) Semiconductor device and method of manufacturing the same
JP5566003B2 (ja) 半導体装置およびその製造方法
JP2010129740A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2006222277A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2024043345A (ja) 半導体装置、及び、半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140819

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140901

R150 Certificate of patent or registration of utility model

Ref document number: 5617487

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees