JP2011508249A

JP2011508249A - 大規模ディスプレイ・システム

Info

Publication number: JP2011508249A
Application number: JP2010538050A
Authority: JP
Inventors: カーラティ，ハミッド; セフトン，ロバート・ジェイ; ブラック，シェルドン・リー; クライン，ダニエル・エス; バーギニ，アンソニー・ディー
Original assignee: アドバンス・ディスプレイ・テクノロジーズ・インコーポレーテッド
Priority date: 2007-12-11
Filing date: 2008-12-03
Publication date: 2011-03-10
Anticipated expiration: 2028-12-03
Also published as: CA2709162A1; CN101952878B; US20090146931A1; BRPI0819879A2; EP2232472A4; WO2009076114A1; CN101952878A; JP5592799B2; US8558755B2; MX2010006486A; EP2232472A1

Abstract

システムは、多数のディスプレイ・パネルで形成された大規模ＬＥＤディスプレイにデータをロバストに配信する。このシステムは、複数のデータ・ハブを含み、各ディスプレイ・パネルが、当該パネルの画素毎に冗長データを受け取るために、少なくとも２つのデータ・ハブに接続されている。更に、各データ・ハブは、当該データ・ハブが接続されているパネルの画素毎に画素データを供給するために、ディスプレイの少なくとも２つのパネルに接続されている。
【選択図】図１

Description

関連出願に対する相互引用
本願は、"Data And Power Distribution System and Method For A Large Scale Display"（大規模ディスプレイ用データおよび電力配信システムおよび方法）と題する同時係属中の米国特許出願第１２／００１，２７７号、"Enumeration System and Method For A LED Display"（ＬＥＤディスプレイの位置指定システムおよび方法）と題する同時係属中の米国特許出願第１２／００１，３１２号、および"Large Scale LED Display"（大規模ＬＥＤディスプレイ）と題する同時係属中の米国特許出願第１２／００１，３１５号と関連があり、各々、本願と同時に出願された。

連邦の支援による研究または開発に関する宣告適用なし（Ｎ／Ａ）

技術分野
本発明は、大規模ＬＥＤディスプレイ・システムに関し、更に特定すれば、データを大規模ＬＥＤディスプレイに配信するシステムに関するものである。

従来技術

多数のＬＥＤモジュールによって形成されたＬＥＤディスプレイが知られており、各ＬＥＤモジュールはディスプレイの１つの画素に用いられる。ＬＥＤモジュールの各々は、多数の異なる色のＬＥＤを有し、その強度を制御して異なる色の多数の画素を発生する。これら周知の形式のＬＥＤディスプレイの例が、Pharesの米国特許第５，４２０，４８２号およびYoksza et al.の米国特許第５，４１０，３２８号に示されている。

Pharesの米国特許第５，４２０，４８２号およびYoksza et al.の米国特許第５，４１０，３２８号の双方では、ＬＥＤモジュールが直列に一列にまたはディジー・チェーン構成で接続されており、データ・ストリームが１つのＬＥＤモジュールに入力され、このＬＥＤモジュールはデータ・ストリームからそのモジュールのためのデータの部分集合を抽出し、データ・ストリームの残り部分またはデータ・ストリーム全体を連続して次のＬＥＤモジュールに受け渡す。Lys et al.の米国特許第７，２５３，５６６号およびMueller et al.の米国特許第６，０１６０３８号は、それぞれ、発光または照明用システムを開示し、このシステムはディジー・チェーン構成またはバイナリ・ツリー構成に接続されたＬＥＤ発光ユニット即ちノードを含み、２つのノードが１つのノードの出力に接続されている。これら既知のシステムでは、１つのプロセッサがデータ・ストリームＩをＬＥＤモジュールまたはノードに供給し、次いでこのＬＥＤモジュールまたはノードはこのデータ・ストリームを、チェーンにおける次のモジュールまたはノードに送る。プロセッサとＬＥＤモジュールとの間における通信が途絶えると、システムは動作不能となる。

本発明によれば、データをＬＥＤディスプレイに配信する従来のシステムの欠点を克服する。本発明によれば、従来のシステムよりも遥かに堅牢な大規模ＬＥＤディスプレイにデータを供給するシステムおよび方法を提供する。

本発明の特徴の１つによれば、ディスプレイ・システムは、複数のディスプレイ・パネルを含み、各パネルは、ＬＥＤ画素モジュールの二次元アレイで形成されており、各画素モジュールは、複数の多色ＬＥＤを支持する筐体と、受け取った画素データに応答して当該モジュールのＬＥＤの彩度を制御するコントローラとを含む。また、本ディスプレイ・システムは、複数のデータ・ハブも含み、各ディスプレイ・パネルが、当該パネルの画素毎に冗長画素データを受け取るために、少なくとも２つのデータ・ハブに接続されており、各データ・ハブがパネルの異なる画素モジュールに接続されており、各データ・ハブが、当該データ・ハブが接続されているパネルの画素毎に画素データを供給するために、ディスプレイの少なくとも２つのパネルに接続されている。

本発明の別の特徴によれば、各パネルの少なくとも４つの画素モジュールが、当該パネルの画素毎に冗長画素データを直接受け取るように、各データ・ハブが各パネルの少なくとも２つの画素モジュールに接続されている。

本発明の更に別の特徴によれば、データ・ハブから冗長データを直接受け取るパネルの画素モジュールの各々は、パネルの複数の他の画素モジュールに、受け取ったデータを配信し、次いで、他の画素モジュールは、受け取ったデータを、パネルの複数の更に別の画素モジュールに配信する。このデータ配信は、パネルのデータ全てがパネルの画素モジュールの全てに配信されるまで継続する。

本発明の更に別の特徴によれば、ディスプレイの複数の画素モジュールは、４つの他の画素モジュールの内任意の１つから直接データを受け取ることができる。
本発明のこれらおよびその他の利点ならびに新規な特徴、更にはその例示する実施形態の詳細は、以下の説明および図面から一層深く理解できよう。

図１は、本発明の一実施形態によるＬＥＤディスプレイ・システムを示すブロック図である。図２は、図１に示したＬＥＤディスプレイの一部の部分的正面図である。図３は、図１のＬＥＤディスプレイ・システムのデータ・ハブのブロック図である。図４Ａは、図３のデータ・ハブのＦＰＧＡのブロック図である。図４Ｂは、図３のデータ・ハブのＦＰＧＡのブロック図である。図５は、本発明によるマスタＬＥＤモジュールのブロック図である。図６Ａは、図５のマスタＬＥＤモジュールのＦＰＧＡのブロック図である。図６Ｂは、図５のマスタＬＥＤモジュールのＦＰＧＡのブロック図である。図７は、本発明によるスレーブＬＥＤモジュールのブロック図である。図８は、マスタおよびスレーブ・モジュールのＬＥＤの強度を制御するパルス幅変調回路の模式図である。図９は、本発明の一実施形態による電力ハブのブロック図である。

本発明による屋内および野外使用用大規模ＬＥＤディスプレイ１０は、その高さ×幅寸法が約３ｍ×６ｍから２４ｍ×３２ｍ、または約１０ｆｔ×２０ｆｔから８０ｆｔ×１０５ｆｔである。しかしながら、本発明は、これよりも大きなディスプレイおよび小さなディスプレイにも用いることができることは、認められてしかるべきである。約２４ｍ×３２ｍのディスプレイは、４８０画素×６４０画素、即ち、合計で３０７，２００画素を有する。このようなディスプレイ１０は非常に大きいので、図１にはディスプレイの一部のみを示す。更に、そのサイズのために、堅牢なディスプレイが望まれる。以下で詳細に説明するが、本発明のデータおよび電力配信システムおよび方法はこのような堅牢なディスプレイを提供し、１つのコンポーネントの故障が、ディスプレイあるいはディスプレイの１つの行または列であっても、動作不能にすることはない。

ディスプレイ１０の各画素は、図２に示すように、筐体２２の中に装着されている２つの赤色ＬＥＤ１６、２つの青色ＬＥＤ１８、および２つの緑色ＬＥＤ２０を有するモジュール１２または１４によって発生する。以下で説明するが、モジュール筐体２２の内部にある回路が、多数の異なる色の画素を発生するために、赤色ＬＥＤ、緑色ＬＥＤ、および青色ＬＥＤの強度を制御する。これは、当技術分野では周知である。モジュール１２、１４の各々は、図２では、１対の赤色ＬＥＤ、緑色ＬＥＤ、および青色ＬＥＤを有するように示されているが、赤色ＬＥＤ、緑色ＬＥＤ、および青色ＬＥＤの数は、個々のＬＥＤの光束密度および／または個々のモジュール間の間隔に応じて、様々に変化する可能性がある。モジュール１２、１４およびディスプレイ１０の支持構造の機械的および／または構造的特徴の詳細は、"Large Scale LED Display"（大規模ＬＥＤディスプレイ）と題する同時係属中の米国特許出願第＿＿＿＿＿＿＿号に開示されており、ここでこの出願を引用したことにより、その内容は本願にも含まれるものとする。

ディスプレイ１０には、２種類の画素モジュール、マスタＬＥＤモジュール１２およびスレーブＬＥＤモジュール１４が採用されている。各マスタ・モジュールは、ディスプレイのセグメント２４における１群のスレーブ・モジュールと関連付けられている。本発明の好ましい実施形態によれば、各セグメント２４は、１つのマスタ・モジュールおよび１５個のスレーブ・モジュールを有し、ディスプレイの１６画素を発生する。しかしながら、スレーブ・モジュールの数は、用いられる本発明の態様に応じて、０からいずれの数まででも変化することができる。好ましい実施形態では、ディスプレイ１０のセグメント２４は直線状であり、ディスプレイ１０の列方向に延びている。しかしながら、これらのセグメントはディスプレイの行方向に延びることもできる。更に、これらのセグメントは直線状である必要はなく、少なくとも１つのマスタＬＥＤモジュールを含む、モジュールのブロックで形成することができる。１６画素の直線状セグメントを有する４８０×６４０ディスプレイでは、ディスプレイの各列に３０個のセグメント２４がある。これらのセグメント２４は、各マスタ・モジュールがマスタ・モジュールの１つの行に入るように位置合わせすることが好ましい。したがって、４８０×６４０ディスプレイには、３０行のマスタ・モジュールがあり、これらの行の各々には６４０個のマスタ・モジュールがあり、マスタ・モジュールの行の各々の間には、１５行のスレーブ・モジュールがある。

各マスタＬＥＤモジュール１２は、その行において隣接するマスタＬＥＤモジュールに接続されており、それらの間における直接通信を可能にする。また、各マスタ・モジュールは、その列において隣接するセグメントのマスタ・モジュールにも接続されており、それえらの間における直接通信を可能にする。したがって、マスタ・モジュールは、４つまでの他のマスタ・モジュール、およびマスタ・モジュール・セグメントにおける１５個のスレーブ・モジュールの各々と直接通信することができる。

ディスプレイ１０は、展開を一層容易にするために、多数のパネル２６、２７で構成されている。本発明の好ましい実施形態によれば、各パネルは１６列のＬＥＤモジュールを有し、最大高さのパネルは４８０行のＬＥＤモジュールを有するが、ディスプレイ・パネルの各々は、所望の高さおよび幅であればいずれでも有することができる。４８０×６４０ディスプレイが、１６列のディスプレイ・パネルを有する場合、４０枚のディスプレイ・パネルを用いる。各ディスプレイ・パネル２６は、２つのデータ・ハブ、メイン・データ・ハブ２８および冗長データ・ハブ２９からのパネル２６の画素全てを制御するために、冗長データを受け取ることができる。これらのデータ・ハブの各々は、２つのデータ・ストリーム、一方のデータ・ストリームをパネル２６に供給し他方のデータ・ストリームをパネル２７に供給することによって、２つの隣接するディスプレイ・パネル２６および２７の画素の全てについてのデータを供給する。更に、各データ・ハブは、２本のデータ・ケーブル上で、各ディスプレイ・パネルに冗長データを供給することができる。したがって、データ・ハブ２８は、データ・ケーブル３０上においてディスプレイ・パネル２６の画素についてのデータ全てを供給し、データ・ケーブル３１上においてパネル２６についての冗長データを供給することができる。ディスプレイ・パネル２６は、データ・ケーブル３２またはデータ・ケーブル３３上において、データ・ハブ２９から、パネルの画素全てについて同じデータを受け取ることができる。したがって、ディスプレイ・パネル２６は、２つのデータ・ハブ２８、２９からの４本のデータ・ケーブル３０、３１、３２、および３３のいずれか１本においてデータを受け取ることができる。また、データ・ハブ２８は、データ・ケーブル３４上において、ディスプレイ・パネル２７の画素についてのデータ全てを供給し、データ・ケーブル３５上においてパネル２７についての冗長データを供給することができる。ディスプレイ・パネル２７は、データ・ケーブル３６またはデータ・ケーブル３７上で、データ・ハブ２９から同じデータを受け取る。したがって、ディスプレイ・パネル２７は４本のデータ・ケーブル３４、３５、３６、および３７のいずれか１本において冗長データを受け取ることができる。

４本のデータ・ケーブル３０〜３３上においてディスプレイ・パネル２６によって受け取られた冗長データ・ストリームは、４つのそれぞれのマスタＬＥＤモジュールに入力される。しかしながら、好ましい実施形態では、１度に４つの冗長入力の内１つののみがアクティブとなって画素データを搬送する。既存の接続が不良となった場合、メイン・データ・ハブのみが冗長接続を可能にする。更に、メイン・データ・ハブがもはやパネルを駆動していないことを検出した場合、冗長データ・ハブのみがデータをパネルに送る。データ・ストリームを受け取るマスタ・モジュールの各々は、そのマスタ・モジュールおよびそのセグメントの中にあり関連のあるスレーブ・モジュールに宛てられたデータを抽出する。次いで、データ・ストリームを受け取ったマスタ・モジュールの各々は、データ・ストリームをその行内において隣接するマスタ・モジュールおよび隣接するセグメント内におけるマスタ・モジュールに出力する。これについては、以下で詳しく論ずる。各マスタ・モジュールは、受け取ったデータ・ストリームから、そのセグメントのためのデータを抜き出して、データ・ストリームの残り部分のみを他のマスタ・モジュールに送ることもできる。しかしながら、好ましい実施形態では、各マスタ・モジュールは、そのデータをデータ・ストリームから抜き出さず、リピータとして作用して、データ・ストリームからそのセグメントのためのデータのコピーを抽出した後、受け取ったデータ・ストリーム全体を直接３つまでの他のマスタ・モジュールに受け渡す。このように、ディスプレイ・パネル２６のデータ・ストリームは、マスタ・モジュール１２の各々によって、パネル２６全域にわたって配信されることになる。マスタ・モジュール１２は、４つまでの他のマスタ・モジュール１２からデータ・ストリームを受け取ることができるので、１つまたは２つのマスタ・モジュールが故障しても、先行技術のシステムのように、ディスプレイが動作不能になることはなく、ディスプレイの列または行全体ですら動作不能になることもない。１つのマスタ・モジュールが故障すると、４８０×６４０画素ディスプレイ１０の３０７，２００画素の内１６個が影響を受けるだけである。１つのスレーブ１４モジュールが故障しても、ディスプレイ１０の他のいずれのモジュールにも影響を及ぼすことはない。

図１に示すようなディスプレイ１０を制御するシステムは、メイン・コントローラ４０を含む。メイン・コントローラ４０は、中央演算装置（ＣＰＵ）４２および関連するメモリを含み、ディスプレイ・システムの残りの部分を制御および監視する。また、メイン・コントローラ４０は、ビデオ・プロセッサ４４も含む。ビデオ・プロセッサ４４は、未圧縮ビデオあるいはＭＰＥＧ４またはＨ．２６４等のようないずれかのフォーマットの圧縮ビデオを受け取ることができる。ビデオ・プロセッサ４４は、このビデオをディスプレイ１０のサイズに倍率調整(scale)し、従来のラスタ・スキャン・フォーマットの未圧縮ディジタル・ビデオを通信ハブ４６に供給する。通信ハブ４６は、ＳＲＡＭのようなメモリとマイクロコントローラとを含む。ラスタ・スキャン・ビデオ・データは、通信ハブ４６のメモリに格納される。通信ハブのメモリからのビデオ・データは、メモリから読み出されて、データ・ハブ２８および２９に１列ずつ逆の順序で転送され、最初の列の最下位にある画素のデータが最初にデータ・ハブに転送されるようになっている。一実施形態では、通信ハブ４６によってデータ・ハブ２８および２９に送られるデータの各パケットは、当該パケットにおけるデータの列番号を識別する列ヘッダを含み、これに続いてセグメント・ヘッダがある。セグメント・ヘッダは、データと関連付けられているセグメント番号を含む。また、セグメント・ヘッダは、ステータス要求を識別する制御ワードと、セグメントにおける画素数を識別する画素カウントとを含むこともできる。画素カウントは、セグメントにおけるモジュール毎に、後に続く画素データのバイト数をカウントする。セグメント画素データは、セグメント・ヘッダに続き、画素のそれぞれの赤色ＬＥＤ、緑色ＬＥＤ、および青色ＬＥＤの強度を制御するために３バイトのデータが画素毎に送られる。代替実施形態では、通信ハブまたはデータ・ハブは異なるタイプのパケットをディスプレイ・パネルに送ることができ、この場合、パケットはパケット・タイプ識別子を含む。送出可能な異なるタイプのパケットは、マスタ・モジュール位置指定メッセージ、表示データおよび／または制御メッセージ、マスタ・モジュール・ステータス要求、ならびにスレーブ・モジュール・ステータス要求を含む。画素データを含むパケットは、マスタ・モジュールの列番号およびセグメント番号で形成されたマスタ・モジュール・アドレスと、少なくとも１つのスレーブ・モジュール・アドレスとを含み、スレーブ・モジュール・アドレスの後ろに、スレーブ・モジュールのＬＥＤデータが続く。尚、各マスタ・モジュールは、当該マスタ・モジュールのＬＥＤを制御するためにスレーブ・モジュール・マイクロコントローラ回路を含むことを注記しておく。マスタ・モジュールにおけるスレーブ・モジュール・マイクロコントローラは、スレーブ・モジュール・アドレスを有する。したがって、マスタ・モジュールは、そのＬＥＤマイクロコントローラのために、マスタ・モジュール・アドレスおよび関連スレーブ・アドレス(associate slave address)を有する。また、表示データ・パケットはコマンドも含む。このコマンドは、後続のデータを、個々のマスタまたはスレーブ・モジュールの表示データとして、またはモジュールのセグメントの表示データとして識別する。この代替パケット構造によって、柔軟性を高めることができるので、異なるパケット・タイプを種々のコマンドと共にディスプレイ・パネルに送ることが可能になる。

通信ハブ４６は、それぞれのデータ・ハブ２８および２９に接続されている１対のＧｂＥリンク４８および４９上で、ディスプレイ１０全体のデータを収容する冗長データ・ストリームを送る。各データ・ハブは、受け取ったデータ・ストリームに応答して、当該データ・ハブが制御する２つのパネルのデータの列を抽出する。データ・ハブは、残りの部分、または受け取ったままのデータ・ストリーム全体を別のデータ・ハブに受け渡す。このように、データ・ストリームは、ディスプレイ・システムにおけるデータ・ハブの全てについて、データ・ハブ間で次々に配信される。具体的には、データ・ハブ２８は、ディスプレイ１０全体のデータを収容するデータ・ストリームをＧｂＥリンク４８上で受け取る。データ・ハブ２８は、ディスプレイ・パネル２６に宛てる列１〜１６のデータ、およびディスプレイ・パネル２７に宛てる列１７〜３２のデータを抽出し、次いでデータ・ストリーム全体をデータ・ハブ５１にＧｂＥリンク５０上で受け渡す。一方、データ・ハブ５１は、次の１対のディスプレイ・パネル、即ち、ディスプレイ・パネル５２および５３に宛てるデータを順次抽出し、次いでデータ・ストリーム全体をデータ・ハブ５６に受け渡す。同様に、データ・ハブ２９は、ディスプレイ１０全体のデータを収容するデータ・ストリームをＧｂＥリンク４９上で受け取る。データ・ハブ２９は、ディスプレイ・パネル２６に宛てる列１〜１６のデータ、およびディスプレイ・パネル２７に宛てる列１７〜３２のデータを抽出し、次いでデータ・ストリーム全体をデータ・ハブ５５にＧｂＥリンク５４上で受け渡す。データ・ハブ５５は、ディスプレイ・パネル５２および５３に宛てるデータを抽出し、データ・ストリーム全体をデータ・ハブ５８に受け渡す。データ・ストリームの配信は、ディスプレイ・パネル１０を制御するデータ・ハブの全てがそれらのビデオ・フレームのデータを受け取り終えるまで、１対のデータ・ハブ毎に続けられる。次いで、データの配信は、ビデオ・プレゼンテーションのフレーム全てについて継続する。

各データ・ハブの構造を図３に示す。各データ・ハブは、デュアルＧｂＥインターフェース６０を含む。前述のように、デュアルＧｂＥインターフェース６０は、通信ハブ４６またはアップストリーム・データ・ハブのいずれかに接続されており、更に、ダウンストリーム・データ・ハブに接続されている。受け取られたデータ・ストリームは、データ・ハブＦＰＧＡ６２によってＳＲＡＭ６４に格納される。データ・ハブＦＰＧＡ６２は、フラッシュ・メモリ６８に格納されているソフトウェア／ファームウェアにしたがって、データをＳＲＡＭ６４に格納し、データをＳＲＡＭ６４から読み出す。データ・ハブは、ＬＶＤＳケーブルに合わせて４つのデータ・ポート７０〜７３を含む。ＬＶＤＳケーブルは、データ・ハブを１対のディスプレイ・パネルに接続する。例えば、データ・ハブ２８では、ポート７０および７１が、パネル２６の２つのマスタＬＥＤモジュールに向かうＬＶＤＳケーブル３０および３１に接続され、データ・ポート７２および７３は、ディスプレイ・パネル２７の２つのマスタＬＥＤモジュールに向かうＬＶＤＳケーブル３４および３５に接続されている。

各データ・ハブは、その関連する１対のディスプレイ・パネルにビデオ・データを転送することに加えて、そのディスプレイ・パネルの診断も行う。図９に示すような、関連する電力ハブから、電力がデータ・ハブに供給される。データ・ハブは、その関連する電力ハブのステータスを監視し、その関連する電力ハブおよびその関連するディスプレイ・パネルのステータスをメイン・コントローラ４０の通信ハブ４６に伝達する。図４に詳細に示すように、データ・ハブＦＰＧＡ６２は、ディスプレイ・パネルおよびメイン・コントローラ４０に宛てたビデオ・データおよびメッセージをＳＲＡＭ６４に転送しそしてＳＲＡＭ６４から転送するために、直接メモリ・アクセス（ＤＭＡ）を有する共有メモリ・コントローラを含む。

マスタＬＥＤモジュール１２の各々の構造を図５および図６に示す。各マスタ・モジュールは、マスタ・モジュール１２の赤色ＬＥＤ８２、緑色ＬＥＤ８４、および青色ＬＥＤ８６の強度を制御するために、図８に示すマイクロコントローラ８０および関連する駆動回路を含む。マスタ・モジュール１２のマイクロコントローラ８０は、スレーブ・モジュール１４について以下で詳細に説明するのと同様に、ＬＥＤを制御し、マイクロコントローラ８０は、先に記したような、関連するスレーブ・モジュール・アドレスを有する。図８を参照して以下で説明するＬＥＤ制御機能を実行することに加えて、マスタ・モジュール１２のマイクロコントローラ８０は、フラッシュ・メモリ８８に格納されている設定情報にしたがって、マスタ・モジュールＦＰＧＡコントローラ９０をプログラミングする。各マスタＬＥＤモジュール１２は、４つの双方向ポート、即ち、北側ポート９１、東側ポート９２、南側ポート９３、および西側ポート９４を含み、これらのポートはモジュールのＦＰＧＡコントローラ９０に結合されている。マスタ・モジュールのコントローラ９０は、それと関連のあるスレーブ・モジュールの各々と、北側ポート９１に接続されている共通Ｉ２Ｃシリアル・バス９２を通じて通信する。コントローラ９０は、４つまでの他のマスタＬＥＤモジュール１２と、ポート９１、９２、９３、および９４に接続されているそれぞれのＬＶＤＳケーブルを通じて通信する。

マスタＬＥＤモジュール１２の電力は、データ・ハブを通じて、図９に示すような電力ハブからモジュール１２に結合されている電力ケーブルから受電される。マスタＬＥＤモジュールが受電する電力は、調整されておらず、１５〜３６ボルトＤ．Ｃ．の範囲である。モジュール１２の中にあるスイッチング電圧レギュレータ９６が、入力電圧を調整して９Ｖに落としていく。９Ｖのレール電圧は、北側ポート９１を通って、マスタ・モジュールのセグメントの中にあるスレーブＬＥＤモジュールに配電される。マスタ・モジュール１２の中にあるブロック９８は、９Ｖのレールを３．３Ｖに落とす別のスイッチング電圧レギュレータを含む。同様にブロック９８の内部にある１対の線形電圧レギュレータが、３．３ＶをマスタＬＥＤモジュールＦＰＧＡコントローラ９０に合わせて２．５Ｖおよび１．２Ｖに落とす。

ＦＰＧＡコントローラ９０は、図６に示すように、ダウンストリーム・パケット・マルチプレクサ１００を含む。ダウンストリーム・パケット・マルチプレクサ１００は、入力フィルタ非同期シリアル受信部およびデータ・デコーダ１００〜１０４ならびに入力フィルタ１０５〜１０８を介して、それぞれのデータ・ポート９１〜９４に結合されている。受信部およびデコーダ１００〜１０４は、それぞれのポートにおいてデータ・ストリームを受け取り復元する。各入力フィルタ１０５〜１０８は、各入力ストリームをハブ・ストリーム、即ち、ダウンストリーム配信のためにデータ・ハブから発したデータとして、またはＭＬＭストリーム、即ち、マスタ・モジュールから発してデータ・ハブに返送される、応答パケットまたは回答パケットのようなデータとして識別する。入力フィルタ１０５〜１０８は、入力ストリームが有効な場合にのみ、パケットを先に転送する。ダウンストリーム・パケット・マルチプレクサ１００は、４つの入力ポートの内１つをアップストリーム・ポートとして選択し、データ・ハブから発したパケットを、選択したアップストリーム・ポートに転送する。データ・ハブから発したパケットが位置指定パケット(enumeration packet)である場合、このパケットをマスタ・モジュール位置指定状態マシン、例えば、コントローラ／プロセッサ１１２に転送する。

マスタ・モジュール位置指定状態マシン１１２は、位置指定プロセスを実行して、ディスプレイ・パネル２６内におけるマスタＬＥＤモジュールの位置、つまりマスタＬＥＤモジュールのアドレスを判定し、ディスプレイの各画素を個別にアドレスしてそこにデータを届けられるようにする。状態マシン１１２によって実行される位置指定プロセスは、次の通りである。ディスプレイ１０の電源を入れたとき、位置指定状態マシン１１２にマスタ・モジュールのセグメント番号および列番号を保持するマスタＬＥＤモジュール・アドレス・レジスタは０である。最初に受け取られたマスタＬＥＤモジュール位置指定メッセージは、データ・ハブによって発生され、単にそのハブのセグメント番号および列番号を収容するだけである。データ・ハブからの位置指定メッセージは１つのマスタＬＥＤモジュールのみに送られる。そのマスタ・モジュールがデータ・ハブに応答しない場合、位置指定メッセージは、データ・ハブに直接接続されている別のマスタＬＥＤモジュールに送られる。マスタＬＥＤモジュールが位置指定メッセージを受け取ると、次のようにしてディスプレイ内におけるそれ自体の位置、即ち、アドレスを決定する。メッセージがマスタ・モジュールの南側ポート９３上において受け取られた場合、位置指定状態マシン１１２は、マスタ・モジュールのセグメント番号を、受け取ったメッセージにおけるセグメント番号を１だけインクリメントした値に等しく設定し、マスタ・モジュールの列番号を、受け取ったメッセージにおける列番号に等しく設定する。位置指定メッセージが、モジュール１２の西側ポート９４を通じて受け取られた場合、位置指定状態マシン１１２は、モジュールのセグメント番号を、受け取ったメッセージにおけるセグメント番号に等しく設定し、マスタ・モジュールの列番号を、受け取ったメッセージにおける列番号を１だけインクリメントした値に等しく設定する。位置指定メッセージが、モジュールの北側ポート９１を通じて受け取られた場合、位置指定状態マシン１１２は、モジュールのセグメント番号を、受け取ったメッセージにおけるセグメント番号から１だけデクリメントした値に等しく設定し、列番号を、受け取ったメッセージにおける列番号に等しく設定する。最後に、位置指定メッセージが東側ポート９２を通じて受け取られた場合、位置指定状態マシン１１２は、モジュールのセグメント番号を、受け取ったメッセージにおけるセグメント番号に等しく設定し、列番号を、受け取ったメッセージにおける列番号から１だけデクリメントした値に等しく設定する。マスタ・モジュールについて決定したセグメント番号および列番号は、モジュールのアドレス・レジスタに格納される。位置指定状態マシン１１２は、受け取った位置指定メッセージにおけるセグメント番号および列番号を、そのモジュールについて決定したセグメント番号および列番号で上書きする。次いで、位置指定状態マシン１１２は、この受け取った位置指定メッセージを、双方向ポート９１〜９４の内３つ、即ち、位置指定メッセージを最初に受け取った１つのポート９１〜９４以外のポートから、３つの他のマスタ・モジュールに転送する。

先に注記したように、いずれの時点でも、データ・ハブからのディスプレイ・データおよびメッセージのソースとして、１つの入力ポート９１〜９４が選択される、この選択された入力ポートがアップストリーム・ポートに指定される。ダウンストリーム・パケット・マルチプレクサ１００は、関連する入力フィルタが最初に有効なハブ・ストリーム、即ち、データ・ハブから発するストリームを宣言または特定するポートを、アップストリーム・ポートとして選択する。残りの３つのポート９１〜９４は、ダウンストリーム・ポートに指定される。アップストリーム・ポートは、ダウンストリーム・パケット・マルチプレクサ１００において、どのハブ・ストリームに転送するか決定するために用いられ、更にアップストリーム・パケット・マルチプレクサ１０９において、どのポートを監視してアップストリーム・パケットを検出するのか決定するために用いられる。アップストリーム・パケット・マルチプレクサ１０９は、ＭＬＭストリームをデータ・ハブに向けて逆方向に転送する。アップストリーム・ポートの選択が有効であり、ストリームが有効なハブ・ストリームであれば、選択されたアップストリーム・ポートを通じて受け取られたハブ・ストリームは、マスタＬＥＤモジュールから３つのダウンストリーム・ポートを通じて３つの他のマスタＬＥＤモジュールに転送および出力される。逆方向では、アップストリーム・ポートの選択が有効であり、ストリームが有効なＭＬＭストリームであれば、ＭＬＭ回答メッセージが、３つのダウンストリーム・ポートのいずれかにおいて受け取られ、選択されたアップストリーム・ポートにおいてモジュール１２から出力される。

２つの条件が、ダウンストリーム・パケット・マルチプレクサ１０５に異なるアップストリーム・ポートを選択するきっかけとなる。即ち、初期アップストリーム・ポートと関連のあるデータ・デコーダからの同期が失われること、または現在のアップストリーム・ポートにおいて受け取られているストリームのタイプが有効ＭＬＭストリームに代わることである。これらの条件のいずれかが生じた場合、ダウンストリーム・パケット・マルチプレクサ１００は１ｍ秒待って、前述のようにアップストリーム・ポート選択プロセスを実行する。

マスタ・パケット・プロセッサ１１３は、マスタ・モジュールにアドレスされたデータ・ハブ・パケット、またはセグメントおよび列ヘッダ・フィールドが全てゼロであるデータ・ハブ・パケット、即ち、位置指定プロセスにおいて用いられるようなブロードキャスト・メッセージを処理する。ディスプレイ１０に対する位置指定プロセスが完了し、マスタＬＥＤモジュールの各々がその位置、即ち、ディスプレイにおけるセグメント番号および列番号を決定し、更にアップストリーム・ポートを選択し終えた後、マスタＬＥＤモジュールのマスタ・パケット・プロセッサ１１３は、そのセグメントに宛てられたビデオ・データをデータ・ストリームから抽出することができる。マスタ・パケット・プロセッサ１１３のマスタＬＥＤモジュールがそのセグメントに宛てられたビデオ・データを抽出するには、受け取ったデータ・パケットにおいてマスタ・モジュールのアドレスを検出し、マスタ・モジュールにアドレスされているデータ・パケットを処理する。抽出された画素データは、パケット・プロセッサ１１３によってメッセージＦＩＦＯ１０８に書き込まれる。メッセージの終端にあるコマンド・バイトは、コマンドＦＩＦＯ１１５に書き込まれる。また、コマンドＦＩＦＯ１１５は、受け取られたメッセージがパケット指示の通常の終端で終わっていたか否かを示す情報、およびメッセージＦＩＦＯ１１４の中にある受信されたメッセージのバイト数を示すメッセージ・バイト・カウントも保持する。Ｉ２Ｃコントローラ１１６は、コマンドＦＩＦＯ１１５の中にあるコマンドに応答して、メッセージをメッセージＦＩＦＯ１１４から読み出して処理する。コントローラは、有効なメッセージをＩ２Ｃバス９２上に送り、メッセージがマスタ・モジュールのマイクロコントローラ８０およびセグメントのスレーブ・モジュールの各々にブロードキャストされるようにする。加えて、コントローラ１１６は、スレーブＬＥＤモジュール応答データまたはステータス回答メッセージをアップストリーム・プロセッサ１１７に送る。

ＦＰＧＡコントローラ９０のアップストリーム・プロセッサ１１７は、受信機１０１〜１０４の内４つ全てのステータスを含む、マスタＬＥＤモジュール・ステータス情報を維持する。アップストリーム・プロセッサ１１７は、Ｉ２Ｃバス９２上で受け取ったスレーブ・モジュール・ステータス情報を内部ＲＡＭにキャッシュする。アップストリーム・プロセッサ１１７は、パケット・プロセッサ１１３からのストローブに応答して、マスタ・モジュールおよびスレーブ・モジュール・ステータス回答メッセージを発生する。また、プロセッサ１１７は、他のマスタ・モジュールから受け取ったステータス回答メッセージを、ダウンストリーム・ポートおよびアップストリーム・パケット・マルチプレクサ１０９を経由して転送するので、１つのディスプレイ・パネルのモジュールの各々のステータスは、最終的に当該ディスプレイ・パネルのデータ・ハブに返送されることになる。ステータス・メッセージは、アップストリームＦＩＦＯ１１９を通じて、アップストリーム・プロセッサ１１７からアップストリーム送信部エンコーダ１１８に結合され、アップストリーム送信部エンコーダ１１８は、選択されたアップストリーム・ポート９１〜９４の送信部１２１〜１２４に結合されている。同様に、状態マシン１１２は、マスタ・モジュールのアップストリーム・ポートを通じて受け取ったハブ・ストリームを、３つのダウンストリーム・ポート９１〜９４と関連のある３つの指定されたダウンストリーム送信部１２１〜１２４に、ダウンストリームＦＩＦＯ１２５およびダウンストリーム送信部エンコーダ１２６を通じて結合する。

尚、マスタＬＥＤモジュール１２は、メッシュ状に接続されており、ディスプレイ・パネル２６の縁端に沿ったものを除いて、マスタ・モジュール１２の各々は、４つの他のマスタＬＥＤモジュール１２に接続されていることは認められてしかるべきである。この組の中にあるマスタ・モジュール１２の各々は、それが接続されている４つの他のマスタＬＥＤモジュールのいずれからもデータを受け取ることができる。しかしながら、マスタ・モジュール１２の各々は、そのアップストリーム・ポートに接続されている１つのマスタ・モジュールからのデータ・ストリームに応答する。前述のように、所与のマスタ・モジュールは、そのアップストリーム・ポートに接続されているマスタ・モジュールからのデータ・ストリームに応答して、そこからデータを抽出し、受け取ったデータ・ストリームをその３つのダウンストリーム・ポートのそれぞれに接続されている３つの他のマスタＬＥＤモジュールに送り出す。第１マスタ・モジュールが故障し、そのモジュールが所与のマスタ・モジュールのアップストリーム・ポートに接続されている場合、その所与のマスタ・モジュールのアップストリーム・ポートは、そのダウンストリーム・パケット・マルチプレクサ１００によって、異なるポートに変更させられて、その所与のマスタＬＥＤモジュールが、それが接続されている他の３つのマスタＬＥＤモジュールの１つからデータ・ストリームを受け取ることができるようになる。各マスタＬＥＤモジュールが４つまでの他のマスタ・モジュールからデータを受け取ることができるので、本発明のデータ配信方式は非常にロバスト性が高い。

図７は、スレーブＬＥＤモジュール１４の構造を示す。スレーブＬＥＤモジュール１４の各々は、線形電圧レギュレータ１３１を含む。線形電圧レギュレータ１３１は、関連のあるマスタＬＥＤモジュールからの９Ｖに応答して、そのレール電圧を３．３Ｖに落とす。また、各スレーブ・モジュール１４は、赤色パルス幅変調（ＰＷＭ）制御信号、緑色ＰＷＭ制御信号、および青色ＰＷＭ制御信号を発生する。これらの制御信号は、それぞれの駆動および検知回路１３２、１３３、および１３４に結合されている。駆動および検知回路１３２は、赤色ＬＥＤの彩度(intensity)を制御するために、スレーブ・モジュール１４の１対の赤色ＬＥＤ１３６に結合されている。回路１３３は、スレーブ・モジュール１４の１対の緑色ＬＥＤ１３８に結合されており、回路１３４は、スレーブ・モジュール１４の１対の青色ＬＥＤ１４０に結合されており、それぞれの緑色および青色ＬＥＤの彩度を制御する。駆動および検知回路１３２、１３３、および１３４の各々は、図８に詳細に示されている。そこに図示されているように、マイクロコントローラ１３０は、ＭＯＳＦＥＴ１４２のゲートを駆動するＰＷＭ制御信号を、直列制限抵抗器１４４を介して出力する。マイクロコントローラ１３０がＭＯＳＦＥＴ１４２のゲートをハイに駆動すると、ＭＯＳＦＥＴ１４２はオンに切り替わり、電流をＬＥＤ１３６に通過させる。一旦ソース抵抗器上の電圧が、トランジスタ１４６をバイアスできる程十分にハイに上昇すると、ＭＯＳＦＥＴ１４２のゲートに接続されているトランジスタ１４８がオンになり、ソース抵抗器からの電圧がそれ以上上昇するのを抑制する。抵抗器１５０および１５２の値は同一である。更に、ＰＷＭ制御信号の周波数は、１０ｋＨｚ程度であることが好ましい。尚、マスタＬＥＤモジュールのマイクロコントローラ８０は、図８に示す同じ駆動および検知回路によって、マスタ・モジュールのＬＥＤを制御する。

マスタおよびスレーブ・モジュールのマイクロコントローラ８０および１３０は、赤色検知信号、緑色検知信号、および青色検知信号を受け取るためのアナログ入力を有する。マイクロコントローラは、これらの検知信号を監視して、それぞれのＬＥＤがオンかまたはオフか判断する。この情報は、スレーブおよびマスタＬＥＤモジュール１４および１２の各々についてのステータス情報に含まれる。また、マイクロコントローラ８０および１３０の各々は、マスタ・モジュールまたはスレーブ・モジュールのいずれかの温度を検知する内蔵温度センサも含む。マイクロコントローラは、モジュールについて検知された温度が所定の限度を超過した場合、そのモジュールのＬＥＤをオフにすることができる。

図９は、本発明による電力ハブのブロック図である。４８０画素の高さを有するディスプレイ１０では、１６列の画素を有するディスプレイ・パネル毎に１つの電力ハブが設けられている。最大の高さの半分、即ち、２４０画素の高さを有するパネルでは、各々１６列の画素を有する２つの隣接するディスプレイ・パネルに電力を供給するために、１つの電力ハブが設けられている。最大高さのパネルの１／４の高さ、即ち、１２０画素の高さを有するパネルでは、各々１６列を有する４つの隣接するディスプレイ・パネルに電力を供給するために、１つの電力ハブが設けられている。電力ハブ１６０の各々は、三相Ａ．Ｃ．を約３０Ｖの整流および濾波されたＤ．Ｃ．電圧に変換する。調整電圧が電力ハブ１６０によって供給されることはない。ディスプレイ１０に対する電圧調整は、ディスプレイのマスタＬＥＤモジュールにおけるスイッチング電圧調整およびスレーブＬＥＤモジュールにおける線形調整によって行われる。各電力ハブは、移相巻線および入力電圧選択タブを有することが好ましい変圧器１６２を含む。変圧器１６２は、三相Ａ．Ｃ．入力を三相ブレーカ１６４およびメイン・リレー１６６を通じて受け取る。ソフト・スタート動作では、変圧器１６２は、ソフト・スタート抵抗器１６８およびソフト・スタート・リレー１６９を介して三相ブレーカ１６４にも結合される。変圧器の出力は、１対の三相ブリッジ整流器１７０および１７１に結合されている。整流器１７０および１７１の出力は、それぞれ１対のクランプ・フィルタ・インダクタ１７２および１７３に結合されており、クランプ・フィルタ・インダクタ１７２および１７３の出力は、ダンプ出力キャパシタ１７４に結合されている。キャパシタ１７４は、６４個のＤ．Ｃ．回路ブレーカ１７８を介して、４つのＤ．Ｃ．出力コネクタ１７６に結合されている。４つのＤ．Ｃ．出力コネクタ１７６は、最大高さ、４８０画素ディスプレイ・パネルの１６列の各々に、１６個のＤ．Ｃ．電力ドライブを備えている。

また、電力ハブ１６０は、補助変圧器１８０も含む。補助変圧器１８０は、一相ブレーカ１８２を介してＡ．Ｃ．入力の１つの相に結合されている。監視および制御ボード１８４は、電力ハブのセンサ全て、および補助変圧器１８０からの電圧を監視する。最初に、メイン・リレー１６６およびソフト・スタート・リレー１６９をオープンする。監視および制御ボード１８４が補助変圧器電圧１８０によって正しくない信号を検出した場合、起動を中断する。信号が正しい場合、コントローラ１８４は最初にソフト・スタート・リレー１６９、ファン１８６のリレー、およびストリップ・ヒータ(strip heater)のリレー１８８をクローズする。また、制御部１８４はこの時点において２４Ｖを外部ロジックに印加させる。この段階では、キャパシタ１７４はゆっくりと充電することができる。電圧の傾斜上昇が速すぎる場合、または正しい出力電圧に達しない場合、制御部１８４はソフト・スタート・リレー１６９をオープンして、起動を中断する。正しい電圧に達した場合、メイン・リレー１６６をクローズして、ソフト・スタート・リレー１６９をオープンする。この時点において、ディスプレイ１０に給電を開始することができる。

尚、ストリップ・ヒータ１８８を採用するのは、湿度を駆除して、短絡または衝撃の危険に至る、望ましくない導通路を防止するためであることを注記しておく。これらのヒータは、必要なときにだけヒータ１８８をオンにするように、監視および制御ボード１８４によって制御されている。ファン１８６は、電力ハブ１６０を冷却するために設けられている。好ましい実施形態では、ファンは速度センサを有し、監視および制御ボード１８４はこれらの速度センサに応答して、ファンの故障を回避する警告を与える。電力ハブ１６０のヒート・シンクおよび磁気回路のために、サーモスタット１９０が設けられている。監視および制御ボード１８４は、過熱の早期指示を与えるように、温度センサを含む。電力ハブ１６０の温度が所定レベルを超過すると、監視および制御ボード１８４はメイン・リレー１６６をオフにして過熱を停止する。また、監視および制御ボード１８４は、電力ハブ１６０のＤ．Ｃ．出力電圧も連続的に監視する。制御部１８４が、高すぎる出力電圧を検出した場合、制御部１８４はメイン・スイッチ１６６をオープンする。

以上の教示に基づいて、本発明の多くの変更および変形が可能である。したがって、添付する請求項の範囲内において、以上に説明した以外でも発明を実用化できることは言うまでもない。

Claims

ディスプレイ・システムであって、
複数のディスプレイ・パネルであって、各パネルがＬＥＤ画素モジュールの二次元アレイによって形成されており、各画素モジュールが、複数の多色ＬＥＤを支持する筐体と、受け取った画素データに応答して前記モジュールのＬＥＤの彩度を制御するコントローラとを有する、ディスプレイ・パネルと、
複数のデータ・ハブであって、ディスプレイ・パネルが当該パネルの画素毎に画素データを、当該ディスプレイ・パネルが接続されているデータ・ハブの１つ以上から受け取ることを可能にするために、各データ・パネルが少なくとも２つのデータ・ハブに接続されており、各データ・ハブが前記パネルの異なる画素モジュールに接続されており、データ・ハブが、当該データ・ハブが接続されているパネルの画素毎に画素データを供給することを可能にするために、各データ・ハブが前記ディスプレイの少なくとも２つのパネルに接続されている、データ・ハブと、
を備えている、ディスプレイ・システム。
請求項１記載のディスプレイ・システムにおいて、各パネルの少なくとも４つの画素モジュールが当該パネルの画素毎に冗長画素データを直接受け取るように、各データ・ハブが各パネルの少なくとも２つの画素モジュールに接続されている、ディスプレイ・システム。
請求項２記載のディスプレイ・システムにおいて、前記データ・ハブから冗長データを直接受け取る前記ディスプレイの前記４つの画素モジュールの各々は、前記パネルの複数の他の画素モジュールに、受け取ったデータを配信する、ディスプレイ・システム。
請求項３記載のディスプレイ・システムにおいて、前記ディスプレイの複数の画素モジュールは、４つの他の画素モジュールのいずれの１つからでもデータを直接受け取ることができる、ディスプレイ・システム。
請求項１記載のディスプレイ・システムにおいて、前記ディスプレイの前記画素モジュールは、列単位に整列されており、各データ・ハブがデータをパネルに列毎に転送する、ディスプレイ・システム。
請求項１記載のディスプレイ・システムにおいて、データ・ハブによって供給される前記データは、前記ディスプレイの列を特定する列ヘッダと、これに続く、前記列の画素毎のデータとを含む、ディスプレイ・システム。
請求項６記載のディスプレイ・システムにおいて、前記データ・ハブによって供給されるデータは、前記列ヘッダに続くセグメント・ヘッダを含み、該セグメント・ヘッダは、前記特定した列における画素モジュールのセグメントを特定し、当該セグメントの画素モジュール毎のデータが前記セグメント・ヘッダの後に続く、ディスプレイ・システム。
請求項１記載のディスプレイ・システムであって、複数の電力ハブを含み、各電力ハブが前記ディスプレイの少なくとも１つのパネルに合わせてＡ．Ｃ．電力をＤ．Ｃ．電力に変換する、ディスプレイ・システム。
請求項１記載のディスプレイ・システムにおいて、各データ・ハブは電力ハブからＤ．Ｃ．電力を受電し、前記電力ハブから前記ディスプレイにＤ．Ｃ．電力を配電する、ディスプレイ・システム。
ディスプレイ・システムであって、
複数のディスプレイ・パネルであって、各パネルがＬＥＤ画素モジュールの二次元アレイによって形成されており、各画素モジュールが、複数の多色ＬＥＤを支持する筐体と、受け取った画素データに応答して前記モジュールのＬＥＤの彩度を制御するコントローラとを有する、ディスプレイ・パネルと、
複数のデータ・ハブであって、ディスプレイ・パネルが当該パネルの画素毎に画素データを、当該ディスプレイ・パネルが接続されているデータ・ハブの１つ以上から受け取ることを可能にするために、各データ・パネルが少なくとも２つのデータ・ハブに接続されており、各データ・ハブが前記パネルの異なる画素モジュールに接続されており、データ・ハブが、当該データ・ハブが接続されているパネルの画素毎に画素データを供給することを可能にするために、各データ・ハブが前記ディスプレイの少なくとも２つのパネルに接続されている、データ・ハブと、
複数の電力ハブであって、各電力ハブが前記ディスプレイの少なくとも１つのパネルに合わせてＡ．Ｃ．電力をＤ．Ｃ．電力に変換し、第１グループにおける複数の画素モジュールの各々が、第２グループにおける複数の画素モジュールに合わせて未調整電力を調整電力に変換する電圧レギュレータを含む、複数の電力ハブと、
を備えている、ディスプレイ・システム。
請求項１０記載のディスプレイ・システムにおいて、前記電圧レギュレータは、少なくとも１つのスイッチング電力レギュレータを含む、ディスプレイ・システム。
請求項１０記載のディスプレイ・システムにおいて、各パネルの少なくとも４つの画素モジュールが当該パネルの画素毎に冗長画素データを直接受け取るように、各データ・ハブが各パネルの少なくとも２つの画素モジュールに接続されている、ディスプレイ・システム。
請求項１２記載のディスプレイ・システムにおいて、前記データ・ハブから冗長データを直接受け取る前記ディスプレイの前記４つの画素モジュールの各々は、前記パネルの複数の他の画素モジュールに、受け取ったデータを配信する、ディスプレイ・システム。
請求項１０記載のディスプレイ・システムにおいて、前記ディスプレイの複数の画素モジュールは、４つの他の画素モジュールのいずれの１つからでもデータを直接受け取ることができる、ディスプレイ・システム。
請求項１０記載のディスプレイ・システムにおいて、前記ディスプレイの前記画素モジュールは、列単位に整列されており、各データ・ハブがデータをパネルに列毎に転送する、ディスプレイ・システム。
請求項１０記載のディスプレイ・システムにおいて、データ・ハブによって供給される前記データは、前記ディスプレイの列を特定する列ヘッダと、これに続く、前記列の画素毎のデータとを含む、ディスプレイ・システム。
請求項１０記載のディスプレイ・システムにおいて、前記データ・ハブによって供給されるデータは、前記列ヘッダに続くセグメント・ヘッダを含み、該セグメント・ヘッダは、前記特定した列における画素モジュールのセグメントを特定し、当該セグメントの画素モジュール毎のデータが前記セグメント・ヘッダの後に続く、ディスプレイ・システム。
ディスプレイ・システムであって、
複数のディスプレイ・パネルであって、各パネルがＬＥＤ画素モジュールの二次元アレイによって形成されており、各画素モジュールが、複数の多色ＬＥＤを支持する筐体と、受け取った画素データに応答して前記モジュールのＬＥＤの彩度を制御するコントローラとを有する、ディスプレイ・パネルと、
複数のデータ・ハブであって、ディスプレイ・パネルが当該パネルの画素毎に画素データを、当該ディスプレイ・パネルが接続されているデータ・ハブの１つ以上から受け取ることを可能にするために、各データ・パネルが少なくとも２つのデータ・ハブに接続されており、各データ・ハブが前記パネルの異なる画素モジュールに接続されており、データ・ハブが、当該データ・ハブが接続されているパネルの画素毎に画素データを供給することを可能にするために、各データ・ハブが前記ディスプレイの少なくとも２つのパネルに接続されており、第１ディスプレイ・パネルに接続されている第１データ・ハブが、当該第１データ・ハブが接続されていないディスプレイ・パネルに接続されている第２データ・ハブに、前記ディスプレイ全体のデータを供給する、複数のデータ・ハブと、
を備えている、ディスプレイ・システム。
請求項１８記載のディスプレイ・システムにおいて、第２ディスプレイ・パネルに接続されている第３データ・ハブが、第４データ・ハブに前記ディスプレイ全体のデータを供給する、ディスプレイ・システム。
請求項１９記載のディスプレイ・システムにおいて、前記第４データ・ハブは、前記第３データ・ハブが接続されていないディスプレイ・パネルに接続されている、ディスプレイ・システム。