CN101952878A - 大规模发光二极管显示系统 - Google Patents

Abstract

一种系统以鲁棒方式将数据分配给由多个显示面板组成的大规模LED显示器。该系统包括多个数据集线器，其中每个显示面板连接到至少两个数据集线器以便接收用于该面板的每个像素的冗余像素数据。每个数据集线器还连接到该显示器的至少两个面板以便提供用于与该数据集线器连接的面板的每个像素的像素数据。

Description

大规模发光二极管显示系统

相关申请的交叉引用

本申请涉及共同待审的美国序列号为12/001,277题为“Data and Power Distribution System and Method for a Large Scale Display”、美国序列号为12/001,312题为“Enumeration System and Method for a LED display”、以及美国序列号为12/001,315题为“Large Scale LED Display”的专利申请，所述专利申请的每一个都是与本申请同时提交的。

关于联邦政府赞助的研究或开发的声明

无

技术领域

本发明针对一种大规模LED显示系统，并且更具体地针对一种用于将数据分配到大规模LED显示器的系统。

背景技术

已知LED显示器由多个LED模块组成，其中每个LED模块被用于显示器的一个像素。每个LED模块具有多个不同颜色的LED，控制多个不同颜色的LED的亮度来产生具有大量不同颜色的像素。这些已知的LED显示器的类型的示例在Phares的5,420,482以及Yoksza等的5,410,328中示出。

在Phares的5,420,482以及Yoksza等的5,410,328两者中，LED模块以串或菊链(daisy chain)配置而串联连接，其中，数据流被输入到一个LED模块，所述一个LED模块从数据流中提取用于其模块的数据子集并将数据流的剩余部分或完整数据流传递到串联中的下一LED模块。Lys等的7,253,566和Mueller等的6,016,038分别公开了用于照明或照亮的系统，其包括以双向菊链配置或二进制树配置而连接的LED照明单元或节点，其中两个节点连接到单个节点的输出。在这些已知系统中，单个处理器将数据流供应到LED模块或节点，所述LED模块或节点继而将数据流发送到链中的下一模块或节点。如果处理器和LED模块之间的通信失败，则该系统变得不可操作。

发明内容

依据本发明，克服了用于将数据分配到LED显示器的现有系统的缺点。依据本发明，提供了一种将数据分配到大规模LED显示器的、比现有系统鲁棒得多的系统和方法。

依据本发明的一个特征，显示系统包括多个显示面板，其中每个面板由LED像素模块二维阵列组成，并且每个像素模块具有支撑多个多色LED的托架、以及响应于所接收的像素数据而控制该模块的LED的亮度的控制器。该显示系统还包括多个数据集线器，每个显示面板连接到至少两个数据集线器以便接收用于该面板的每个像素的冗余像素数据，其中，每个数据集线器连接到该面板的不同像素模块，并且每个数据集线器连接到该显示器的至少两个面板以便提供用于该数据集线器所连接的面板的每个像素的像素数据。

依据本发明的另一特征，每个数据集线器连接到每个面板的至少两个像素模块，以使得每个面板的至少四个像素模块直接接收用于该面板的每个像素的冗余像素数据。

依据本发明的又一特征，直接从数据集线器接收冗余数据的面板的每个像素模块将所接收的数据分配到该面板的多个其它像素模块，所述多个其他像素模块继而将所接收的数据分配到该面板的多个另外的其它像素模块。数据的分配持续，直到将面板的所有数据分配到该面板的所有像素模块为止。

依据本发明的再一特征，显示器的多个像素模块能够直接从四个其它像素模块的任一个接收数据。

将从以下描述和附图中更全面地理解本发明的这些和其它优点和新颖特征、以及其例示性实施例的细节。

附图说明

图1是图示依据本发明的LED显示系统的框图；

图2是图1中所示的LED显示器的部分的局部正视图；

图3是图1的LED显示系统的数据集线器的框图；

图4是图3的数据集线器的FPGA的框图；

图5是依据本发明的主LED模块的框图；

图6是图5的主LED模块的FPGA的框图；

图7是依据本发明的从LED模块(slave LED module)的框图；

图8是用于控制主模块和从模块的LED的亮度的脉宽调制电路的示意图；以及

图9是依据本发明的一个实施例的功率集线器的框图。

具体实施方式

依据本发明的用于室内或室外用途的大规模LED显示器10具有在3m×6m到24m×32m(或者近似10ft×20ft到80ft×105ft)的数量级上的高度乘宽度的尺寸。但是，应理解，本发明同样可以用于更大或更小的显示器。近似24m×32m的显示器具有480像素×640像素或总共307,200像素。由于这样的显示器10如此之大，在图1中仅示出了该显示器的一部分。此外，由于其尺寸的原因，期望鲁棒的显示器。如下面详细描述的，本发明的数据和功率分配系统和方法提供了这样的鲁棒显示器，其中，单个组件的失效将不使得显示器或者甚至显示器的一行或一列不可操作。

由具有如图2中所示地安装在托架22中的两个红色LED 16、两个蓝色LED 18和两个绿色LED 20的模块12、14生成显示器10的每个像素。下面描述的模块托架22内的电路控制红色、绿色以及蓝色LED的亮度，以便如在本领域中公知的那样生成具有大量不同颜色的像素。尽管在图2中所示的每个模块12、14具有成对的红色、绿色以及蓝色LED，但是红色、绿色以及蓝色LED的数量可能取决于各个LED的流量密度(flux density)和/或各个模块之间的间距而改变。显示器10的模块12、14和支撑结构的机械和/或结构特征的细节在序列号为12/001,315题为“Large Scale LED Display”的共同待审专利申请中公开，所述专利申请与本申请同时提交，并且通过引用将其全部内容并入于此。

在显示器10中采用了两种类型的像素模块：主LED模块12和从LED模块14。在显示器的分段(segment)24中，每个主模块与一组从模块相关联。依据本发明的优选实施例，每个分段24具有一个主模块和15个从模块以生成显示器的16个像素。然而，显然，从模块的数量可以取决于使用本发明的哪些方面而从零改变到任何数量。在优选实施例中，显示器10的分段24是线性的、沿显示器10的列延伸。然而，分段可以替代地沿显示器的行延伸。此外，分段不必是线性的，而是可以由包括至少一个主LED模块的模块的块组成。对于具有16个像素的线性分段的480×640显示器而言，在显示器的每列中存在30个分段24。优选地对齐分段24，以使得每个主模块处于一行主模块中。这样，对于480×640显示器而言，存在30行主模块，在这些行的每个行中具有640个主模块，并且在每行主模块之间具有15行从模块。

每个主LED模块12连接到其行中的相邻的主LED模块，以允许在它们之间进行直接通信。每个主模块也连接到其列中的相邻分段的主模块，以允许在它们之间进行直接通信。这样，主模块能够直接与多至四个其它主模块、以及与主模块分段中的十五个从模块中的每一个进行通信。

为了更容易部署，将显示器10布置在多个面板26、27中。依据本发明的优选实施例，每个面板具有十六列LED模块，其中，完整高度的面板具有480行LED模块，但是每个显示面板可以具有所期望的任何高度和宽度。具有带有十六列的显示面板的480×640显示器将采用四十个显示面板。每个显示面板26可以从主数据集线器28和冗余数据集线器29这两个数据集线器接收冗余数据以便控制面板26的所有像素。每个数据集线器可以通过提供两个数据流来提供用于两个相邻显示面板26和27的所有像素的数据，所述两个数据流中的一个数据流用于面板26，另一个数据流用于面板27。此外，每个数据集线器能够在两根数据电缆上向每个显示面板提供冗余数据。这样，数据集线器28在数据电缆30上提供用于显示面板26的像素的所有数据，并且可以在数据电缆31上提供用于面板26的冗余数据。显示面板26可以在数据电缆32或数据电缆33上从数据集线器29接收用于面板的所有像素的相同数据。这样，显示面板26能够在四根数据电缆30、31、32和33中任一个上从两个数据集线器28和29接收数据。数据集线器28还在数据电缆34上提供用于显示面板27的像素的所有数据，并且可以在数据电缆35上提供用于面板27的冗余数据。显示面板27在数据电缆36或数据电缆37上从数据集线器29接收相同数据。这样，显示面板27能够在四根数据电缆34、35、36和37中任一个上接收冗余数据。

显示面板26在四根数据电缆30-33上接收的冗余数据流被输入到四个相应的主LED模块。然而，在优选实施例中，四个冗余输入中在一个时刻仅有一个是对于承载像素数据来说有效的。仅当现有连接失败时，主数据集线器才使能冗余连接。此外，仅当冗余数据集线器检测到主数据集线器不再驱动面板时，其才向面板发送数据。接收数据流的每个主模块提取意图用于其分段中的主模块和相关联的从模块的数据。接收数据流的每个主模块然后如下面详细讨论地将数据流输出到其行中的相邻主模块以及相邻分段中的主模块。每个主模块可以从所接收的数据流中剥离用于其分段的数据，并且仅将数据流的剩余部分发送到其它主模块。然而，在优选实施例中，每个主模块不从数据流中剥离其数据，而是充当转发器，所述转发器在从数据流中提取出用于其分段的数据的副本之后将全部接收的数据流直接传递到多至三个其它主模块。由此，通过每个主模块12将用于显示面板26的数据流在整个面板26上进行分配。由于主模块12可以从多至四个其它主模块12接收数据流，所以一个或两个主模块的失效将不会像现有技术的系统中那样使得显示器或者甚至显示器的整列或整行不可操作。一个主模块的失效将仅影响480×640像素显示器10的307,200像素中的十六个像素。一个从模块14的失效将不影响显示器10中的任何其它模块。

如图1所示，用于控制显示器10的系统包括主控制器40。主控制器40包括中央处理单元(CPU)42和相关联的存储器，以控制和监控显示系统的其余部分。主控制器40还包括视频处理器44。视频处理器44可以接收诸如MPEG4或H.264等之类的任何格式的非压缩视频或压缩视频。视频处理器44将视频缩放至显示器10的尺寸并且将传统的光栅扫描格式的非压缩视频提供给通信集线器46。通信集线器46包括诸如SRAM之类的存储器和微控制器。光栅扫描视频数据存储在通信集线器46的存储器中。从该存储器中读取来自通信集线器存储器的视频数据，并且逐列地以反向顺序将其转发到数据集线器28和29，以使得用于第一列的最底部像素的数据首先被传送到数据集线器。在一个实施例中，被通信集线器46发送到数据集线器28和29的数据的每个分组包括标识分组中数据的列编号的列报头、随后的包括与数据相关联的分段编号的分段报头。分段报头还可以包括标识状态请求的控制字、和标识分段中像素数量的像素计数。像素计数指示用于分段中的每个模块的随后的像素数据的比特数目。分段像素数据跟随在分段报头之后，在分段像素数据中，发送用于每个像素的三个字节的数据以控制该像素的相应红色、绿色和蓝色LED的亮度。在替代实施例中，通信集线器或数据集线器可以向显示面板发送不同类型的分组，其中分组包括分组类型标识符。可以发送的不同类型的分组包括：主模块枚举(enumeration)消息；显示数据和/或控制消息；主模块状态请求；以及从模块状态请求。包括像素数据的分组包括由主模块的列编号和分段编号组成的主模块地址、以及至少一个从模块地址，以及随后的用于从模块的LED数据。注意，每个主模块包括用于控制主模块的LED的从模块微控制器电路。主模块中的从模块微控制器具有从模块地址。这样，主模块具有主模块地址和用于其LED微控制器的相关联的从地址两者。显示数据分组还包括进一步将随后的数据标识为用于各个主模块或从模块的显示数据、或是用于模块分段的显示数据的命令。该替代分组结构允许更大的灵活性，从而可以将具有各种命令的不同分组类型发送给显示面板。

通信集线器46在连接到相应数据集线器28和29的一对GbE链路48和49上发送包含用于整个显示器10的数据的冗余数据流。每个数据集线器响应于所接收的数据流，以提取用于数据集线器所控制的两个面板的数据列，数据集线器将剩余部分或如所接收的整个数据流传递到另一数据集线器。因此，对于显示系统中的所有数据集线器，数据流被从数据集线器到数据集线器地分配。具体地，数据集线器28在GbE链路48上接收包含用于整个显示器10的数据的数据流。数据集线器28提取用于显示面板26的列1-16的数据、以及用于显示面板27的列17-32的数据，并且然后在GbE链路50上将整个数据流传递到数据集线器51。数据集线器51继而提取用于序列中下一对显示面板(显示面板52和53)的数据，并且然后将整个数据流传递到数据集线器56。类似地，数据集线器29在GbE链路49上接收包含用于整个显示器10的数据的数据流。数据集线器29提取用于显示面板26的列1-16的数据、以及用于显示面板27的列17-32的数据，并且然后在GbE链路54上将整个数据流传递到数据集线器55。数据集线器55提取用于显示面板52和53的数据，并且将整个数据流传递到数据集线器58。数据流的分配继续到各对数据集线器，直到控制显示器10的所有数据集线器都接收到它们的用于视频帧的数据为止。然后数据分配对于视频呈现的全部帧而继续。

图3中示出了每个数据集线器的结构。每个数据集线器包括双GbE接口60，其如上所述连接到通信集线器46或上游数据集线器、以及下游数据集线器。所接收的数据流由数据集线器FPGA 62存储在SRAM 64中。数据集线器FPGA 62依据存储在闪存68中的软件/固件将数据存储在SRAM 64中以及从SRAM 64中读取数据。数据集线器包括用于将该数据集线器连接到一对显示面板的LVDS电缆的四个数据端口70-73。例如，对于数据集线器28，端口70和71将连接到用于面板26的两个主LED模块的LVDS电缆30和31，数据端口72和73将连接到用于面板27的两个主LED模块的LVDS电缆34和35。

每个数据集线器除了将视频数据传递到其相关联的一对显示面板之外，还执行对其显示面板的诊断。如图9中所示，从相关联的功率集线器向数据集线器供应功率。数据集线器将监控其相关联的功率集线器的状态，并将其相关联的功率集线器及其相关联的显示面板的状态传送到主控制器40的通信集线器46。如图4中详细示出的，数据集线器FPGA 62包括具有直接存储器访问(DMA)的共享存储器控制器，以对于显示面板和主控制器40，向SRAM 64内或从SRAM向外传递视频数据和消息。

在图5和图6中示出了每个主LED模块12的结构。每个主模块包括微控制器80、和图8中所示的用于控制主模块12的红色LED 82、绿色LED 84和蓝色LED 86的亮度的相关联的驱动电路。主模块12的微控制器80以与下面针对从模块14详细描述方式的相同的方式控制LED，并且如上面注明的，微控制器80具有相关联的从模块地址。除了执行下面参考图8描述的LED控制功能之外，主模块12的微控制器80依据存储在闪存88中的配置信息对主模块FPGA控制器90进行编程。每个主LED模块12包括耦接到模块的FPGA控制器90的四个双向端口：北端口91、东端口92、南端口93和西端口94。主模块的控制器90通过连接到北端口91的公共12C串行总线92与它的相关联的每个从模块进行通信。控制器90通过连接到端口91、92、93和94的相应LVDS电缆与多至四个其它主LED模块12进行通信。

通过数据集线器，从自如图9中所示的功率集线器耦接到模块12的功率电缆接收用于主LED模块12的功率。主LED模块所接收的功率未经调节，并且在15-36伏特DC的范围内。模块12中的开关电压调节器96将输入电压下降至调节后的9V。9V的干线电压(rail voltage)被经由北端口91分配到主模块的分段中的从LED模块。主模块12内的块98包括将9V干线电压下降至3.3V的另一开关电压调节器。也在块98内的一对线性电压调节器将3.3V下降至用于主LED模块FPGA控制器90的2.5V和1.2V。

如图6中所示的FPGA控制器90包括下游分组复用器100。下游分组复用器100通过异步串行接收器和数据解码器100-104、以及输入滤波器105-108耦接到相应数据端口91-94。接收器和解码器100-104接收并恢复相应端口上的数据流。每个输入滤波器105-108将输入流标识为集线器流(即，源自数据集线器的用于下游分配的数据)、或者MLM流(即，源自主模块的诸如要发送回数据集线器的响应或应答分组之类的数据)。仅当输入流有效时，输入滤波器105-108才转发分组。下游分组复用器100选择四个输入端口之一作为上游端口，并从所选择的上游端口转发源自数据集线器的分组。如果源自数据集线器的分组是枚举分组，则将该分组转发到主模块枚举状态机，例如控制器/处理器112。

主模块枚举状态机112执行枚举处理，以确定显示面板26内主LED模块的定位以及因而确定主LED模块的地址，以使得显示器的每个像素可以被独立地寻址以便向其传递数据。状态机112执行的枚举处理如下。在显示器通电时，保存枚举状态机112中的主模块的分段编号和列编号的主LED模块地址寄存器为零。所接收的第一主LED模块枚举消息由数据集线器生成，并且简单地包含该集线器的分段编号和列编号。来自该数据集线器的枚举消息仅被发送到一个主LED模块。如果主模块不对应于数据集线器，则枚举消息将被发送到直接连接到数据集线器的另一主LED模块。当主LED模块接收枚举消息时，其如下地确定其自己的定位，即，在显示器中的地址。如果在主模块的南端口93上接收到消息，则枚举状态机112设置主模块的分段编号等于所接收的消息中的分段编号加一，并且设置主模块的列编号等于所接收的消息中的列编号。如果经由模块12的西端口94接收到枚举消息，则枚举状态机112设置主模块的分段编号等于所接收的消息中的分段编号，并且设置主模块的列编号等于所接收的消息中的列编号加一。如果经由模块的北端口91接收到枚举消息，则枚举状态机112设置模块的分段编号等于所接收的消息中的分段编号减一，并且设置列编号等于所接收的消息中的列编号。最后，如果经由东端口92接收到枚举消息，则枚举状态机112设置模块的分段编号等于所接收的消息中的分段编号，并且设置列编号等于所接收的消息中的列编号减一。对于主模块所确定的分段编号和列编号被存储在模块的地址寄存器中。枚举状态机112利用对于其模块所确定的分段编号和列编号来覆写所接收的枚举消息中的分段编号和列编号。枚举状态机112然后将该修正的枚举消息在双向端口91-94中的三个端口上(即，除在其上首先接收该枚举消息的91-94中的一个端口的91-94中所有双向端口上)向外转发到三个其它主模块。

如上面所注意到的，任何时候选择91-94中的一个输入端口作为来自数据集线器的显示数据和消息的源，该所选择的输入端口被指派为上游端口。下游分组复用器100将其相关联的输入滤波器首先宣告或标识有效集线器流(即，源自数据集线器的流)的端口选择为上游端口。91-94中的三个剩余端口被指派为下游端口。上游端口在下游分组复用器100中被用来确定要转发哪个集线器流，并且在上游分组复用器109中被用来确定对于上游分组要监控哪些端口。上游分组复用器109将MLM流转发回到数据集线器。如果上游端口选择是有效的并且经由所选择的上游端口接收的集线器流是有效的集线器流，则转发所述流，并且经由三个下游端口将其从主LED模块输出到三个其它主LED模块。在反方向上，如果上游端口选择是有效的并且在三个下游端口中任何一个下游端口上接收的MLM应答消息是有效的MLM流，则在所选择的上游端口上从模块12输出所述MLM应答消息。

两个条件将触发下游分组复用器105选择不同的上游端口：来自与初始上游端口相关联的数据解码器的同步的丢失、或者在当前上游端口上接收的流类型改变为有效的MLM流。当这些条件中的任一个出现时，下游分组复用器100等待1毫秒，并且执行如上所述的上游端口选择处理。

主分组处理器113处理被寻址到该主模块、或者具有均为零的分段和列报头字段(即诸如被用于枚举处理之类的广播消息)的数据集线器分组。在显示器10的枚举处理已经完成使得每个主LED模块已经确定其定位(即，在显示器中的分段编号和列编号)并且已经选择了上游端口之后，主LED模块的主分组处理器113可以从数据流中提取用于其分段的视频数据。主LED模块的主分组处理器113通过检测所接收的数据分组中的主模块的地址来提取用于其分段的视频数据，并且处理被寻址到该主模块的那些数据分组。所提取的像素数据被分组处理器113写到消息FIFO 108。在消息的结束处，命令字节被写到命令FIFO 115。命令FIFO 115还保存指示所接收的消息是否以分组指示的正常结束而结束的信息、以及指示用于所接收的消息的消息FIFO114中的字节数量的消息字节计数。I2C控制器116响应于命令FIFO 115中的命令，读取并处理来自消息FIFO 114的消息。控制器发送有效消息到I2C总线92上，以使得该消息被广播到主模块微控制器80以及广播到该分段的每个从模块。另外，控制器116将从LED模块响应数据或状态应答消息发送到上游处理器117。

FPGA控制器90的上游处理器117维持包括全部四个接收器101-104的状态的主LED模块状态信息。上游处理器117在内部RAM中缓存在I2C总线92上接收的从模块状态信息。上游处理器117响应于来自分组处理器113的选通脉冲(strobe)，生成主模块和从模块状态应答消息。处理器117还经由下游端口和上游分组复用器109转发从其它主模块接收的状态应答消息，从而显示面板的每个模块的状态被最终传送回用于该显示面板的数据集线器。状态消息从上游处理器117经由上游FIFO 119耦合到上游传送器编码器118，其中上游传送器编码器118耦接到所选择的上游端口91-94的传送器121-124。类似地，状态机112经由下游FIFO 125和下游传送器编码器126，将经由主模块的上游端口接收的集线器流耦合到与三个下游端口91-94相关联的三个所指派的下游传送器121-124。

应理解，主LED模块12以网格配置连接，其中，除了沿着显示面板26的边缘的那些主模块之外，每个主模块12都连接到四个其它主LED模块12。该集合中的每个主模块12都能够从与其连接的四个其它主LED模块中的任一个接收数据。然而，每个主模块12响应于来自连接到其上游端口的一个主模块的数据流。如上所述，给定主模块将响应于来自连接到其上游端口的主模块的数据流，以便从其中提取数据、并将所接收的数据流向外发送到连接到其三个下游端口的相应一个的三个其它主LED模块。如果第一主模块失效，并且该主模块连接到给定主模块的上游端口，则给定主模块的上游端口被其下游分组复用器100改变至不同的端口，从而给定主LED模块可以从与其连接的其它三个主LED模块之一接收数据流。由于每个主LED模块可以从多至四个其它主模块接收数据，因此本发明的数据分配机制是极其鲁棒的。

图7图示了从LED模块14的结构。每个从LED模块14包括线性电压调节器131，其响应于来自相关联的主LED模块的9V，以将该干线电压下降至3.3V。每个从模块14还包括微控制器130，其生成耦合到相应驱动和感测电路132、133和134的红色脉宽调制(PWM)控制信号、绿色PWM控制信号和蓝色PWM控制信号。驱动和感测电路132耦接到从模块14的一对红色LED 136，以控制红色LED的亮度。电路133耦接到从模块14的一对绿色LED 138并且电路134耦合到从模块14的一对蓝色LED 140，以控制相应的绿色和蓝色LED的亮度。在图8中详细示出了驱动和感测电路132、133和134每一个。如其中所示，微控制器130输出PWM控制信号以通过串联限流电阻器144驱动MOSFET 142的栅极。当微控制器130将MOSFET 142的栅极驱动为高时，MOSFET 142导通，允许电流流过LED 136。一旦源极电阻器上的电压上升得足够高以使晶体管146偏置，连接到MOSFET 142的栅极的晶体管148导通，防止来自源极电阻器的电压进一步增加。电阻器150和152的值相同。此外，PWM控制信号的频率优选地在10kHz的量级。注意，主LED模块的微控制器80经由图8中所示的相同的驱动和感测电路控制主模块的LED。

主模块和从模块的微控制器80和130具有用于接收红色感测信号、绿色感测信号和蓝色感测信号的模拟输入端。微控制器监控这些感测信号以确定相应LED是亮还是灭。该信息包括在从LED模块14和主LED模块12每一个的状态信息中。微控制器80和130每一个还包括内置温度传感器，其感测整个主模块或从模块的温度。如果模块的所感测的温度超过预定限制，则微控制器可以关掉该模块的LED。

图9是依据本发明的功率集线器的框图。对于具有480像素高度的显示器10，向每个具有十六列像素的显示面板提供一个功率集线器。对于具有全高度一半(即，240像素高度)的面板，向每个具有十六列像素的两个相邻显示面板提供一个功率集线器来供应功率。对于具有全高度的四分之一高度(即，120像素高度)的面板，一个功率集线器可以对于每个具有十六列像素的四个相邻显示面板供应功率。每个功率集线器160将三相AC变换为整流且滤波后的近似30V的DC电压。功率集线器160不提供经调节的功率。显示器10的电压调节由显示器的主LED模块中的开关电压调节器和从LED模块中的线性调节器提供。每个功率集线器包括变压器162，其优选地具有相移绕组和输入电压选择抽头。变压器162经由三相断路器164和主继电器166接收三相AC输入。对于软启动操作，变压器162还经由软启动电阻器168和软启动继电器169耦接到三相断路器164。变压器的输出端耦接到一对三相桥式整流器170和171。整流器170和171的输出端耦接到相应的一对箝位滤波电感器172和173，所述箝位滤波电感器172和173的输出耦接到阻尼输出电容器174。电容器174经由六十四个DC电路断路器178耦接到四个DC输出连接器176。四个DC输出连接器176提供用于全高度(480像素)显示器面板的十六列中每列的十六个DC功率驱动。

功率集线器160还包括辅助变压器180，其经由一相断路器182耦接到AC输入的一相。监督和控制板184监控功率集线器的所有传感器、以及来自辅助变压器180的电压。初始地，主继电器166和软启动继电器169都打开。如果监督和控制板184经由辅助变压器电压180检测到任何不正确信号，则中止启动。如果信号正确，则控制184初始地闭合软启动继电器169、用于风扇186的继电器、以及用于带状加热器(strip heater)188的继电器。此时，控制184还允许将24V施加到外部逻辑电路。在此阶段，电容器174可以缓慢充电。如果电压上升得过快、或者没有达到正确的输出电压，控制184打开软启动继电器169并且中止启动。如果达到正确电压，则闭合主继电器166并打开软启动继电器169。在此时，显示器10可以被供电。

注意，采用带状加热器188来驱除湿度以便防止导致短路或电击危险的不希望的导电路径。这些加热器由监督和控制板184控制，从而加热器188仅在需要时才接通。风扇186提供对功率集线器160的冷却。在优选实施例中，风扇具有速度传感器，监督和控制板184响应于所述速度传感器来提供对即将发生的风扇失效的警报。对于功率集线器160的散热装置和磁性装置，提供温度调节装置190。监督和控制板184包括温度传感器，以便提供对过热的早期指示。如果功率集线器160的温度超过预定级别，则监督和控制板184将断开主继电器166以停止过加热。监督和控制板184还将持续地监控功率集线器160的DC输出电压。如果控制184检测到输出电压过高，则控制184将打开主继电器166。

按照上述教导，本发明的许多修改和变形是可能的。因此，应理解，在所附权利要求的范围内，可以与上述不同地实现本发明。

要求专利法保护并且希望获得专利法保护的内容，参见所附权利要求。

Claims (20)

1.一种显示系统，包括：

多个显示面板，其中每个面板由LED像素模块的二维阵列组成，每个像素模块具有支撑多个多色LED的托架、以及响应于所接收的像素数据而控制该模块的LED的亮度的控制器；

多个数据集线器，每个显示面板连接到至少两个数据集线器，以便允许显示面板从与该面板连接的一个或多个数据集线器接收用于该面板的每个像素的像素数据，每个数据集线器连接到该面板的不同像素模块，并且每个数据集线器连接到该显示器的至少两个面板以便允许数据集线器提供用于与该数据集线器连接的面板的每个像素的像素数据。

2.如权利要求1所述的显示系统，其中每个数据集线器连接到每个面板的至少两个像素模块，以使得每个面板的至少四个像素模块直接接收用于该面板的每个像素的冗余像素数据。

3.如权利要求2所述的显示系统，其中面板的直接从数据集线器接收冗余数据的四个像素模块每个将所接收的数据分配到该面板的多个其它像素模块。

4.如权利要求3所述的显示系统，其中显示器的多个像素模块能够直接从四个其它像素模块的任一个接收数据。

5.如权利要求1所述的显示系统，其中显示器的像素模块被沿列对齐，并且每个数据集线器逐列地将数据传递到面板。

6.如权利要求1所述的显示系统，其中由数据集线器提供的数据包括标识显示器的列的列报头、以及随后的用于该列的每个像素的数据。

7.如权利要求6所述的显示系统，其中由数据集线器提供的数据包括跟随在列报头之后的分段报头，分段报头标识所标识的列中像素模块的分段，分段报头之后跟随用于该分段的每个像素模块的数据。

8.如权利要求1所述的显示系统，其包括多个功率集线器，每个功率集线器为该显示器的至少一个面板将AC功率变换为DC功率。

9.如权利要求1所述的显示系统，其中每个数据集线器从功率集线器接收DC功率，并且将来自功率集线器的DC功率分配到显示器。

10.一种显示系统，包括：

多个显示面板，其中每个面板由LED像素模块的二维阵列组成，每个像素模块具有支撑多个多色LED的托架、以及响应于所接收的像素数据而控制该模块的LED的亮度的控制器；

多个数据集线器，每个显示面板连接到至少两个数据集线器，以便允许显示面板从与该面板连接的一个或多个数据集线器接收用于该面板的每个像素的像素数据，每个数据集线器连接到该面板的不同像素模块，并且每个数据集线器连接到该显示器的至少两个面板以便允许数据集线器提供用于与该数据集线器连接的面板的每个像素的像素数据；以及

多个功率集线器，每个功率集线器为该显示器的至少一个面板将AC功率变换为未经调节的DC功率，其中第一组中的多个像素模块每个包括电压调节器，以便为第二组中的多个像素模块将未经调节的功率变换为调节后的功率。

11.如权利要求10所述的显示系统，其中电压调节器包括至少一个开关电压调节器。

12.如权利要求10所述的显示系统，其中每个数据集线器连接到每个面板的至少两个像素模块，以使得每个面板的至少四个像素模块直接接收用于该面板的每个像素的冗余像素数据。

13.如权利要求12所述的显示系统，其中面板的直接从数据集线器接收冗余数据的四个像素模块每个将所接收的数据分配到该面板的多个其它像素模块。

14.如权利要求13所述的显示系统，其中显示器的多个像素模块能够直接从四个其它像素模块的任一个接收数据。

15.如权利要求10所述的显示系统，其中显示器的像素模块沿列对齐，并且每个数据集线器逐列地将数据传递到面板。

16.如权利要求10所述的显示系统，其中由数据集线器提供的数据包括标识显示器的列的列报头、以及随后的用于该列的每个像素的数据。

17.如权利要求10所述的显示系统，其中由数据集线器提供的数据包括跟随在列报头之后的分段报头，分段报头标识所标识的列中像素模块的分段，分段报头之后跟随用于该分段的每个像素模块的数据。

18.一种显示系统，包括：

多个显示面板，其中每个面板由LED像素模块的二维阵列组成，每个像素模块具有支撑多个多色LED的托架、以及响应于所接收的像素数据而控制该模块的LED的亮度的控制器；

多个数据集线器，每个显示面板连接到至少两个数据集线器，以便允许显示面板从与该面板连接的一个或多个数据集线器接收用于该面板的每个像素的像素数据，每个数据集线器连接到该面板的不同像素模块，并且每个数据集线器连接到该显示器的至少两个面板以便允许数据集线器提供用于与该数据集线器连接的面板的每个像素的像素数据，其中，连接到第一显示面板的第一数据集线器将用于整个显示器的数据提供给连接到未与第一数据集线器连接的显示面板的第二数据集线器。

19.如权利要求18所述的显示系统，其中连接到第二显示面板的第三数据集线器将用于整个显示器的数据提供给第四数据集线器。

20.如权利要求19所述的显示系统，其中第四数据集线器连接到未与第三数据集线器连接的显示面板。

Images