JP2011258934A - 面エピ形状とソース／ドレインの部分的に覆われるシリサイド周辺とに関するフィンフェット - Google Patents

面エピ形状とソース／ドレインの部分的に覆われるシリサイド周辺とに関するフィンフェット Download PDF

Info

Publication number
JP2011258934A
JP2011258934A JP2011095102A JP2011095102A JP2011258934A JP 2011258934 A JP2011258934 A JP 2011258934A JP 2011095102 A JP2011095102 A JP 2011095102A JP 2011095102 A JP2011095102 A JP 2011095102A JP 2011258934 A JP2011258934 A JP 2011258934A
Authority
JP
Japan
Prior art keywords
fin
epitaxial layer
fins
metal
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011095102A
Other languages
English (en)
Inventor
Hirohisa Kawasaki
博久 川崎
Chun-Sun Yim
チュン−スン・リン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
International Business Machines Corp
Original Assignee
Toshiba Corp
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, International Business Machines Corp filed Critical Toshiba Corp
Publication of JP2011258934A publication Critical patent/JP2011258934A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

【課題】低い寄生抵抗（例えば、Ｒｐａｒａ）および／または高い駆動電流の改善された特性を有するフィンフェットを提供する。
【解決手段】フィンフェット１００およびフィンフェットの製造方法が提供される。フィンフェットは、半導体基板１０６上に、２つまたは複数のフィン１０２，１０４と、前記フィンの側面に設けられるエピタキシャル層１０８，１１０と、前記エピタキシャル層の表面上を覆うように設けられる金属−半導体化合物１１２，１１４とを備える。フィンは、前記半導体基板の表面上に対して実質的に垂直な側面を有する。前記エピタキシャル層は、前記フィンの側面に対して斜角を有して延設される表面を有する。フィンフェットは、前記金属−半導体化合物上に設けられるコンタクト１１６を含み得る。
【選択図】図１Ａ

Description

以下の実施形態は、例えば、フィン電界効果トランジスタ（例えば、FinFETs）およびその製造方法に関する。
トランジスタの微細化継続に向けて、従来の平面型とは異なる構造を持つ新規トランジスタの開発が進められている。その一つとして、マルチゲートフィン効果トランジスタがある。マルチゲートフィン効果トランジスタは、平面トランジスタよりもショートチャネル効果の抑制が可能で、オフ電流を増大させることなく駆動電流の改善が可能なデバイスとして注目されている。フィンフェットの特徴のひとつは、半導体基板に対して垂直に形成された薄いフィンの両側面に伝導キャリアが流れるチャネル領域が形成されることである。フィンのディメンジョンは、デバイスのショートチャネル効果の改善の程度を決定し得る。用語”フィンフェット（FinFETs）”は、ゲートの数に関わらずマルチゲートトランジスタ構成等、フィンを基本としたどのようなものを記述するためにも用いられる。マルチゲートフィン電界効果トランジスタの例としては、ダブルゲートフィンフェットやトリプルゲートフィンフェットを含む。
ダブルゲートフィンフェット（Double-gate FinFETs）は、薄い半導体のフィンにそのチャネル領域が形成される電界効果トランジスタ（FET）である。ゲート電極は、基板に垂直に形成されたフィンを上から挟み込むように配置される。ゲート電極を挟んで対向しているフィン上の領域のうち片方にソース領域、もう片側にドレイン領域が形成される。ある場合には、フィンの側面のみならず、フィンの上面もしくは下面にもチャネル領域が形成される。フィンフェットは完全空乏型デバイスになるようにフィンの幅が設計されている。
トリプルゲートフィンフェット（Tri-gate FinFETs）は、ダブルゲートフィンフェットと同様な構成を有する。トリプルゲートフィンフェットのフィン幅および高さは、しかしながら、ゲートが上面および対向するサイドウォールを含むチャネルの三面上に形成され得るように、およそ同様である。幅に対する高さの比は、一般的に、３：２から２：３の範囲内である。
主要な一態様に関するフィンフェットの一例に係る断面図。 主要な一態様に関するフィンフェットの一例に係る断面図。 主要な一態様に関するフィンフェットの一例に係る断面図。 主要な一態様に関するフィンフェットの一例に係る断面図。 主要な一態様に関するフィンフェットの一例に係る断面図。 主要な一態様に関するフィンフェットの一例に係る断面図。 主要な一態様に関するフィンフェットのフィンを形成する一工程を示す図。 主要な一態様に関するフィンフェットのフィンを形成する一工程を示す図。 主要な一態様に関するフィンフェットのフィンを形成する一工程を示す図。 主要な一態様に関するフィンフェットのフィンを形成する一工程を示す図。 主要な一態様に関するフィンフェットのフィンを形成する一工程を示す図。 主要な一態様に関するフィンフェットのフィンを形成する一工程を示す図。 主要な一態様に関するフィンフェットのフィンを形成する一工程を示す図。 主要な一態様に関するフィンフェットのフィンを形成する一工程を示す図。 主要な一態様に関するフィンフェットのフィンを形成する一工程を示す図。 主要な一態様に関するフィンフェットのフィンを形成する一工程を示す図。 主要な一態様に関するフィンフェットのフィンを形成する一工程を示す図。 主要な一態様に関するフィンフェットのフィンを形成する一工程を示す図。 主要な一態様に関するフィンフェットのフィンを形成する一工程を示す図。 主要な一態様に関するフィンフェットのフィンを形成する一工程を示す図。 主要な一態様に関するフィンフェットのフィンを形成する一工程を示す図。 主要な一態様に関するフィンフェットのフィンを形成する一工程を示す図。 主要な一態様に関するフィンフェットのフィンを形成する一工程を示す図。 主要な一態様に関するフィンフェットのフィンを形成する工程のフロー図。 主要な一態様に関するフィンフェットのフィンを形成する工程のフロー図。
主要な一態様によれば、低い寄生抵抗（例えば、Ｒｐａｒａ）および／または高い駆動電流の改善された特性を有するフィンフェットを提供できる。フィンフェットは、半導体基板上の２つまたはそれ以上のフィン、およびフィンの側面上の２つまたはそれ以上のエピタキシャル層を含み得る。エピタキシャル層は、フィンの側面に対して斜角を有して延設される表面を有する。金属−半導体化合物が、上記エピタキシャル層の斜角を有する表面の上に形成される。上記斜角を有するエピタキシャル層を持つフィンフェットは、斜角を有さないエピタキシャル層を持つフィンフェットと比較して、チャネルと上記金属−半導体化合物との距離が短くなり、さらに金属−半導体化合物とエピタキシャル層との間の接触面積が大きくなる。
主要な一態様によれば、低い寄生抵抗（例えば、Ｒｐａｒａ）および／または高い駆動電流の改善された特性を有するフィンフェットを提供できる。フィンフェットは、半導体基板上の２つまたはそれ以上のフィン；フィンの側面上の２つまたはそれ以上のエピタキシャル層；および上記エピタキシャル層の表面上に形成される金属−半導体化合物、を含む。フィンは、実質的に半導体基板の表面上に対して垂直な側面を有する。エピタキシャル層は、フィンの側面に対して斜角を有して延設される表面を有し、フィンの表面上に延設されない。フィンフェットは、金属−半導体化合物上のコンタクトを含み得る。
他の一態様としては、フィンフェットの製造方法に関する。その製造方法は、半導体基板上に半導体材料を含むフィンを形成すること；フィンの側面上にエピタキシャル層を形成すること；および金属−半導体化合物をエピタキシャル層の表面上に形成すること、を含む。
さらに他の一態様としては、コンタクトと電気的に接続させるフィンの製造方法である。その方法は、フィンの側面上にエピタキシャル層を形成すること；エピタキシャル層の表面上に金属−半導体化合物を形成すること、を含む。エピタキシャル層は、フィンの側面に対してそれぞれ斜角を有して延設される表面を有する。
以下の記載および添付される図面は、前段の一態様について、ある実施形態における側面を説明するものである。これらの一側面は示されるものであるが、しかし様々な方法のうちのひとつであり、明細書の定義において用いられるものではない。他の効果および明細書の新規性ある特徴は、図面を参照して考慮すると以下の開示される詳細な説明により、明らかとなり得る。
請求項に係る主要な要件は図面を参照して以下により記述される、そこで、参照符号等は、全体にわたり要素として記述するように用いられる。以下の記述において、説明のために、多数の具体的な説明が、上記請求項に係る主要な要件の十分な理解を与えるために、設けられる。
図１Ａおよび図１Ｂは、ある部分におけるフィンフェット１００Ａ，１００Ｂの一例を示す断面図を示すものである。フィンフェットは、半導体基板１０６上に２つまたはそれ以上のフィン１０２，１０４を備える。フィンフェットは、フィンの側面上に２つまたはそれ以上のエピタキシャル層１０８，１１０を備える。エピタキシャル層は、フィンの側面に対して斜角を有して延設される表面を有する。フィンフェットは、上記エピタキシャル層の表面上に金属−半導体化合物１１２，１１４を備える。フィンフェットは、斜角を有するエピタキシャル層の表面上のコンタクト１１６を備え得る。この実施形態において、フィンフェットは、トランジスタ構造のソース／ドレイン領域をそれぞれ備える。
フィンは、適切な半導体材料（例えば、シリコン（silicon）等）を含む。半導体基板は主にシリコンを含む。フィンは、例えば、図４乃至図８を用いて詳細に説明される方法と同様に、半導体基板と一体として設けられる。この実施形態において、図１Ａに図示するように、フィンは半導体基板の一部である。そのようなフィンは、半導体基板の表面を除去してフィンを残存させることにより形成される。素子分離領域（STI：シャロートレンチアイソレーション）１１８はフィン間に形成され、エピタキシャル層はフィンの側面ＳＴＩ側へと成長する。ＳＴＩは、例えば、酸化シリコン（silicon oxides）や窒化シリコン（silicon nitrides））等の適当ないずれかの絶縁材料を含み得る。
他の実施形態に関して、図１Ｂに図示するように、フィンは、半導体基板と電気的に非接続な状態で設けられる。このフィンは、半導体基板上に、一層または複数層の誘電層により形成され得る。例えば、このフィンは、半導体基板上に誘電層（例えば、埋め込みシリコン酸化膜）を形成する工程、上記誘電層上に半導体層を形成する工程、および上記半導体層の一部分を除去しフィンを残存させる工程、により形成される。
このフィンは、実質的に半導体基板の表面上に対して垂直な側面を有する。この実施形態において、垂直に対して約２０°以内に延設される側面を有する。他の実施形態において、垂直に対して約１０°以内に延設される側面を有する。垂直に対して約５°以内に延設される側面を有する。
このフィンは、フィンフェット構造の所望の実施に応じて、いくつかの適切な幅を有する。その幅は、変更し得、主要な態様に対して決定的ではない。全てのフィンは同様の幅を有し、またはいくつかのもしくは全てのフィンは互いに異なった幅を有する。この実施形態において、フィンの幅は約５ｎｍかこれより大きく、または約３０ｎｍかこれより小さい。他の実施形態において、フィンの幅は約１０ｎｍかこれより大きく、または約２０ｎｍかこれより小さい。その他の実施形態において、フィンの幅は約１２ｎｍかこれより大きく、または約１８ｎｍかこれより小さい。さらに他の実施形態において、フィンの幅は約１５ｎｍ程度である。
フィンは、フィンフェット構造の所望の実施に応じて、いくつかの適切な高さ（Ｈｆｉｎ）を有する。その高さは、変更し得、主要な態様に対して決定的ではない。全てのフィンは同様の高さを有し、またはいつかのもしくは全てのフィンは互いに異なった高さを有する。この実施形態において、フィンの高さは約５ｎｍかこれより大きく、または約８０ｎｍかこれより小さい。他の実施形態において、フィンの高さは約１０ｎｍかこれより大きく、または約７０ｎｍかこれより小さい。その他の実施形態において、フィンの幅は約１５ｎｍかこれより大きく、または約６０ｎｍかこれより小さい。
エピタキシャル層は、フィンの側面に対して実施的に斜角な表面を有する。他の実施形態において、エピタキシャル層は、半導体基板の表面に対して実施的に斜角な表面を有する。換言すると、その表面は、半導体基板の表面に垂直な軸に対して斜角で延設される。
この実施形態において、エピタキシャル層は、フィンの側面と垂直な表面を含まない。その他の実施形態において、エピタキシャル層は、半導体基板の表面と平行な表面を含まない。さらに他の実施形態において、エピタキシャル層は、（１１１）面やこれと同等な面（以下に記載される”（１１１）面”）を含む表面を備える。さらに他の実施形態において、エピタキシャル層は、水平な表面である表面を含まない。エピタキシャル層が有する斜角な表面は、以下において詳細に記述されるいくつかの適切なエピタキシャルプロセスにより形成され得る。
その表面は、図１Ａ，図１Ｂに示すように、フィンの側面に対して斜角θ１で延設される。その表面は、フィンの表面上に延設されない。この実施形態において、斜角θ１は、約３０°かこれより大きく、または約８５°かこれより小さい。他の実施形態において、斜角θ１は約３５°かこれより大きく、または約７５°かこれより小さい。その他の実施形態において、斜角θ１は約４５°かこれより大きく、または約６５°かこれより小さい。
フィン間の長さ（Ｌｆｉｎ）は、フィンフェット構造の所望の実施に応じて、いくつかの適切な長さを有する。隣接するフィンは、エピタキシャル層上に形成される金属−半導体化合物が電気的に互いに接続されるように、いくつかの適切な長さを有する。この実施形態において、フィンは、エピタキシャル層が三角形の断面を有し、断面の三角形の頂点が電気的に互いに接続されるような長さを有する。全てのエピタキシャル層は三角形の断面のあるディメンジョンを有し、フィンのいくつかまたは全ては互いに三角形の断面の異なるディメンジョンを有する。
エピタキシャル層がフィンの側面に対して斜角θ１で延設される表面を有する場合、フィン間の長さは、斜角θ１のタンジェントとフィンの高さ（Ｈｆｉｎ）とを乗じることにより計算される。角度θ１は、フィンの側面からの距離により測定される。斜角θ１が約５５°程度である場合、フィン間の長さは、フィンの高さの約１．４倍である。
金属−半導体化合物は、フィンとコンタクトとの電気的接続を電気的に容易にさせる。フィンはエピタキシャル層と直接接合しており、フィンはエピタキシャル層と金属−半導体化合物とによりコンタクトに電気的に接続される。フィンフェットはフィンおよびエピタキシャル層においていくつかの適切な半導体材料や金属−半導体化合物を含み得る。例えば、半導体材料としては、シリコン，ゲルマニウム，ガリウム，ヒ化合物，インジウムリン化合物，等を含む。例えば、金属−半導体化合物としては、金属シリコン，金属ゲルマニウム，金属ゲルマニウムシリサイド，等を含む。フィンおよび／またはエピタキシャル層は、同様のまたは異なる半導体材料を含み得る。しかしながら、フィンフェットはどのような適切な半導体材料や金属−半導体化合物をも含み得、主要な態様では、後の例示において、フィンおよびエピタキシャル層が、ある場合に、シリコンとして半導体材料を含み、金属シリサイドとして金属−半導体化合物を含むことを、図示して説明する。
この実施形態において、金属−半導体化合物は、エピタキシャル層やそのある部分の表面上全体を覆って設けられる。他の実施形態において、金属−半導体化合物は、エピタキシャル層やそのある部分の表面上全体を覆って設けられ、フィンの表面上全体を覆って設けられる。
金属−半導体化合物は、フィンフェット構造の所望の実施に応じて、いくつかの適切な膜厚を有する。その膜厚は、変更し得、主要な態様に対して決定的ではない。全てのエピタキシャル層上の金属−半導体化合物は同様の膜厚を有し、またはいつかのもしくは全ての金属−半導体化合物は互いに異なった膜厚を有する。この実施形態において、金属−半導体化合物の膜厚は約１ｎｍかこれより大きく、約３０ｎｍかこれより小さい。他の実施形態において、金属−半導体化合物の膜厚は約１ｎｍかこれより大きく、約２０ｎｍかこれより小さい。その他の実施形態において、金属−半導体化合物の膜厚は約１ｎｍかこれより大きく、約１０ｎｍかこれより小さい。さらに他の実施形態において、フィンの幅は約１５ｎｍ程度である。
コンタクトは、フィンと導電層または導電線（例えば、金属層や金属線等）（図示せず）とを、エピタキシャル層や金属−半導体化合物を介して、電気的に繋ぐ。コンタクトの下面は、金属−半導体化合物の表面と接触され得る。コンタクトの下面は、エピタキシャル層の表面と同様の斜角を有し得る。
コンタクトは、金属材料として適切ないくつかの導電材料を含み得る。例えば、金属材料は、金属，金属合金，等を含む。より具体的には、例えば、金属材料は、アルミニウム（Ａｌ），金（Ａｕ），プラチナ（Ｐｔ），銅（Ｃｕ），銀（Ａｇ），コバルト（Ｃｏ），イリジウム（Ｉｒ），タングステン（Ｗ），およびモリブデン（Ｍｏ），ルテニウム（Ｒｕ），ニッケル（Ｎｉ），パラジウム（Ｐｄ），タンタル（Ｔａ），チタニウム（Ｔｉ），およびこれらの合金，等を含む。
コンタクトは、いくつかの適切な技術により形成され得る。例えば、物理的気相成長法（ＰＶＤ），化学的気相成長法（ＣＶＤ），電気メッキ法，スパッタ法，蒸発，リソグラフィー法，およびエッチング技術等は、コンタクトを形成するために用いられ得る。
図２Ａおよび図２Ｂは、ある部分におけるフィンフェット２００の一例を示す断面図を示すものである。フィンフェットは、半導体基板２０６上に２つまたはそれ以上のフィン２０２，２０４を備える。フィンフェットは、フィンの側面上に２つまたはそれ以上のエピタキシャル層２０８，２１０、およびエピタキシャル層の表面上の金属−半導体化合物２１２，２１４を備える。フィンフェットはエピタキシャル層の斜角を有する表面上とのコンタクトを備え得る。エピタキシャル層は、フィンの側面に対して斜角を有して延設される表面を有する。フィンフェットは、フィン間の長さが図１に示すフィンフェットの長さよりも小さいこと、および／またはエピタキシャル層が図１に示すような三角形状の断面を有さないこと、を除き、図１に示した同様の特徴を含む。
隣接するフィンは、エピタキシャル層の表面上に形成される金属−半導体化合物が互いに電気的に接続されるように、いくつかの適切な長さ（Ｌｆｉｎ）を有する。この実施形態では、フィンは、エピタキシャル層が一般的な台形状の断面を有し、フィン２０２の側面に形成される一組の台形状のエピタキシャル層２０８の平行な辺の短い側２１８が、隣接するフィン２０４の側面に形成される一組の台形状のエピタキシャル層２１０の平行な辺の短い側２２０と接続するように、長さを有する。
エピタキシャル層の全てが台形状の断面を有し、またはいくつかのもしくは全てのフィンが互いに台形状の断面と異なる形状を有し得る。斜角の表面は、台形状のエピタキシャル層の一組の平行でない上側の辺を含む。一組の台形状のエピタキシャル層の平行な辺の長い側２２２，２２４は、フィンの側面と接続される。この実施形態では、長い側の辺２２２，２２４は、およそフィンの高さと同様である。
エピタキシャル層がフィンの側面に対して斜角θ２で延設される表面を有する場合、フィン間の長さ（Ｌｆｉｎ）は、斜角θ２のタンジェントとフィンの高さ（Ｈｆｉｎ）とを乗じることにより計算される長さよりも小さい。角度θ２は、図２に示すように、フィンの側面からの距離により測定される。斜角θ２が約５５°程度である場合、フィン間の長さは、フィンの高さの約１．４倍である。
この実施形態において、斜角θ２は、約３０°かこれより大きく、または約８５°かこれより小さい。他の実施形態において、斜角θ２は約３５°かこれより大きく、または約７５°かこれより小さい。その他の実施形態において、斜角θ２は約４０°かこれより大きく、または約６５°かこれより小さい。
エピタキシャル層は、フィンの側面に対して斜角を有して延設される表面を有する。フィンフェットは、上記エピタキシャル層の表面上に金属−半導体化合物１１２，１１４を備える。フィンフェットは、斜角を有するエピタキシャル層の表面上のコンタクト１１６を備え得る。この実施形態において、フィンフェットは、トランジスタ構造のソース／ドレイン領域をそれぞれ備える。
フィンは、例えば、図４乃至図８を用いて詳細に示されるものと同様に、半導体基板と一体とされる。この実施形態では、図２Ａに示すように、素子分離領域（STI：シャロートレンチアイソレーション）２２６は、フィン間に形成され、エピタキシャル層はフィンの側面ＳＴＩ側へと成長する。他の実施形態では、図２Ｂに示すように、フィンは半導体基板と独立して形成される。このフィンは、半導体基板上に、一層または複数層の誘電層２２８により形成され得る。例えば、このフィンは、半導体基板上に誘電層（例えば、埋め込みシリコン酸化膜）を形成する工程、上記誘電層上に半導体層を形成する工程、および上記半導体層の一部分を除去しフィンを残存させる工程、により形成される。
図３Ａおよび図３Ｂは、ある部分におけるフィンフェット３００の一例を示す断面図を示すものである。フィンフェットは、半導体基板３０６上に２つまたはそれ以上のフィン３０２，３０４を備え、フィンの側面上に２つまたはそれ以上のエピタキシャル層３０８，３１０を備え、エピタキシャル層の表面上に金属−半導体化合物３１２，３１４を備える。フィンフェットはエピタキシャル層の斜角を有する表面上とのコンタクト３１６を備え得る。エピタキシャル層は、フィンの側面に対して斜角を有して延設される表面を有する。フィンフェットは、エピタキシャル層が台形状の断面を有すること、および金属−半導体化合物が一組の台形状のエピタキシャル層の平行な辺の短い側３１８，３２０上に形成されること、を除き図１に示したものと同様である。金属−半導体化合物は、少なくともエピタキシャル層周辺の一部を覆う。
隣接するフィンは、エピタキシャルの表面上に形成される金属−半導体化合物が互いに電気的に接続されるように、いくつかの適切な長さ（Ｌｆｉｎ）を有する。加えて、隣接するフィンは、エピタキシャル層が一般的な台形状の断面を有し、金属−半導体化合物が一組の台形状のエピタキシャル層の平行な辺の短い側３１８，３２０上に形成されるように、いくつかの適切な長さを有する。この実施形態では、フィン間の長さは、図１で示しフィンフェットの長さと同様であるか、それよりも小さい。
エピタキシャル層の全てが台形状の断面を有し、またはいくつかのもしくは全てのフィンが互いに台形状の断面と異なる形状を有し得る。斜角の表面は、台形状のエピタキシャル層の一組の平行でない上側の辺を含む。一組の台形状のエピタキシャル層の平行な辺の長い側３２２，３２４は、フィンの側面と接続される。隣接するエピタキシャル層３１８，３２０の長い側上に形成される金属−半導体化合物は、互いに電気的に接続される。この実施形態では、長い側の辺３２２，３２４は、およそフィンの高さと同様である。
エピタキシャル層がフィンの側面に対して斜角θ３で延設される表面を有する場合、フィン間の長さ（Ｌｆｉｎ）は、斜角θ３のタンジェントとフィンの高さ（Ｈｆｉｎ）とを乗じることにより計算される長さと同様であるかこれよりも小さい。角度θ３は、図３に示すように、フィンの側面からの距離により測定される。斜角θ３が約５５°程度である場合、フィン間の長さは、フィンの高さと同様であるかこれの約１．４倍である。
この実施形態において、斜角θ３は、約３０°かこれより大きく、または約８５°かこれより小さい。他の実施形態において、斜角θ３は約３５°かこれより大きく、または約７５°かこれより小さい。その他の実施形態において、斜角θ３は約４０°かこれより大きく、または約６５°かこれより小さい。
フィンは、例えば、図４乃至図８を用いて詳細に示されるものと同様に、半導体基板と一体とされる。この実施形態では、図３Ａに示すように、フィンは半導体基板の一部である。シャロートレンチアイソレーション（例えば、STI等）３２６は、フィン間に形成され、エピタキシャル層はＳＴＩの表面のフィンの側面上に形成される。他の実施形態では、図３Ｂに示すように、フィンは半導体基板と独立して形成される。このフィンは、半導体基板上に、一層または複数層の誘電層３２８により形成され得る。例えば、このフィンは、半導体基板上に誘電層（例えば、埋め込みシリコン酸化膜やＢＯＸ層）を形成する工程、上記誘電層上に半導体層を形成する工程、および上記半導体層の一部分を除去しフィンを残存させる工程、により形成される。
図４乃至図５、および図６乃至図８を用い、フィンフェットのフィンを形成可能な方法のいくつかのうちの２つについて、説明する。図４乃至図８は、図示のための６つのフィンを形成することを示すものである。６つのフィンが図示されているが、主題に係るフィンフェットは、フィンフェットのタイプに応じていくつかの適切な数を含み得る。
図４は、形成工程におけるフィンフェット４００の断面図を示す。フィンフェットは、基板（例えば、シリコン基板）４０２，埋め込みシリコン基板（例えば、ＢＯＸ）層４０４，半導体層（例えば、シリコン層）４０６，キャップ層４０８，およびパターン材４１０、を含み得る。
パターン材４１０は、適切な技術により形成され得る。例えば、パターン材は、光学リソグラフィー，側壁イメージ転写等のいくつかの適切な技術により形成される。図４には示さないが、パターン材が側壁イメージ転写により形成される場合、パターン材は、三角形，台形などの形状とされる。パターン材は、典型的にはレジストを含む；シリコン酸化膜等の酸化物；シリコン窒化膜，窒化シリコン等の窒化物；シリコン窒化膜等の酸素、等である。キャップ層は、典型的には、シリコン酸化膜等の酸化物；シリコン窒化膜，窒化シリコン等の窒化物；シリコン窒化膜等の酸素、等である。
図５は、半導体基板から６つのフィン５００から５１０を形成する工程、およびフィン上のキャップ層から６つのキャップ５１２を形成する工程、を示す。キャップおよびフィンは、キャップ層および半導体基板の一部を除去することにより形成される。キャップ層および半導体基板の一部は、例えば、エッチング等の適切な技術により除去され得る。例えば、キャップ層および半導体基板の一部は、実質的なダメージおよび／またはフィンフェットとの他の要素を除去しないように、いくつかの適切なエッチャントにキャップ層と半導体層とを接触させることにより除去される。例えば、キャップ層の材料，フィンの幅や高さ，望ましいフィンフェットの実施構成等に応じて、適切なプロセスやエッチング材を選択すべきである。
ウェットエッチングおよび／または等方エッチングを含むドライエッチングおよび／または非等方エッチングを用いることができる。シリコン基板のシリコンをエッチングするためのウェットエッチングの一例としては、テトラアルキルアンモニウム水酸化物（例えば、テトラアルキルアンモニウム水酸化物（ＴＭＡＨ）等）やアルキル金属水酸化物（例えば、カリウム水酸化物（ＫＯＨ）等）やセリウム水酸化物（例えば、ＣｅＯＨ等）を含む。ドライエッチングの一例としては、反応ガスとして、例えば、ＨＢｒを含む混合ガス（例えば、ＨＢｒおよびＯ２混合ガス，ＨＢｒ／ＮＦ３／ＨｅおよびＯ２混合ガス，ＳＦ６，ＨＢｒおよびＯ２混合ガス）を用いた、反応性イオンエッチング（ＲＩＥ）等を含み得る。混合するものとして、更にＣｌ２を含み得る。
図６乃至図８は、フィンフェットのフィンの形成方法の他の一例を示す。図６は、形成工程におけるフィンフェット６００の断面図を示す。フィンフェットは、反応性の厚い半導体基板（例えば、バルク半導体基板）６０２，キャップ層６０６，およびパターン材６０６、を含み得る。
図７は、半導体基板６０２の一部から６つのフィン７００から７１０を形成する工程、およびフィン上のキャップ層６０４から６つのキャップ７１２を形成する工程を示す。キャップおよびフィンは、例えば、エッチング等を介して、キャップ層および半導体基板の一部を除去することにより形成される。一部分は、図５に示した工程と同様に、除去され得る。
図８は、半導体基板６０２上のフィン７００，７１０間にシャロートレンチアイソレーション（例えば、ＳＴＩ）８００を形成する工程を示す。ＳＴＩは、例えば、酸素（例えば、酸化シリコン（silicon oxides））や窒素（例えば、窒化シリコン（silicon nitrides））等の適当ないずれかの絶縁材料を含み得る。ＳＴＩは、適切な技術により形成され得る。例えば、絶縁膜（図示せず）は半導体基板上に形成され、上記絶縁膜の表面部分が除去され、そしてフィン間にＳＴＩが残存される。
絶縁膜は、プラズマエンハンス気相堆積（ＰＥＣＶＤ），低圧化学的気相堆積（ＬＰＣＶＤ），高圧化学的気相堆積（ＨＰＣＶＤ）等の化学的気相堆積（ＣＶＤ）により形成され得る。上記絶縁膜の表面は、化学的機械的研磨（ＣＭＰ），および／またはエッチング（反応性イオン（ＲＩ）エッチング等）等により除去される。例えば、絶縁膜の表面は、フィン上またはフィンの表面までキャップが残存する場合や残存しない場合に、キャップの表面までＣＭＰにより研磨され、その後に絶縁層の表面はＲＩエッチングにより更に除去される。仮にフィン上にキャップが残存する場合、キャップは、絶縁膜の表面まで、同様に除去される（図示せず）。
ＳＴＩの表面からのフィンの高さは、変更し得、主要な態様に対して決定的ではない。ＳＴＩの表面からのフィンの高さは、図１に示したものと同様の高さである。
図９乃至図１２，図１３乃至図１６，図１７乃至図２０を用い、フィンフェットのフィンを形成する方法のいくつかの例示的な実施形態のうちの３つを説明する。図９，図１３，および図１７に示すフィンは、図４乃至図８において説明した同様の方法により、形成され得る。換言すると、図９，図１３，および図１７に示すフィンは、図４乃至図８において説明した６つのフィンのうちの２つのフィンと同様の方法により、説明される。そのため、図９乃至図２０では半導体基板は示されていないが、図９乃至図２０に示すフィンフェットは、図４乃至図８において説明した同様の方法における、フィンと一体である半導体基板を含む。
図９は、一工程におけるフィンフェット９００の一例の断面図を示す。フィンフェットは、フィン９０２，９０４、およびフィンの表面上のキャップ９０６，９０８を備える。フィンは半導体基板の表面と実質的に垂直となり得る側面を備える。
フィンの側面上に２つまたはそれ以上のエピタキシャル層３０８，３１０を備え、エピタキシャル層の表面上に金属−半導体化合物３１２，３１４を備える。フィンフェットはエピタキシャル層の斜角を有する表面上とのコンタクト３１６を備え得る。エピタキシャル層は、フィンの側面に対して斜角を有して延設される表面を有する。フィンフェットは、エピタキシャル層が台形状の断面を有すること、および金属−半導体化合物が一組の台形状のエピタキシャル層の平行な辺の短い側３１８，３２０上に形成されること、を除き図１に示したものと同様である。金属−半導体化合物は、少なくともエピタキシャル層周辺の一部を覆う。
図１０は、フィンの側壁上のエピタキシャル層１０００，１００２を形成する工程を示す。エピタキシャル層は、フィンの側面に対して実施的に斜角を有して延設される表面を有する。エピタキシャル層は、フィンの表面上には延設されない。エピタキシャル層は、フィンの側面に対して斜角θ４で延設される表面を有する。この実施形態では、フィンは、エピタキシャル層が三角形の断面を有し、断面の三角形の頂点が電気的に互いに接続されるような長さ（Ｌｆｉｎ）を有する。フィン間の長さは、斜角θ４のタンジェントとフィンの高さ（Ｈｆｉｎ）とを乗じることにより計算される。斜角θ４が約５５°程度である場合、フィン間の長さは、フィンの高さの約１．４倍である。
この実施形態において、エピタキシャル層は、フィンの側面と実施的に垂直な表面を含まない。その他の実施形態において、エピタキシャル層は、半導体基板の表面と平行な表面を含まない。さらに他の実施形態において、エピタキシャル層は、（１１１）面やこれと同等な面（以下に記載される”（１１１）面”）を含む表面を備える。さらに他の実施形態において、エピタキシャル層は、水平な表面である表面を含まない。
斜角な表面を有するエピタキシャル層は、いくつかの適切なエピタキシャルプロセスにより形成され得る。例えば、エピタキシャル層の材料，フィンの幅や高さ，望ましいフィンフェットの実施構成等に応じて、適切なプロセスや試薬を選択すべきである。フィンがシリコンを含む場合、シリコンエピタキシャル層は、シリコンエピタキシャル成長により、フィンの側壁上に形成し得る。シリコンエピタキシャル成長は、例えば、成長温度（例えば、約７５０℃程度で、ソースガスとしてＳｉＣｌ４、キャリアガスとしてＨ２を用いる等）などのいくつかの適切な条件下で行い得る。
シリコンエピタキシャル成長は、フィンのトップ上にキャップが存在する場合、フィンの側壁上に選択的に形成し得る。エピタキシャル成長は、フィンの表面上に形成されない。この実施形態では、エピタキシャル成長は、フィンの側壁上の全体を覆って形成される。この場合、フィンの側壁と接する三角状の断面の側壁の長さは、フィンの高さと同程度である。他の実施形態では、エピタキシャル成長は、フィンの側壁表面の一部を覆って形成される（図示せず）。この場合、フィンの側壁と接する三角状の断面の側壁の長さは、フィンの高さよりも短い。
図１１は、キャップ層を除去する工程を示す。キャップ層は、適切な技術により除去され得る。例えば、キャップ層は、実質的なダメージおよび／またはフィンフェットの他の要素を除去しないように、いくつかの適切なエッチャントとキャップ層とを接触させることにより除去される。
図１２は、エピタキシャル層の表面上に金属−半導体化合物（例えば、金属シリサイド）１２００，１２０２を形成する工程を示す。金属−半導体化合物は、フィンの表面にも形成され得る。エピタキシャル層の表面上に金属−半導体化合物を形成することにより、隣接するフィンが、金属−半導体化合物を介して、電気的に接続される（図示せず）。
金属−半導体化合物は、いくつかの適切な技術により、エピタキシャル層の表面上に形成され得る。エピタキシャル層がシリコンを含む場合、金属シリサイドは、シリサイドプロセスにより形成され得る。金属シリサイドは、スパッタリングによりフィンおよび／またはエピタキシャル層の表面上を覆うように金属層（図示せず）を形成することにより形成され得る。例えば、さらに金属層に熱処理を行い、金属層とその下にあるシリコンとの間の化学的な反応を起こさせる。シリサイドプロセスの間、金属層中の金属は、その下にあるシリコン中に拡散し、金属シリサイドを形成し得る。
例えば、形成される金属シリサイドの膜厚，エピタキシャル層の材料および／または構成，望ましいフィンフェットの実施構成等に応じて、適切なシリサイドプロセスの条件やパラメータを選択すべきである。例えば、金属シリサイドは、急速熱アニーリング（ＲＴＡ）等により形成され得る。
図１３は、図９に示した同様の方法により形成させる、一工程におけるフィンフェット１３００の一例の断面図を示す。フィンフェットは、フィン１３０２，１３０４、およびフィンの表面上のキャップ１３０６，１３０８を備える。フィンは半導体基板の表面と実質的に垂直となり得る側面を備える。
図１４は、フィンの側壁上を覆うエピタキシャル層１４００，１４０２を形成する一工程を示す。エピタキシャル層は、フィンの側面に対して実施的に斜角を有して延設される表面を有する。エピタキシャル層は、いくつかの適切な技術により、フィンの側壁上に形成され得る。この実施形態においては、エピタキシャル層は、図１０に示した同様の方法により形成される。
例えば、フィンは、エピタキシャル層が一般的な台形状の断面を有し、フィン１３０２の側面に形成される一組の台形状のエピタキシャル層１４００の平行な辺の短い側１４０４が、隣接するフィン１３０４の側面に形成される一組の台形状のエピタキシャル層１４０２の平行な辺の短い側１４０６と接続するように、長さ（Ｌｆｉｎ）を有する。台形状のエピタキシャル層の平行な一組の長い側１４０８，１４１０は、フィンの側壁と接続する。エピタキシャル層は、フィンの側面に対して斜角θ５で延設される表面を有する。エピタキシャル層がフィンの側面に対して斜角θ５で延設される表面を有する場合、フィン間の長さ（Ｌｆｉｎ）は、斜角θ５のタンジェントとフィンの高さ（Ｈｆｉｎ）とを乗じることにより計算される長さよりも小さい。斜角θ５が約５５°程度である場合、フィン間の長さは、フィンの高さの約１．４倍よりも小さい。
シリコンエピタキシャル成長は、フィンのトップ上にキャップが存在する場合、フィンの側壁上に選択的に形成し得る。エピタキシャル成長は、フィンの表面上に形成されない。この実施形態では、エピタキシャル成長は、フィンの側壁上の全体を覆って形成される。この場合、フィンの側壁と接する台形状の断面の側壁の長さは、フィンの高さと同程度である。他の実施形態では、エピタキシャル成長は、フィンの側壁表面の一部を覆って形成される（図示せず）。この場合、フィンの側壁と接する台形状の断面の側壁の長さは、フィンの高さよりも短い。
図１５は、キャップ層を除去する工程を示す。図１６は、エピタキシャル層の表面上に金属−半導体化合物（例えば、金属シリサイド）１６００，１６０２を形成する工程を示す。金属−半導体化合物は、例えば、図１２において説明した工程と同様の方法等、いくつかの適切な技術により形成され得る。
図１７は、図９に示した同様の方法により形成される、一工程におけるフィンフェット１７００の一例の断面図を示す。フィンフェットは、フィン１７０２，１７０４、およびフィンの表面上のキャップ１７０６，１７０８を備える。フィンは半導体基板の表面と実質的に垂直となり得る側面を備える。
図１８は、フィンの側壁上を覆うエピタキシャル層１８００，１８０２を形成する一工程を示す。エピタキシャル層は、フィンの側面に対して実施的に斜角を有して延設される表面を有する。エピタキシャル層は、例えば、図１０，図１４に示した同様の方法等、いくつかの適切な技術によりフィンの側壁上に形成され得る。
例えば、フィンは、エピタキシャル層が一般的な台形状の断面を有し、フィン１７０２の側面に形成される一組の台形状のエピタキシャル層１８００の平行な辺の短い側１８０４が、隣接するフィン１７０４の側面に形成される一組の台形状のエピタキシャル層１８０２の平行な辺の短い側１８０６と接続しないように、長さ（Ｌｆｉｎ）を有する。台形状のエピタキシャル層の平行な一組の長い側１８０８，１８１０は、フィンの側壁と接続する。
短い側１８０４，１８０６は、その後のプロセスにおける金属−半導体化合物が台形状のエピタキシャル層の短い側を覆うように、離れて形成させる。この実施形態では、短い側は、約０．５ｎｍまたはこれよりも大きいか、約２０ｎｍかこれよりも小さくなるように、互いに離れて形成される。他の実施形態では、短い側は、約０．５ｎｍまたはこれよりも大きいか、約１０ｎｍかこれよりも小さくなるように、互いに離れて形成される。
エピタキシャル層は、フィンの側面に対して斜角θ６で延設される表面を有する。エピタキシャル層がフィンの側面に対して斜角θ６で延設される表面を有する場合、フィン間の長さ（Ｌｆｉｎ）は、斜角θ６のタンジェントとフィンの高さ（Ｈｆｉｎ）とを乗じることにより計算される長さよりも小さい。斜角θ６が約５５°程度である場合、フィン間の長さは、フィンの高さと同様であるか約１．４倍よりも小さい。
図１９は、キャップ層を除去する工程を示す。図２０は、エピタキシャル層の表面上および一組の平行な台形状のエピタキシャル層の短い側１８０４，１８０６上を覆うように、に金属−半導体化合物（例えば、金属シリサイド）２０００，２００２を形成する工程を示す。エピタキシャル層表面上の金属−半導体化合物は、一組の平行な台形状のエピタキシャル層の短い側の間に金属−半導体化合物が形成される部分により、互いに電気的に接続され得る。一組の平行な台形状のエピタキシャル層の短い側の間に金属−半導体化合物を形成することにより、隣接するエピタキシャル層１８００，１８０２は、互いに電気的に接続される。金属−半導体化合物は、例えば、図１２において説明した工程と同様の方法等、いくつかの適切な技術により形成され得る。
図２１は、フィンフェットの一例における製造方法２１００を示す。２１０２において、フィンは、半導体基板上に形成される。フィンは、半導体材料を含む。２１０４において、フィンの側壁上にエピタキシャル層が形成される。エピタキシャル層は、フィンの側面に対してそれぞれ斜角を有して延設される表面を有する。２１０６において、エピタキシャル層の表面上に、金属−半導体化合物が形成される。
図２１には図示しないが、この製造方法は、ひとつまたは複数の以下の特徴を含み得る。エピタキシャル層は、三角形状の断面を有し、三角形状の断面の頂点が互いに電気的に接続される。エピタキシャル層は、台形状の断面を有し、フィンの側面に形成される一組の台形状のエピタキシャル層の平行な辺の短い側が、隣接するフィンの側面に形成される一組の台形状のエピタキシャル層の平行な辺の短い側と接続する。エピタキシャル層は、台形状の断面を有し、金属−半導体化合物は、台形状のエピタキシャル層の一組の平行な辺の短い側上を覆うように形成される。エピタキシャル層の表面は、（１１１）面のみを含む。
図２２は、フィンを電気的に接続させるコンタクトの一例における製造方法２２００を示す。２２０２において、フィンの側面にエピタキシャル層が形成される。エピタキシャル層は、フィンの側面に対してそれぞれ斜角を有して延設される表面を有する。２２０４において、金属−半導体化合物がエピタキシャル層の表面上に形成される。２２０６において、コンタクトが、上記金属−半導体化合物上に形成される。
図２２には図示しないが、この製造方法は、ひとつまたは複数の以下の特徴を含み得る。エピタキシャル層は、三角形状の断面を有し、三角形状の断面の頂点が互いに電気的に接続される。エピタキシャル層は、台形状の断面を有し、フィンの側面に形成される一組の台形状のエピタキシャル層の平行な辺の短い側が、隣接するフィンの側面に形成される一組の台形状のエピタキシャル層の平行な辺の短い側と接続する。エピタキシャル層は、台形状の断面を有し、金属−半導体化合物は、台形状のエピタキシャル層の一組の平行な辺の短い側上を覆うように形成される。フィン間の長さは、斜角のタンジェントとフィンの高さとを乗じることにより計算される長さよりと同様であるかこれよりも小さい。
＜含み得る態様＞
なお、以上の説明は、以下（１）−（２０）の態様を含み得る。
（１）半導体基板上に、前記半導体基板の表面上に対して実質的に垂直な側面を有する２つまたは複数のフィンと、前記フィンの側面に設けられ、前記フィンの側面に対して斜角を有して延設される表面を有し、前記フィンの表面上には設けられないエピタキシャル層と、前記エピタキシャル層の表面上を覆うように設けられる金属−半導体化合物とを具備するフィンフェット。
（２）前記エピタキシャル層は、三角形状の断面を有し、前記三角形状の断面の頂点が互いに電気的に接続される（１）に記載のフィンフェット。
（３）前記エピタキシャル層は、台形状の断面を有し、フィンの側面を覆う一組の台形状の前記エピタキシャル層の平行な辺の短い側が、隣接するフィンの側面に形成される一組の台形状のエピタキシャル層の平行な辺の短い側と接続される（１）に記載のフィンフェット。
（４）前記エピタキシャル層は、台形状の断面を有し、前記金属−半導体化合物は、フィンの側面を覆う一組の台形状の前記エピタキシャル層の平行な辺の短い側上を覆うように設けられる（１）に記載のフィンフェット。
（５）但し前記エピタキシャル層は、水平な表面を含まない（１）に記載のフィンフェット。
（６）斜角を有する前記エピタキシャル層の表面上に設けられ、下面が前記金属−半導体化合物と接続されるコンタクトを更に具備する（１）に記載のフィンフェット。
（７）前記コンタクトの下面は、前記エピタキシャル層の表面といくつかの斜角を有する（６）に記載のフィンフェット。
（８）前記エピタキシャル層の表面は、（１１１）面のみを備える（１）に記載のフィンフェット。
（９）前記フィン間の長さは、前記斜角のタンジェントと前記フィンの高さとを乗じることにより計算される長さとほぼ同じであるかこれよりも小さい（１）に記載のフィンフェット。
（１０）前記フィン間の長さは、前記斜角のタンジェントと前記フィンの高さとを乗じることにより計算される長さとほぼ同じであるかこれよりも小さい（１）に記載のフィンフェット。
（１１）半導体基板上に半導体材料を有するフィンを形成する工程と、前記フィンの側壁上に、前記フィンの側面に対して斜角を有して延設される表面を有するエピタキシャル層を形成する工程と、前記エピタキシャル層の表面上に、金属−半導体化合物を形成する工程とを具備するフィンフェットの製造方法。
（１２）前記エピタキシャル層は、三角形状の断面を有し、前記三角形状の断面の頂点が互いに電気的に接続される（１１）に記載の製造方法。
（１３）前記エピタキシャル層は、台形状の断面を有し、フィンの側面を覆う一組の台形状の前記エピタキシャル層の平行な辺の短い側が、隣接するフィンの側面に形成される一組の台形状のエピタキシャル層の平行な辺の短い側と接続される（１１）に記載の製造方法。
（１４）前記エピタキシャル層は、台形状の断面を有し、前記金属−半導体化合物は、フィンの側面を覆う一組の台形状の前記エピタキシャル層の平行な辺の短い側上を覆うように設けられる（１１）に記載の製造方法。
（１５）前記エピタキシャル層の表面は、（１１１）面のみを備える（１１）に記載の製造方法。
（１６）フィンの側壁上に、前記フィンの側面に対して斜角を有して延設される表面を有するエピタキシャル層を形成する工程と、前記エピタキシャル層の表面上に、金属−半導体化合物を形成する工程と、前記金属−半導体化合物の表面上に、コンタクトを形成する工程とを具備するコンタクトにフィンを電気的に接続させる方法。
（１７）前記エピタキシャル層は、三角形状の断面を有し、前記三角形状の断面の頂点が互いに電気的に接続される（１６）に記載の方法。
（１８）前記エピタキシャル層は、台形状の断面を有し、フィンの側面を覆う一組の台形状の前記エピタキシャル層の平行な辺の短い側が、隣接するフィンの側面に形成される一組の台形状のエピタキシャル層の平行な辺の短い側と接続される（１６）に記載の方法。
（１９）前記エピタキシャル層は、台形状の断面を有し、前記金属−半導体化合物は、フィンの側面を覆う一組の台形状の前記エピタキシャル層の平行な辺の短い側上を覆うように設けられる（１６）に記載の方法。
（２０）前記フィン間の長さは、前記斜角のタンジェントと前記フィンの高さとを乗じることにより計算される長さとほぼ同じであるかこれよりも小さい（１６）に記載の方法。
以上の説明は、開示した本発明の例示を含むものである。もちろん、開示される発明を記載することを目的とした構成または方法の全ての想定される組み合わせを記述することは可能でないが、この技術分野における通常の知識を有する者が開示される発明のたくさんの置換や組み合わせだと更に分かることについては含まれることは可能である。従って、開示される発明は、全ての置換、修正、変形が包含され得、添付の請求の範囲や意図に含まれる。さらに、明細書または請求の範囲で用いられる”含む（contain）”,”含む（includes）”，”有する（has）”，”含む（involve）”，またはこれらの変形の用語の広がりは、用語”具備する（comprising）”，や請求の範囲において使用される枕詞的な用語”具備する（comprising）”についても同様に含まれ得る。

Claims (5)

  1. 半導体基板上に、前記半導体基板の表面上に対して実質的に垂直な側面を有する２つまたは複数のフィンと、
    前記フィンの側面に設けられ、前記フィンの側面に対して斜角を有して延設される表面を有するエピタキシャル層と、
    前記エピタキシャル層の表面上を覆うように設けられる金属−半導体化合物とを具備し、
    前記フィン間の長さは、前記斜角のタンジェントと前記フィンの高さとを乗じることにより計算される長さとほぼ同じであるかこれよりも小さく、
    前記エピタキシャル層は、前記半導体基板に対して平行な前記フィンの上面を超えないように形成される
    フィンフェット。
  2. 前記エピタキシャル層は、三角形状の断面、または台形状の断面を有し、
    前記三角形状の断面を有する場合は、２つまたは複数のフィンの側面に形成されたエピタキシャル領域の前記三角形状の断面の頂点によって２つまたは複数のフィン同士が互いに電気的に接続されるが、フィン同士を接続しているエピタキシャル層の前記半導体基板に面していない上面側に前記金属−半導体化合物が設けられ、
    前記台形状の断面を有する場合は、２つまたは複数のフィンの側面に形成されたエピタキシャル領域の前記台形上の短辺によって、２つまたは複数のフィン同士が互いに電気的に接続さているが、フィン同士を接続しているエピタキシャル層の前記半導体基板に面していない上面側に前記金属−半導体化合物が設けられる
    請求項１に記載のフィンフェット。
  3. 前記エピタキシャル層の表面は、（１１１）面のみを備える
    請求項１または２に記載のフィンフェット。
  4. 半導体基板上に、前記半導体基板の表面上に対して実質的に垂直な側面を有する２つまたは複数のフィンを形成する工程と、
    前記フィンの側面に設けられ、前記フィンの側面に対して斜角を有して延設される表面を有するエピタキシャル層を形成する工程と、
    前記エピタキシャル層の表面上を覆うように設けられる金属−半導体化合物を形成する工程とを具備し、
    前記フィンを形成する工程の際に、前記フィン間の長さを、前記斜角のタンジェントと前記フィンの高さとを乗じることにより計算される長さとほぼ同じであるかこれよりも小さくなるように形成し、
    エピタキシャル層を形成する工程の際に、前記エピタキシャル層を、前記半導体基板に対して平行な前記フィンの上面を超えないように形成する
    フィンフェットの製造方法。
  5. エピタキシャル層を形成する工程の際に、前記エピタキシャル層の表面が、（１１１）面のみを備えるように形成する
    請求項４に記載のフィンフェットの製造方法。
JP2011095102A 2010-06-04 2011-04-21 面エピ形状とソース／ドレインの部分的に覆われるシリサイド周辺とに関するフィンフェット Withdrawn JP2011258934A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/794,151 US8362574B2 (en) 2010-06-04 2010-06-04 Faceted EPI shape and half-wrap around silicide in S/D merged FinFET
US12/794,151 2010-06-04

Publications (1)

Publication Number Publication Date
JP2011258934A true JP2011258934A (ja) 2011-12-22

Family

ID=45063818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011095102A Withdrawn JP2011258934A (ja) 2010-06-04 2011-04-21 面エピ形状とソース／ドレインの部分的に覆われるシリサイド周辺とに関するフィンフェット

Country Status (2)

Country Link
US (1) US8362574B2 (ja)
JP (1) JP2011258934A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101289919B1 (ko) 2012-03-08 2013-07-25 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 ＦｉｎＦＥＴ-기반의 ＥＳＤ 디바이스 및 그 형성 방법
KR101386772B1 (ko) 2012-03-02 2014-04-21 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 핀 높이 및 오버랩 커패시턴스를 추출하는 방법 및 이를 수행하기 위한 구조
CN104303276A (zh) * 2012-05-15 2015-01-21 国际商业机器公司 防止相邻器件的短路
US9397098B2 (en) 2012-03-08 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET-based ESD devices and methods for forming the same
KR20170051952A (ko) * 2015-11-03 2017-05-12 삼성전자주식회사 반도체 장치
KR20180032918A (ko) * 2016-09-23 2018-04-02 삼성전자주식회사 반도체 장치
KR20180051845A (ko) * 2016-11-09 2018-05-17 삼성전자주식회사 반도체 장치

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8841701B2 (en) 2011-08-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device having a channel defined in a diamond-like shape semiconductor structure
US8946829B2 (en) * 2011-10-14 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Selective fin-shaping process using plasma doping and etching for 3-dimensional transistor applications
CN107195684B (zh) * 2011-12-30 2020-12-08 英特尔公司 环绕式沟槽接触部结构和制作方法
US8659032B2 (en) * 2012-01-31 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
KR101835655B1 (ko) * 2012-03-06 2018-03-07 삼성전자주식회사 핀 전계 효과 트랜지스터 및 이의 제조 방법
CN103367160B (zh) * 2012-03-31 2015-09-02 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
US8946033B2 (en) * 2012-07-30 2015-02-03 International Business Machines Corporation Merged fin finFET with (100) sidewall surfaces and method of making same
US9397217B2 (en) * 2012-12-28 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of non-planar semiconductor device
US9812556B2 (en) 2012-12-28 2017-11-07 Renesas Electronics Corporation Semiconductor device and method of manufacturing the semiconductor device
KR102049774B1 (ko) 2013-01-24 2019-11-28 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US8921191B2 (en) * 2013-02-05 2014-12-30 GlobalFoundries, Inc. Integrated circuits including FINFET devices with lower contact resistance and reduced parasitic capacitance and methods for fabricating the same
US9653615B2 (en) * 2013-03-13 2017-05-16 International Business Machines Corporation Hybrid ETSOI structure to minimize noise coupling from TSV
US8912063B2 (en) 2013-03-14 2014-12-16 Samsung Electronics Co., Ltd. Semiconductor device having blocking pattern and method for fabricating the same
US9634000B2 (en) 2013-03-14 2017-04-25 International Business Machines Corporation Partially isolated fin-shaped field effect transistors
US8859379B2 (en) 2013-03-15 2014-10-14 International Business Machines Corporation Stress enhanced finFET devices
KR102038486B1 (ko) 2013-04-09 2019-10-30 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9257536B2 (en) 2013-04-22 2016-02-09 Globalfoundries Inc. FinFET with crystalline insulator
KR102045212B1 (ko) 2013-04-23 2019-11-15 삼성전자 주식회사 반도체 장치 및 그 제조 방법
KR102068980B1 (ko) 2013-08-01 2020-01-22 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9006805B2 (en) 2013-08-07 2015-04-14 United Microelectronics Corp. Semiconductor device
CN104347709B (zh) * 2013-08-09 2018-09-04 联华电子股份有限公司 半导体装置
US8999779B2 (en) 2013-09-06 2015-04-07 International Business Machines Corporation Locally raised epitaxy for improved contact by local silicon capping during trench silicide processings
US9048262B2 (en) * 2013-09-20 2015-06-02 International Business Machines Corporation Multi-fin finFETs with merged-fin source/drains and replacement gates
US9196613B2 (en) * 2013-11-19 2015-11-24 International Business Machines Corporation Stress inducing contact metal in FinFET CMOS
US9087900B1 (en) 2014-01-07 2015-07-21 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
KR102155181B1 (ko) 2014-01-28 2020-09-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9837440B2 (en) 2014-02-07 2017-12-05 International Business Machines Corporation FinFET device with abrupt junctions
US10134759B2 (en) * 2014-02-18 2018-11-20 Stmicroelectronics, Inc. Semiconductor device including groups of nanowires of different semiconductor materials and related methods
US9252044B2 (en) 2014-03-24 2016-02-02 International Business Machines Corporation Shallow trench isolation for end fin variation control
US9123826B1 (en) 2014-03-24 2015-09-01 International Business Machines Corporation Single crystal source-drain merged by polycrystalline material
US9293375B2 (en) 2014-04-24 2016-03-22 International Business Machines Corporation Selectively grown self-aligned fins for deep isolation integration
US9214462B2 (en) * 2014-05-01 2015-12-15 International Business Machines Corporation Recessed source drain contact regions independent of device pitch by unmerged epitaxy on fin portions
KR102158961B1 (ko) 2014-05-13 2020-09-24 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9673295B2 (en) 2014-05-27 2017-06-06 Globalfoundries Inc. Contact resistance optimization via EPI growth engineering
US9543167B2 (en) * 2014-07-15 2017-01-10 Globalfoundries Inc. FinFET source-drain merged by silicide-based material
US9595524B2 (en) * 2014-07-15 2017-03-14 Globalfoundries Inc. FinFET source-drain merged by silicide-based material
US9219154B1 (en) 2014-07-15 2015-12-22 International Business Machines Corporation Method of fabricating electrostatically enhanced fins and stacked nanowire field effect transistors
KR102410135B1 (ko) * 2014-09-12 2022-06-17 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9793356B2 (en) 2014-09-12 2017-10-17 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
KR102230198B1 (ko) 2014-09-23 2021-03-19 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102265956B1 (ko) 2014-09-29 2021-06-17 삼성전자주식회사 소스/드레인을 포함하는 반도체 소자 및 그 제조방법
US9312274B1 (en) 2014-10-15 2016-04-12 Globalfoundries Inc. Merged fin structures for finFET devices
KR102245130B1 (ko) 2014-10-29 2021-04-29 삼성전자 주식회사 라이징 부 및 리세스 부를 갖는 컨택 패턴을 포함하는 반도체 소자
CN105762188B (zh) * 2014-12-17 2019-01-15 中国科学院微电子研究所 半导体器件及其制造方法
KR102282980B1 (ko) * 2015-01-05 2021-07-29 삼성전자주식회사 실리사이드를 갖는 반도체 소자 및 그 형성 방법
KR102330757B1 (ko) 2015-03-30 2021-11-25 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102351659B1 (ko) 2015-04-03 2022-01-17 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자
KR102251060B1 (ko) 2015-04-06 2021-05-14 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR102310082B1 (ko) 2015-04-27 2021-10-08 삼성전자주식회사 핀 바디 및 에피택시얼 막을 포함하는 반도체 소자
KR102380818B1 (ko) * 2015-04-30 2022-03-31 삼성전자주식회사 반도체 소자
US9954107B2 (en) 2015-05-05 2018-04-24 International Business Machines Corporation Strained FinFET source drain isolation
US9627410B2 (en) * 2015-05-21 2017-04-18 International Business Machines Corporation Metallized junction FinFET structures
US9437496B1 (en) 2015-06-01 2016-09-06 Globalfoundries Inc. Merged source drain epitaxy
US10374088B2 (en) * 2015-06-16 2019-08-06 International Business Machines Corporation Low parasitic capacitance and resistance finFET device
US9379025B1 (en) 2015-06-19 2016-06-28 International Business Machines Corporation Method of forming source/drain contacts in unmerged FinFETs
US9680020B2 (en) * 2015-07-09 2017-06-13 Globalfoundries Inc. Increased contact area for FinFETs
US10158003B2 (en) 2015-08-12 2018-12-18 International Business Machines Corporation Epitaxial and silicide layer formation at top and bottom surfaces of semiconductor fins
US9922978B2 (en) * 2015-08-21 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor structure with recessed source/drain structure and method for forming the same
US10103249B2 (en) 2015-09-10 2018-10-16 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device and method for fabricating the same
US9397197B1 (en) 2015-09-23 2016-07-19 International Business Machines Corporation Forming wrap-around silicide contact on finFET
US10177143B2 (en) 2015-10-28 2019-01-08 Taiwan Semiconductor Manufacturing Company Limited FinFET device and method for fabricating the same
US10134905B2 (en) 2016-06-30 2018-11-20 International Business Machines Corporation Semiconductor device including wrap around contact, and method of forming the semiconductor device
US9859403B1 (en) 2016-07-22 2018-01-02 Globalfoundries Inc. Multiple step thin film deposition method for high conformality
US9837405B1 (en) 2016-08-02 2017-12-05 International Business Machines Corporation Fabrication of a vertical fin field effect transistor having a consistent channel width
US9805989B1 (en) 2016-09-22 2017-10-31 International Business Machines Corporation Sacrificial cap for forming semiconductor contact
US10453943B2 (en) 2016-11-29 2019-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. FETS and methods of forming FETS
US10164042B2 (en) 2016-11-29 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10707328B2 (en) * 2016-11-30 2020-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming epitaxial fin structures of finFET
US11978776B2 (en) 2016-12-12 2024-05-07 Intel Corporation Non-planar semiconductor device having conforming ohmic contacts
US10084094B1 (en) 2017-03-17 2018-09-25 International Business Machines Corporation Wrapped source/drain contacts with enhanced area
US10453935B2 (en) * 2017-04-20 2019-10-22 International Business Machines Corporation Thermally stable salicide formation for salicide first contacts
US10510875B2 (en) * 2017-07-31 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Source and drain structure with reduced contact resistance and enhanced mobility
KR102365109B1 (ko) 2017-08-22 2022-02-18 삼성전자주식회사 집적회로 장치
KR102432894B1 (ko) 2017-11-17 2022-08-17 삼성전자주식회사 반도체 소자
US11037924B2 (en) * 2017-11-21 2021-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming source/drain contacts
US10854716B2 (en) 2018-07-30 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with source/drain contact formed using bottom-up deposition
US11011422B2 (en) 2018-10-11 2021-05-18 International Business Machines Corporation Self-aligned wrap-around trench contacts
US10840345B2 (en) 2018-11-13 2020-11-17 International Business Machines Corporation Source and drain contact cut last process to enable wrap-around-contact
US10832954B2 (en) 2019-03-25 2020-11-10 International Business Machines Corporation Forming a reliable wrap-around contact without source/drain sacrificial regions
US10978574B2 (en) 2019-07-08 2021-04-13 International Business Machines Corporation Floating gate prevention and capacitance reduction in semiconductor devices
US11521894B2 (en) 2020-07-18 2022-12-06 International Business Machines Corporation Partial wrap around top contact
US20220051905A1 (en) * 2020-08-12 2022-02-17 Tokyo Electron Limited Formation of low-temperature and high-temperature in-situ doped source and drain epitaxy using selective heating for wrap-around contact and vertically stacked device architectures

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112483B2 (en) 2003-08-29 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a device having multiple silicide types
JP2005086024A (ja) 2003-09-09 2005-03-31 Toshiba Corp 半導体装置及びその製造方法
US7300837B2 (en) 2004-04-30 2007-11-27 Taiwan Semiconductor Manufacturing Co., Ltd FinFET transistor device on SOI and method of fabrication
US6969659B1 (en) 2004-08-12 2005-11-29 International Business Machines Corporation FinFETs (Fin Field Effect Transistors)
JP4473889B2 (ja) 2007-04-26 2010-06-02 株式会社東芝 半導体装置
JP2009032955A (ja) * 2007-07-27 2009-02-12 Toshiba Corp 半導体装置、およびその製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101386772B1 (ko) 2012-03-02 2014-04-21 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 핀 높이 및 오버랩 커패시턴스를 추출하는 방법 및 이를 수행하기 위한 구조
US9893052B2 (en) 2012-03-08 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET-based ESD devices and methods for forming the same
US10026727B2 (en) 2012-03-08 2018-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET-based ESD devices and methods for forming the same
US9190519B2 (en) 2012-03-08 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET-based ESD devices and methods for forming the same
US10546850B2 (en) 2012-03-08 2020-01-28 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET-based ESD devices and methods for forming the same
US9559008B2 (en) 2012-03-08 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET-based ESD devices and methods for forming the same
US8779517B2 (en) 2012-03-08 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET-based ESD devices and methods for forming the same
KR101289919B1 (ko) 2012-03-08 2013-07-25 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 ＦｉｎＦＥＴ-기반의 ＥＳＤ 디바이스 및 그 형성 방법
US9397098B2 (en) 2012-03-08 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET-based ESD devices and methods for forming the same
US10163894B2 (en) 2012-03-08 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET-based ESD devices and methods for forming the same
CN104303276A (zh) * 2012-05-15 2015-01-21 国际商业机器公司 防止相邻器件的短路
KR20170051952A (ko) * 2015-11-03 2017-05-12 삼성전자주식회사 반도체 장치
KR102262830B1 (ko) 2015-11-03 2021-06-08 삼성전자주식회사 반도체 장치
KR20180032918A (ko) * 2016-09-23 2018-04-02 삼성전자주식회사 반도체 장치
KR102620597B1 (ko) 2016-09-23 2024-01-03 삼성전자주식회사 반도체 장치
KR20180051845A (ko) * 2016-11-09 2018-05-17 삼성전자주식회사 반도체 장치
KR102551745B1 (ko) * 2016-11-09 2023-07-06 삼성전자주식회사 반도체 장치

Also Published As

Publication number Publication date
US8362574B2 (en) 2013-01-29
US20110298058A1 (en) 2011-12-08

Similar Documents

Publication Publication Date Title
JP2011258934A (ja) 面エピ形状とソース／ドレインの部分的に覆われるシリサイド周辺とに関するフィンフェット
US10797051B2 (en) Semiconductor device and method of manufacturing the same
US10770591B2 (en) Source/drain contacts for non-planar transistors
JP5409997B2 (ja) ＦｉｎＦＥＴデバイス中にゲートを形成する方法、および半導体デバイスの製造方法
US9224837B2 (en) Semiconductor structures with pair(s) of vertical field effect transistors, each pair having a shared source/drain region and methods of forming the structures
TW201717400A (zh) 半導體元件
US11695009B2 (en) Semiconductor device
US10037996B2 (en) Semiconductor device includes a substrate having conductive contact structures thereon
TW202002022A (zh) 具改進的閘極－源／汲極金屬化隔離的半導體裝置
US11456216B2 (en) Fabrication method of semiconductor structure
TW201731109A (zh) 鰭片型場效應電晶體元件及其製造方法
TW201721764A (zh) 鰭狀場效電晶體元件
TW202243254A (zh) 積體電路
US12080797B2 (en) Multi-bridge channel field effect transistor with recessed source/drain
TW202324511A (zh) 半導體裝置及其形成方法
KR102388352B1 (ko) 반도체 장치 및 이의 제조 방법
TWI828309B (zh) 半導體裝置及其形成方法
TWI854640B (zh) 奈米結構場效電晶體及其製造方法
US20240266209A1 (en) Semiconductor device and method of making the same
TW202322396A (zh) 半導體裝置及其形成方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131205

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131219

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140701