JP2011230959A - ＳｉＣ基板へのグラフェン成膜方法及びグラフェン付きＳｉＣ基板 - Google Patents

Abstract

【課題】水素アニール処理を必要とせず、かつ従来よりも低い温度の真空アニールで高品質のグラフェンを形成することが可能なＳｉＣ基板へのグラフェン成膜方法及びグラフェン付きＳｉＣ基板を提供する。
【解決手段】スクラッチが除去されてステップテラス構造が出現する程度に単結晶ＳｉＣ表面を平坦化加工することが可能な触媒基準エッチング（ＣＡＲＥ）法による精密加工工程と、洗浄工程と、真空中で８００〜１１００℃、１〜１０分間熱処理してＳｉＣ表面にグラフェンを形成するアニール工程と、からなるグラフェン成膜方法とし、前記アニール工程の熱処理条件を制御することによりグラフェンの層数を単層又は２層に制御する。
【選択図】図２

Description

本発明は、ＳｉＣ基板へのグラフェン成膜方法及びグラフェン付きＳｉＣ基板に係わり、更に詳しくはＳｉＣ基板全面に良質のグラフェンを成膜する方法及びそれによって製造されたグラフェン付きＳｉＣ基板に関するものである。

グラフェンは極めて優れた電気特性を持つことから次世代電子デバイス用材料として近年注目されている。一般的に使用されているシリコンと比較して、非常に高い電子移動度を持つことが実験的に示されており、高速、高温あるいは低電圧で動作するトランジスタ等を実現できると考えられている。グラフェンの形成方法として、これまでに、鉛筆の芯等のグラファイト結晶から粘着テープで剥がして基板に貼り付ける「剥離法」、８００〜１０００℃程度の温度で、ＣＶＤ法により金属触媒上にグラフェンを形成し、それを他の基板上に移し変える「ＣＶＤ法」、ＳｉＣ基板を１２００℃程度以上の高温で熱処理し、ＳｉＣ基板表面にグラフェンを形成する「ＳｉＣ表面熱分解法」が提案されているが、何れの方法でも単層のグラフェンを大面積に形成することは実現できてない。

例えば、特許文献１及び特許文献２には、ＳｉＣ基板を真空中で約１４００℃以上に加熱することによって、表面からＳｉ原子を蒸発させ、残ったＣ原子をグラファイト化して、少なくとも１層のグラフェンを形成する「ＳｉＣ表面熱分解法」が提案されている。

一般に、「ＳｉＣ表面熱分解法」により、ＳｉＣ上にグラフェンを形成する際には、表面の研磨ダメージを除去するために、事前に可燃性のＨ₂ガスを含有する雰囲気（Ｈ₂１００％、あるいは、５％Ｈ₂／Ａｒ等）中でアニール処理を行うことが多い。これを水素アニール処理といい、処理温度は１５００℃以上である。このような水素アニール後のＳｉＣ表面は、ステップがバンチングして４層〜６層といった高い段差となると共に、ステップ端間のテラスは広くなる。例えば、オフ角０°の基板の場合、テラス幅は３００〜７００ｎｍとなる。このような水素アニール処理の後、多くの場合、真空中で１２００〜１６００℃に加熱し、ＳｉＣ表面近傍のＳｉ原子を脱離させることによって、表面をＣリッチ状態にしてグラフェンを形成する。一般にグラフェンは、ステップ端を乗り越えて形成され、あたかも階段を覆うカーペットのような構造をとる。

また、単結晶ＳｉＣの表面を高精度に平滑化加工できる加工方法として、本出願人は特許文献３に記載の触媒基準エッチング法を提案し、大きな成果が得られている。この触媒基準エッチング法は、本出願人らによってＣＡＲＥ（Catalyst-Referred Etching）と命名されている。ＣＡＲＥは、被加工物に対して常態では溶解性を示さないハロゲンを含む分子が溶けた処理液中に該被加工物を配し、白金、金又はセラミックス系固体触媒からなる触媒を被加工物の加工面に接触若しくは極接近させて配し、前記触媒の表面で生成したハロゲンラジカルと被加工物の表面原子との化学反応で生成したハロゲン化合物を、溶出させることによって被加工物を加工するものである。

特開２００９−０６２２４７号公報 特開２００９−２００１７７号公報 特開２００６−１１４６３２号公報

「ＳｉＣ表面熱分解法」において、前処理として行われる水素アニール処理は、高品質のグラフェン形成を目指す上で幾つかの問題を有する。まず、オフ角０°の基板を水素アニール処理した場合、広いテラスのＳｉＣ表面ができることを述べた。これを真空中で加熱すると、テラス上に形成されたグラフェン内で圧縮応力がかかり、結果として尾根状（筋状）の欠陥が発生する。また同時に、グラフェン中に多くの穴欠陥が形成されることも知られている。さらに、バンチングしたステップ端上のグラフェンには、欠陥が導入される。これらの欠陥の存在は、グラフェンが本来備えた優れた電気的性質を損ねてしまう。また、広いテラス上に形成されるグラフェンの欠陥を防ぐ目的で、微傾斜ＳｉＣ基板を用いる試みもある。

また、グラフェン形成時に行う高温（約１２００℃〜１６００℃）の真空アニールそのものにも問題がある。真空アニールによりＳｉＣ表面近傍のＳｉ原子が脱離するが、高温になるほど、Ｓｉ原子の脱離量を制御することが難しくなる。そのため、得られるグラフェンの層数に場所的なばらつきが生じる。グラファイト化のための熱処理を真空ではなく、大気圧近傍でのＡｒ雰囲気下でアニールを行うことにより、Ｓｉ原子の不均一な脱離を抑制し、μｍオーダーの広領域で層数が比較的制御（１〜３層）されたグラフェンを形成することに成功した報告もある。Ｓｉ原子の脱離レートが低い低温でグラフェンを形成できれば、同時に層数のばらつきを抑制できると期待されるが、従来は１２００℃以下の真空アニールでグラフェンをＳｉＣ表面に作製することは成功していない。

また、グラフェンは、単層では金属の特性を持つが、２層化させるとバンドギャップが開き、半導体的特性を持つことが分かっている。そして、多層グラフェンの電子構造は、層間の結合のために単層と比較して大きく異なり、層数が少ない範囲（おおむね１０層以下）では層数に依存して大きく変化し、やがてグラファイトのバンド構造に漸近することが知られている。従って、表面にグラフェンを形成したＳｉＣ基板を電子デバイスとして利用するには、グラフェンの層数を正確に制御して所望の電気磁気特性を持たせる必要がある。この課題を解決しない限り、工業的に利用することは不可能である。

そこで、本発明が前述の状況に鑑み、解決しようとするところは、触媒基準エッチング（ＣＡＲＥ）法による精密加工を経た、広い領域において原子スケールで平坦なＳｉＣ基板を用いることにより、水素アニール処理を必要とせず、なおかつ従来よりも低い温度の真空アニールで高品質のグラフェンを形成することが可能なＳｉＣ基板へのグラフェン成膜方法及びグラフェン付きＳｉＣ基板を提供する点にある。

本発明は、前述の課題解決のために、単結晶ＳｉＣ表面を、スクラッチを除去してステップテラス構造が出現する程度に平坦化加工する精密加工工程と、洗浄工程と、真空中で８００〜１１００℃、１〜１０分間熱処理してＳｉＣ表面にグラフェンを形成するアニール工程とを有し、前記アニール工程の熱処理条件を制御することによりグラフェンの層数を単層又は２層に制御すること特徴とするＳｉＣ基板へのグラフェン成膜方法を構成した（請求項１）。

具体的には、前記精密加工工程が、処理液中で触媒表面近傍のみに生成する活性種と被加工物の表面原子との化学反応で生成した化合物を溶出させて、触媒表面を基準面として被加工物を加工する触媒基準エッチング（ＣＡＲＥ）法によって、単結晶ＳｉＣ表面を粗さ０．１ｎｍＲＭＳ以下に平坦化加工するものであるとより好ましい（請求項２）。

ここで、前記精密研磨工程の後、高温の水素アニール処理する工程を経ることなく、真空中での前記アニール工程を行うことが好ましい（請求項３）。

また、前記単結晶ＳｉＣは、オフ角が０〜８°である４Ｈ−ＳｉＣ（０００１）基板であることが好ましい（請求項４）。

そして、前記アニール工程の熱処理条件を９００±２０℃、４〜６分とし、ＳｉＣ表面にドメインサイズが１００ｎｍ以上の単層のグラフェンを形成してなるのである（請求項５）。

あるいは、前記アニール工程の熱処理条件を１０００±２０℃、１〜３分とし、ＳｉＣ表面にドメインサイズが１００ｎｍ以上の２層のグラフェンを形成してなるのである（請求項６）。

また、本発明は、前述のＳｉＣ基板へのグラフェン成膜方法により作製されたグラフェン付きＳｉＣ基板を提供する（請求項７）。

以上にしてなる請求項１に係る発明のＳｉＣ基板へのグラフェン成膜方法は、単結晶ＳｉＣ表面を、スクラッチを除去してステップテラス構造が出現する程度に平坦化加工する精密加工工程と、洗浄工程と、真空中で８００〜１１００℃、１〜１０分間熱処理してＳｉＣ表面にグラフェンを形成するアニール工程とを有し、前記アニール工程の熱処理条件を制御することによりグラフェンの層数を単層又は２層に制御するので、単結晶ＳｉＣ表面の全面に高品質の単層又は２層グラフェンを作り分けすることができる。ここで、本発明で「高品質」の定義は、数百ｎｍ〜μｍ四方の領域で、層数が制御され、なおかつ膜内に欠陥（穴、尾根状）を含有しないことを意味する。

請求項２によれば、前記精密加工工程が、処理液中で触媒表面近傍のみに生成する活性種と被加工物の表面原子との化学反応で生成した化合物を溶出させて、触媒表面を基準面として被加工物を加工する触媒基準エッチング法（ＣＡＲＥ）によって、単結晶ＳｉＣ表面を粗さ０．１ｎｍＲＭＳ以下に平坦化加工するものであると、単結晶ＳｉＣ表面をＡＦＭ像で観察した場合に、表面にスクラッチや欠陥が観察されなくなり、均一で原子的に平坦なステップテラス構造となった表面が得られるので、その表面に広いドメインサイズで高品質のグラフェンを形成することができる。

請求項３によれば、前記精密研磨工程の後、高温の水素アニール処理する工程を経ることなく、真空中での前記アニール工程を行うことにより、バンチングのないステップテラス構造のＳｉＣ表面に高品質のグラフェンを作製することができる。

請求項４によれば、前記単結晶ＳｉＣは、オフ角が０〜８°である４Ｈ−ＳｉＣ（０００１）基板であると、電子デバイス用のＳｉＣ基板として用いることができる。

請求項５によれば、前記アニール工程の熱処理条件を９００±２０℃、４〜６分とし、ＳｉＣ表面にドメイン領域が１００ｎｍ以上の単層のグラフェンを形成してなるので、ＳｉＣ表面に形成されたグラフェンを、良導電性層としてチップ内の配線等に使用することができる。

請求項６によれば、前記アニール工程の熱処理条件を１０００±２０℃、１〜３分とし、ＳｉＣ表面にドメイン領域が１００ｎｍ以上の２層のグラフェンを形成してなるので、ＳｉＣ表面に形成されたグラフェンを、半導体層としてチップ内の能動素子等の作製に使用することができる。

請求項７によれば、表面に高品質の単層又は２層グラフェンが形成されたＳｉＣ基板を提供することができる。

ＳｉＣ基板表面のＡＦＭ、ＬＥＥＤ、ＲＨＥＥＤ画像を示し、（ａ）は市販のＳｉＣ基板表面のＡＦＭ画像（挿入図はＬＥＥＤ画像）、（ｂ）はＣＡＲＥ−ＳｉＣ基板のＡＦＭ画像（挿入図はＬＥＥＤ画像）、（ｃ）はｗｅｔ−ＳｉＣ基板のＡＦＭ画像（挿入図はＬＥＥＤ画像）、（ｄ）は市販のＳｉＣ基板表面のＲＨＥＥＤ画像、（ｅ）はＣＡＲＥ−ＳｉＣ基板のＲＨＥＥＤ画像、（ｆ）はｗｅｔ−ＳｉＣ基板のＲＨＥＥＤ画像である。 ＴＰＤによって測定したＣＡＲＥ−ＳｉＣ（０００１）基板の温度依存性を示している。 真空アニール後のＣＡＲＥ−ＳｉＣ基板表面を示し、（ａ）はＬＥＥＤ画像、（ｂ）はＬＥＥＤ画像の拡大画像、（ｃ）はＳＴＭ像、（ｄ）は大きいスケールでのＳＴＭ像，（ｅ）は（ｄ）の部分拡大画像である。 アニール処理したＣＡＲＥ−ＳｉＣ（０００１）基板のＸＰＳ測定結果を示し、Ｃ１ｓ軌道スペクトルのグラフである。 単層グラフェンのステップに直交する断面構造を示し、（ａ）はＳＴＭで計測した高さプロファイル、（ｂ）は簡略断面図である。 同じＣＡＲＥ−ＳｉＣ（０００１）基板のサンプルを超高真空で９００℃、５分間熱処理して空気に曝した場合の典型的なＡＦＭ像を示し、（ａ）は平均テラス幅が約３００ｎｍの場合のＡＦＭ像、（ｂ）は平均テラス幅が約５００ｎｍの場合のＡＦＭ像である。 アニール処理したｗｅｔ−ＳｉＣ表面上のグラフェンの典型的なＬＥＥＤとＡＦＭ像を示し、（ａ）はＬＥＥＤ画像、（ｂ）はＡＦＭ像である。

次に、添付図面に示した実施形態に基づき、本発明を更に詳細に説明する。本発明は、単結晶ＳｉＣ表面に層数が制御された高品質のグラフェンを作製するＳｉＣ基板へのグラフェン成膜方法に関するものであり、単結晶ＳｉＣ表面を、スクラッチを除去してステップテラス構造が出現する程度に平坦化加工する精密加工工程と、洗浄工程と、真空中で８００〜１１００℃、１〜１０分間熱処理してＳｉＣ表面にグラフェンを形成するアニール工程とからなっている。そして、前記アニール工程の熱処理条件を制御することによりグラフェンの層数を単層又は２層に制御するのである。

本発明において最も重要な点は、アニール工程によって熱処理する前のＳｉＣ表面の状態である。単層グラフェンの厚さは０．３４ｎｍであるため、それよりも深いスクラッチ（数ｎｍ）の存在は均一で広いドメインサイズのグラフェンを作製する上で致命的である。そこで、単結晶ＳｉＣ表面を超精密に平坦化加工して、スクラッチを除去してステップテラス構造を出現させなければならない。また、単結晶ＳｉＣ表面に酸化膜が存在すると高品質なグラフェンを作製することができないことも知られている。

そこで、本発明では、前記精密加工工程として、処理液中で触媒表面近傍のみに生成する活性種と被加工物の表面原子との化学反応で生成した化合物を処理液中に溶出させて、触媒表面を基準面として被加工物を加工する触媒基準エッチング法（ＣＡＲＥ）を採用し、単結晶ＳｉＣ表面を粗さ０．１ｎｍＲＭＳ以下に平坦化加工するのである。尚、本発明で採用したＣＡＲＥについては、特開２００６−１１４６３２号公報に詳しく記載されている。本発明では、オフ角が０〜８°である４Ｈ−ＳｉＣ（０００１）基板を用い、その表面をＣＡＲＥによって超精密に平坦化加工し、表面のスクラッチや欠陥を除去する。

ここで、ＣＡＲＥの加工原理を簡単に説明する。処理液としてＨＦを用い、触媒としてＰｔを用い、ＳｉＣを加工する場合、触媒効果によってＰｔ表面上に正孔が生成され、生成された正孔により、ＳｉＣ表面の凸部が優先的に酸化されてＳｉＯ₂とＣＯ₂が生じ、酸化部（ＳｉＯ₂）はＨＦに溶解してＨ₂ＳｉＦ₆となって溶解し、加工が進行する。尚、加工速度は落ちるが、ＨＦを用いずに、水（超純水）のみでもＳｉＣを加工することができる。ＣＡＲＥとは、ハロゲンを含む分子が溶けた処理液を用いるものに限定されず、もっと拡張された概念の加工方法である。つまり、ＣＡＲＥの加工思想は、触媒表面を加工基準面とし、触媒の作用により被加工物の表面の凸部を優先的に酸化物等に改質し、その改質部を処理液中に溶解し、若しくは改質部を触媒を担持させた研磨パットで軽く擦ることによって除去して溶出し、加工基準面と被加工物との相対的運動によって加工量が加工面全体で平均化され、それにより原子的な平坦化を達成することにある。

また、洗浄工程は、半導体製造分野において一般的に使用されている各種の洗浄を組み合わせて使用した。具体的には、ＳＰＭ洗浄、王水洗浄及びＨＦ洗浄である。ＳＰＭ洗浄は、硫酸と過酸化水素とを４：１の割合で混合した溶液で有機物を分解除去する洗浄である。王水洗浄は、濃塩酸と濃硝酸とを体積比３：１の割合で混合した強烈な酸化剤で、通常の酸に溶けない金や白金をも溶かす洗浄である。ＨＦ洗浄は、希フッ酸水での洗浄である。尚、ＣＡＲＥによる精密加工を行う前に、単結晶ＳｉＣ基板をＳＰＭ洗浄とＨＦ洗浄で予め洗浄する。

そして、アニール工程は、超高真空(ＵＨＶ)中で８００〜１１００℃の温度で、１〜１０分間熱処理し、グラフェンを形成する工程である。超高真空加熱炉の到達最高真空度は約１×１０^-8Ｐａである。そして、到達温度までの温度上昇速度とアニール終了後の室温までの温度下降速度は、材料に熱歪が生じない程度に設定する。アニール工程の熱処理条件を９００±２０℃、４〜６分とすれば、ＳｉＣ表面にドメインサイズが１００ｎｍ以上の単層のグラフェンを形成することができる。また、アニール工程の熱処理条件を１０００±２０℃、１〜３分とすれば、ＳｉＣ表面にドメインサイズが１００ｎｍ以上の２層のグラフェンを形成することができる。

真空アニールによって、ＳｉＣ表面にグラフェンが形成されるメカニズムはまだ明らかではないが、ＳｉＣ表面を加熱することによって、表面からＳｉ原子が蒸発してＣ原子リッチな状態となり、Ｃ原子がグラファイト化するのである。高温になればなるほど、ＳｉＣ表面からのＳｉ原子の脱離が激しくなり、グラフェンの層数を制御することは難しくなる。従来の真空アニールの熱処理温度が１２００〜１６００℃に対して、本発明では８００〜１１００℃程度に抑制してもグラファイト化が可能であることは、グラフェンの層数の制御において大きな利点である。

このように本発明によって製造したグラフェン付きＳｉＣ基板は、基板全面にわたり高品質のグラフェンを有し、ドメインサイズも１００ｎｍ以上であり、また層数も単層又は２層に正確に制御されて形成されているので、電子デバイス用材料として用いることができる。尚、グラフェンのドメインサイズが、３００ｎｍ以上のものを作製することもできる。

一般的に、グラフェンが電子デバイスの材料として、脚光を浴びている理由は、第１にキャリヤ移動度が２０万ｃｍ²／Ｖ・ｓとカーボンナノチューブと比較しても高いこと、第２にシート状であるために、チャネル材料として利用しやすいことである。また、グラフェンは１原子層からなる物質にも関わらず、反磁性磁化率は通常の物質と比較して非常に異なり、巨視的な力を生ずることが知られ、更に非常に高い電気伝導性を持ち、また磁場中では２次元電子系特有の性質である量子ホール効果を示すことも知られている。

また、グラフェンは、単層では金属の特性を持つが、理論解析によって２層化させるとバンドギャップが開き、半導体的特性を持つことが分かっている。多層グラフェンの電子構造は、層間の結合のために単層と比較して大きく異なっていることが知られている。層数が少ない範囲（おおむね１０層以下）では層数に依存して大きく変化し、やがてグラファイトのバンド構造に漸近する。更に詳しくは、単層グラフェンは、価電子帯、伝導帯が線形分散で接するバンド構造を持ち、２層グラフェンには２組の価電子帯、伝導帯があり、１組は零ギャップで接し、もう１組は層間相互作用の分だけ反発する。バンド分散は線形ではなく有限の有効質量を持っている。一般に、Ｎ＝２Ｍ層グラフェンではＭ個の２層型バンドに分解され、Ｎ=（２Ｍ＋１）層グラフェンではＭ個の２層型バンドと１個の単層型バンドに分解される。２層型バンドの「層間相互作用」に相当する量(＝二つの伝導帯の分離幅)はバンドごとに異なることが知られている。従って、グラフェンの層数を正確に制御することは、グラフェンの電気磁気的特性を引き出す上で重要である。

次に、具体的に単結晶ＳｉＣを真空アニール処理して表面にグラフェンを作製する実施例を以下に示す。実際に用いた単結晶ＳｉＣは、新日鉄マテリアルズ株式会社製の２インチ４Ｈ−ＳｉＣ（０００１）基板（以下、単に「ＳｉＣ基板」と称す）のＳｉ面（オフ角０°±０．５°、Ｎドープ、０．０２Ω・ｃｍ）を使用した。通常、市販されているＳｉＣ基板は、スライシングの後、ラッピングと化学機械研磨（ＣＭＰ）が施されている。図１（ａ）に市販のＳｉＣ基板表面の原子間力顕微鏡（ＡＦＭ）像を示す。図１（ｂ）は、ＣＡＲＥ法によって表面を精密加工した後のＳｉＣ基板（以下、「ＣＡＲＥ−ＳｉＣ基板」と称す）表面のＡＦＭ像を示している。また、図１（ｃ）は、市販のＳｉＣ基板を洗浄した後のＳｉＣ基板（以下、「ｗｅｔ−ＳｉＣ基板」と称す）表面のＡＦＭ像を示している。

一般的に、ＳｉＣは、その物理的な硬さと化学的不活性のために精密加工（研削、研磨等）することは非常に困難である。従って、市販のＳｉＣ基板は、一般的に貧しい表面品質を持っている。市販のＳｉＣ基板表面には、図１（ａ）、（ｃ）に示すように、化学機械研磨後も５ｎｍの平均深さの多くのスクラッチと欠陥が残っている。それに対して、ＣＡＲＥ−ＳｉＣ基板表面は、図１(ｂ)に示すように、スクラッチが全く無く、全体にわたっては、きれいなステップテラス構造となっていることが分かる。

市販のＳｉＣ基板をＳＰＭ洗浄とＨＦ洗浄を行った後、ＣＡＲＥ法による精密加工を行う。ＣＡＲＥ法による精密加工は、ＨＦ処理液中において回転定盤にＳｉＣ基板を水平に固定し、その上から偏心位置に触媒を担持した研磨パットを接触させて、回転定盤と研磨パットを回転させて５〜１０時間行った。その後、洗浄工程として、ＳＭＰ洗浄を１０分、王水洗浄を２０分、ＨＦ洗浄を１０分行った。全てのプロセスの後、ＳｉＣ基板は超純水の流れで洗浄された。ｗｅｔ−ＳｉＣ基板は、ＣＡＲＥ法による精密加工の代わりに他の平坦化プロセスとしてＨＦ溶液に６時間曝し、その他の洗浄工程はＣＡＲＥ−ＳｉＣ基板と全く同じにした。そして、各ＳｉＣ基板から２×７平方ｍｍエリアのサンプルを切り出し、超高真空チャンバーに入れ、熱処理によりＳｉＣ（０００１）のグラファイト化を行った。ＳｉＣのサンプルは、先ず約３００℃で３〜５時間脱気を行い、その後８００〜１１００℃で１〜１０分、真空度約２×１０^-7Ｐａで熱処理した。

ＳｉＣ基板及び表面に形成されたグラフェンの測定には、低エネルギー電子線回折（ＬＥＥＤ）、高エネルギー電子線回折（ＲＨＥＥＤ）、走査型トンネル顕微鏡（ＳＴＭ）、Ｘ線光電子分光法（ＸＰＳ）、ラマン分光、原子間力顕微鏡（ＡＦＭ）を用いた。アニール工程によりグラフェンの成長とラマン分光以外の全ての実験は、クラス１クリーンルームで行われた。また、ＬＥＥＤ、ＳＴＭ、ＲＨＥＥＤ、ＡＦＭ、ＸＰＳ、及びラマン分光法は、室温で行った。またＡＦＭ（Digital Instruments製、D3110）とラマン分光法（Spectra-physics製、Stabilite 2017）の測定は、大気圧下、室温で行われた。

図１は、市販の未処理のＳｉＣ基板表面、ＣＡＲＥ−ＳｉＣ基板表面、ｗｅｔ−ＳｉＣ基板表面の典型的なＡＦＭと、ＬＥＥＤと、ＲＨＥＥＤ画像を示している。図１（ａ）−（ｃ）は、典型的なＡＦＭ像の一部にＬＥＥＤ画像を挿入して示し、図１（ｄ）−（ｆ）は（ａ）−（ｃ）に対応するＲＨＥＥＤ画像を示している。図１（ａ）及び（ｄ）は、市販の未処理のＳｉＣ基板表面、図１（ｂ）及び（ｅ）はＣＡＲＥ−ＳｉＣ基板、そして図１（ｃ）及び（ｆ）はｗｅｔ−ＳｉＣ基板にそれぞれ対応する。ここで、ＲＨＥＥＤとＬＥＥＤの入射電子エネルギーはそれぞれ１５ｋｅＶと６５ｅＶである。

市販の未処理のＳｉＣ基板表面のＡＦＭ像（図１（ａ））には、表面に平均深さが５ｎｍの多数の傷が示された。また、未処理のＳｉＣ基板表面のＬＥＥＤ画像（図１（ａ）に挿入された画像）とＲＨＥＥＤ画像（図１（ｄ））は、高いバックグラウンドで１×１パターンの拡散を示し、厚さ０．２から０．４ｎｍの酸化物層と結晶性に乏しい表面（例えば、機械研磨など）処理に起因して生じている。ＣＡＲＥ−ＳｉＣ基板表面（図１（ｂ）と（ｅ））については、ＡＦＭ画像は３００〜５００ｎｍのテラス幅のステップテラス構造を示し、ＬＥＥＤとＲＨＥＥＤの画像は、鋭く強烈な１×１スポットを示している。図１（ｅ）の鋭く強烈な菊池線を持つＲＨＥＥＤパターンは、ＣＡＲＥ−ＳｉＣ基板表面が理想的に平坦であることを示している。この表面は、終端のため不活性な特性を有し、つまり空気中でも表面の酸化は進展していない。一方、ｗｅｔ−ＳｉＣ基板表面（図１（ｃ）と（ｆ））については、ＬＥＥＤとＲＨＥＥＤの画像は、強い１×１スポットを示し、それは未処理のＳｉＣ基板表面（図１（ａ）と（ｄ）参照）より鋭く、強いが、ＣＡＲＥ−ＳｉＣ基板表面（図１（ｂ）と（ｅ））より劣り、またＡＦＭ像は未処理のＳｉＣ基板表面で得られたものと似ていた。これは、ＨＦ溶液に浸漬することにより、酸化物層（ＳｉＯ_X）が溶解され、表面が終端されるが、スクラッチを含む表面ダメージが除去されないことを示している。

次に、ＣＡＲＥ−ＳｉＣ基板を昇温脱離法（ＴＰＤ：Temperature Programmed Desorption）を用いて、加熱温度を制御して発生するガスを分析した。ＴＰＤは、吸着物質の解析のみならず、物質の表面や表面近傍の状態、薄膜の吸着物質や表面及び内部の状態を解析する方法として広く用いられ、半導体の清浄度や固体材料の表面状態の解析にも多用されている。図２はＴＰＤによって測定したＣＡＲＥ−ＳｉＣ（０００１）基板の温度依存性を示している。約４００℃まではＳｉＣ基板の表面に吸着した水分や二酸化炭素、あるいはＣＡＲＥや洗浄で用いたＦ元素等が脱離する。そして、６００〜８００℃では、表面の酸化物層が脱離する。また、４００℃を超えた辺りから終端水素の脱離が温度の上昇に比例して増加する。そして、９００℃を超えた辺りからＳｉの脱離が始まることが分かる。この離脱したＳｉは、ＳｉＣを構成するものであり、グラファイト化が起こり得る状態になると予測される。Ｓｉの離脱は、ある温度から急激に増加し、その後１０００℃付近まで増加は抑制される傾向がある。

次に、前記ＣＡＲＥ−ＳｉＣ基板とｗｅｔ−ＳｉＣ基板を超高真空で、シリコン流動なくアニール処理を行い、グラファイト化を図った。図３は、ＣＡＲＥ−ＳｉＣ基板を９００℃、５分間アニールした場合を示し、図３（ａ）は、典型的なＬＥＥＤ（１３５ｅＶ）のパターンを示し、これは明確に(６√３×６√３)Ｒ３０°再構成を示す。ここで、再構成（reconstruction）とは、清浄化された半導体表面が高温でアニールされると、低指数の表面に内部の原子配列とは異なった特有な超構造が形成される現象である。６√３再構成は、グラフェンの均一形成のための十分条件ではなく、必要条件であることが指摘されている。しかし、後述のＬＥＥＤ、ＸＰＳ、及びラマン分光法の結果の分析から図３の６√３サンプルは、単層グラフェンであることが分かった。

ＣＡＲＥ−ＳｉＣ（０００１）基板の表面構造は、アニール温度の上昇につれて、１×１から√３×√３に変化し、そして９００℃前後で６√３構造が出現することを確認した。図３（ａ）のＬＥＥＤパターンは、他のフェーズなしで６√３構造のみを示している。 ＲＨＥＥＤパターンも明確な６√３再構成を示した。図３（ｃ）は、アニール処理したＣＡＲＥ−ＳｉＣ（０００１）基板のＳＴＭ像（サンプルバイアス電圧は＋２．８Ｖとトンネル電流は０．５ｎＡ）であり、約３．２ｎｍの長さの菱形ユニットを示している（注意、ここに観測された歪みは温度ドリフトによる）。原子結晶学的な構造が完全に解明されないが、約３．２ｎｍ周期性はグラフェンの下でバッファ層の６√３再構成に起因している。これまでのところ、少なくとも６√３構造の４つのタイプ、即ちグラフェンの下のバッファ層と、単層、２層、及び３層のグラフェンが、グラファイト化後のＳｉＣ（０００１）基板上表面に確認されてきた。図３（ｂ）に示すように、１２６ｅＶでの６√３パターンにおけるグラファイトスポット（中央の丸で囲んだ部分）と、サテライトスポットとの相対的な強さを比較することによって、グラフェン層の厚さを推定することができ、それによりグラフェンの層数をおおよそ決定することができる。この推定法によって、図３のグラフェンの厚さを単分子層と推定した。また、ＸＰＳとラマン分光法（図示せず）から、単層グラフェンがＣＡＲＥ−ＳｉＣ基板上に成長したことを確認した。

図４はアニール処理したＣＡＲＥ−ＳｉＣ（０００１）基板のＸＰＳ測定結果を示し、Ｃ１ｓ軌道スペクトルは、Ｃ原子の３種類の異なるタイプ、つまりグラフェン層（グラフィックピーク）、ＳｉＣ基板（バルクピーク）、その上の６√３バッファ層（バッファピーク）が含まれていることを示している。我々は、シンプルな層の減衰モデルを想定してバルクのコンポーネントの表面の強度比から上層の厚さを０．３８±０．０７ｎｍと推定した。この値は、グラファイト層間距離（０．３３５ｎｍ）の近くにある。ＸＰＳの結果から推定されるグラフェンの厚さは、ＬＥＥＤの強度プロファイルから決定した厚さと一致している。また、ラマンスペクトルにおいて、約１５８０ｃｍ^-1（Ｇピーク）のＣ−Ｃ伸縮モードが、そのグラファイト化が発生した時に観測された。図３の６√３サンプルに対するＧピークのシフトから推定されたグラフェンの厚さは、単分子層を示している。

本発明によりＣＡＲＥ−ＳｉＣ基板上に形成された単層グラフェンは、著しく均一で、広いテラスとステップから構成されている。ＬＥＥＤとＲＨＥＥＤスポットプロファイルから、ＣＡＲＥ−ＳｉＣ基板上のグラフェンのドメインサイズは、約３００ｎｍを超えると推定された。図３（ｄ）は、ＣＡＲＥ−ＳｉＣ基板上の６√３相の大きいスケールでのＳＴＭ像を示している。ＳＴＭ像は広い均一な表面に展開し、原子オーダーの６√３テラスは、少なくとも約２５０×２５０ｎｍ²の面積を有し、そこにはＳＴＭのチップからの塵埃を除いて欠陥又は不均一な部分が存在しない。ＳＴＭ像によると、６√３突起配置は、テラス全体（≧２５０ｎｍのサイズ）に維持され、つまりドメイン境界はテラスの中に現れない。これは、ＬＥＥＤとＲＨＥＥＤとにより評価したドメインサイズ（≧３００ｎｍ）と矛盾しない。図３（ｄ）の左上のステップは略直線であるが、下部で部分的に丸められている。図３（ｅ）は、図３（ｄ）の拡大イメージを示し、ストレートエッジは、ジグザグ（ｚｚ）エッジに対応する［０１−１０］_SiCに平行である。ここで、ミラー指数における「オーバーライン」は「−」に置き換えている。図５（ａ）は、図３（ｅ）のジグザグステップに直交する方向の厚さプロファイルを示し、図３（ｅ）に現れたステップの高さは、４Ｈ−ＳｉＣ（０００１）の２層の高さに対応する約０．２５ｎｍであることがわかる。また、図５（ｂ）には、ステップテラス構造を有するＳｉＣ基板１の表面にグラフェン６を形成した場合の断面構造を模式的に示し、図中符号２はＣ層、３はＳｉ層であり、これらはＳｉＣの２重層を構成し、表面にはステップ４とテラス５を有している。

図６（ａ）と図６（ｂ）は、同じＣＡＲＥ−ＳｉＣ（０００１）基板のサンプルを超高真空で９００℃、５分間熱処理し、空気に曝した場合の典型的なＡＦＭ像を示している。ＡＦＭ像もＣＡＲＥ−ＳｉＣ基板上に成長した均一な単層のグラフェンを示している。図６（ａ）と（ｂ）のグラフェンの平均テラス幅は、それぞれ約３００ｎｍと約５００ｎｍであり、それぞれ局所的なオフ角が０．０５°と０．０３°に対応する。市販のＳｉＣ基板表面に切削精度内でオフ角度のばらつきがあり、それがＣＡＲＥ−ＳｉＣ表面上の異なるテラス幅を誘導し、そしてそれはアニール表面で異なるテラス幅の単層グラフェンとなる。狭いテラス（図６（ａ））と広いテラス（図６（ｂ））の両方に、均一な単層グラフェンが形成されるが、テラス幅に応じて異なるグラフェンの特徴を観察することができる。ＡＦＭ像は、幅の狭いテラス領域では多数のジグザク（ｚｚ）エッジを有するステップが［−１０１０］_SiCの方向に沿って向き、少数のアームチェアー（ａｃ）エッジを有するステップは＜１−２１０＞_SiCの方向に沿っていることを示している。図６（ａ）の挿入図は、狭いテラス（約３００ｎｍ）上で１０×１０μｍ²の範囲にいくつかの小さな穴（欠陥）が示されている。マイクロステップは、誤差範囲内でのＳＴＭの結果と一致して平均高さ約０．３ｎｍのステップ端で見られる。ＳＴＭの結果（図３）は、６√３ドメインがドメイン境界なしでテラス全体をカバーすることを示し、図６（ａ）はいくつかの欠陥はあるが約３００ｎｍのドメインサイズにわたって原子的に平坦な単層グラフェンの成長を示している。一方、図６（ｂ）の広いテラス（約５００ｎｍ）上には、多くの特徴的な六角形ピットが作成されている。これらのピットは、｛１１−２０｝_SiC面に面して開いている。その結果、ピットの深さが、約０．５ｎｍ、約０．７５ｎｍ、約１．０ｎｍと規則的に増加し、誤差範囲内でそれらがＳｉＣの二重層の高さの２倍、３倍、４倍の高さにそれぞれ対応することを見出した。

真空アニールによるＳｉＣ表面へのグラフェンの形成メカニズムはまだ明らかではなく、ＣＡＲＥ−ＳｉＣ（０００１）表面へのグラファイト化機構は、従来のものとは異なることが予想される。非ＣＡＲＥ−ＳｉＣ表面に単層グラフェンを形成するには、少なくとも３つのＳｉ層の脱離が必要であり、カーボンが約３つのＳｉＣ二重層から解放される必要があるとされている。ａｃエッジステップと六角形のピットが形成される前に、Ｃ原子の十分な数が供給されなければならない。我々は、平均テラス幅が約３００ｎｍよりも小さいとき、均一で原子的フラットの単層グラフェンが再現性良く形成することを確認した。ＳｉＣ表面におけるグラファイト化プロセスは、実験条件、即ち、アニール温度、時間、真空度等に依存している。グラファイト化は、超高真空中でＣＡＲＥ−ＳｉＣ基板上に９００℃で開始し、一方、後述するように、ｗｅｔ−ＳｉＣ基板上では１１００℃で開始することが分かった。本発明における９００℃の温度は、ＳｉＣ上のグラファイト化の従来の製法（ＳｉＣ表面熱分解法）よりもはるかに低い。我々は、ＳｉＣ基板表面の平坦性と均一性が、ＳｉＣから効果的なＳｉの脱離に必要な温度を低下させたと考えている。

図７は、超高真空でアニール後のｗｅｔ−ＳｉＣ表面上のグラフェンの典型的なＬＥＥＤとＡＦＭ像を示している。アニール条件は、１１００℃で５分間である。図７（ａ）は，アニール後のｗｅｔ−ＳｉＣ（０００１）基板の（６√３×６√３）Ｒ３０°再構成に対するＬＥＥＤ画像（１３５ｅＶ）、（ｂ）は対応するＡＦＭ像である。グラフェンの基本的なスポット（丸で囲まれた濃いスポット）と６√３サテライトスポット（大きな四角と丸で囲まれたスポット）は、これらのＣＡＲＥ−ＳｉＣ基板上に形成されたものより弱く、拡散している。ｗｅｔ−ＳｉＣ表面上のグラフェン層の品質は、ＣＡＲＥ−ＳｉＣ表面層よりも大幅に低くなった。強い背景を持つ拡散６√３のスポットは、１１００℃で５分間熱処理後のＬＥＥＤ画像に現れた。それに対応するＡＦＭ像は、多くの六角形のピットと不均一層を示している（図７（ｂ））。そして、ｗｅｔ−ＳｉＣ表面上のグラフェンの平均ドメインサイズは約１０ｎｍであった。これらの結果は、ｗｅｔ−ＳｉＣ表面上には特定の層数の秩序だったグラフェン層を、ＣＡＲＥ−ＳｉＣ表面上に成長させたように成長させることは困難であることを意味する。従って、ＳｉＣ表面の均一性と平坦性が、ＳｉＣ基板上に、均一で幅が広く、厚さが制御されたグラフェン層を達成するために重要な要因であることが示された。

また、アニール条件を１０００℃、２分間に変更することにより、ＣＡＲＥ−ＳｉＣ（０００１）基板表面に、原子的に平坦でドメインサイズが約１００ｎｍ以上の大きな２層グラフェンを形成することができた。この熱処理条件で作製したグラフェンが２層であることは、前記同様にして確認した。

このように、超高真空のアニールによって、全体を超精密に加工した４Ｈ−ＳｉＣ（０００１）表面上に、広く原子的に平坦なテラスと欠陥の少ない単層又は２層グラフェンを形成することができた。そして、アニーリング温度と時間を変化させることによって、ＣＡＲＥ−ＳｉＣ基板上に形成されるグラフェンの層数を制御することができた。ＣＡＲＥ−ＳｉＣ基板表面上に形成されたグラフェンは、平均ドメインサイズが３００ｎｍ以上であるのに対し、非ＣＡＲＥ−ＳｉＣ（ｗｅｔ−ＳｉＣ）基板表面上に形成されたグラフェンは、平均ドメインサイズは約１０ｎｍであった。

欠陥が少なく、広く平坦なグラフェンドメインは、グラフェン薄膜の基本的な性質と応用に関する研究において、重要かつ有用であると期待される。例えば、電子コヒーレント長（約３０ｎｍ）により広いドメインは、ＬＥＥＤよって詳細な構造解析を実行することが可能になる。このようなドメインは、光電子分光法において運動量の不確実性の値を減らすことができる。また、導電率測定では、外因性散乱因子を減らすことができる。勿論、広くて高品質なグラフェンは、例えば、金属トランジスタへの応用に対して必要である。本発明では、単純な方法、つまりＳｉフラックスを用いないアニールによって、超高真空中でＣＡＲＥ−ＳｉＣの表面に高品質な単層又は２層グラフェンを作製することができる。そして、ＳｉＣ単結晶表面にグラフェンを単層又は数層形成したウエハを用いて耐電圧、耐熱性の高い優れた性能を備えた電子デバイス、例えばＳｉ−ＭＯＳＦＥＴを凌駕する高速ＦＥＴ、超高感度センサー等を作成することができる可能性がある。

１ ＳｉＣ基板
２ Ｃ層
３ Ｓｉ層
４ ステップ
５ テラス
６ グラフェン

Claims (7)

1. 単結晶ＳｉＣ表面を、スクラッチを除去してステップテラス構造が出現する程度に平坦化加工する精密加工工程と、洗浄工程と、真空中で８００〜１１００℃、１〜１０分間熱処理してＳｉＣ表面にグラフェンを形成するアニール工程とを有し、前記アニール工程の熱処理条件を制御することによりグラフェンの層数を単層又は２層に制御すること特徴とするＳｉＣ基板へのグラフェン成膜方法。
2. 前記精密加工工程が、処理液中で触媒表面近傍のみに生成する活性種と被加工物の表面原子との化学反応で生成した化合物を溶出させて、触媒表面を基準面として被加工物を加工する触媒基準エッチング（ＣＡＲＥ）法によって、単結晶ＳｉＣ表面を粗さ０．１ｎｍＲＭＳ以下に平坦化加工するものである請求項１記載のＳｉＣ基板へのグラフェン成膜方法。
3. 前記精密研磨工程の後、高温の水素アニール処理する工程を経ることなく、真空中での前記アニール工程を行う請求項１又は２記載のＳｉＣ基板へのグラフェン成膜方法。
4. 前記単結晶ＳｉＣは、オフ角が０〜８°である４Ｈ−ＳｉＣ（０００１）基板である請求項１〜３何れか１項に記載のＳｉＣ基板へのグラフェン成膜方法。
5. 前記アニール工程の熱処理条件を９００±２０℃、４〜６分とし、ＳｉＣ表面にドメインサイズが１００ｎｍ以上の単層のグラフェンを形成してなる請求項１〜４何れか１項に記載のＳｉＣ基板へのグラフェン成膜方法。
6. 前記アニール工程の熱処理条件を１０００±２０℃、１〜３分とし、ＳｉＣ表面にドメインサイズが１００ｎｍ以上の２層のグラフェンを形成してなる請求項１〜４何れか１項に記載のＳｉＣ基板へのグラフェン。
7. 前記請求項１〜６何れか１項に記載のＳｉＣ基板へのグラフェン成膜方法により作製されたグラフェン付きＳｉＣ基板。