JP2011172199A - ダイレクト・デジタル・シンセサイザ回路 - Google Patents
ダイレクト・デジタル・シンセサイザ回路 Download PDFInfo
- Publication number
- JP2011172199A JP2011172199A JP2010060497A JP2010060497A JP2011172199A JP 2011172199 A JP2011172199 A JP 2011172199A JP 2010060497 A JP2010060497 A JP 2010060497A JP 2010060497 A JP2010060497 A JP 2010060497A JP 2011172199 A JP2011172199 A JP 2011172199A
- Authority
- JP
- Japan
- Prior art keywords
- correction
- phase
- value
- sine wave
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】 周波数設定データをデータ分離部1で上位ビットと下位ビットに分離し、位相内挿補正値出力部10が下位ビットの累積によるオーバーフローで補正パラメータ1を出力し、下位ビットの積分値から得られた補正値を補正パラメータ2として出力し、上位ビットのデータに補正パラメータ1を正弦波ROMアドレス生成部2で加算して積分して正弦波ROMテーブル5で対応する正弦波の同相成分と直交成分を出力し、位相内挿補正部6で直交成分に補正パラメータ2を乗算し、同相成分との差分を演算することで、位相補正を行うDDS回路である。
【選択図】 図1
Description
従来のDDS回路について図6を参照しながら説明する。図6は、従来のDDS回路の構成ブロック図である。
従来のDDS回路は、図6に示すように、加算器103と、ラッチ回路(D)104と、乗算器110と、正弦波ROM(Read Only Memory)テーブル105と、D/A(Digital/Analogue)コンバータ107と、フィルタ108とを有している。
尚、加算器103、ラッチ回路104、乗算器110でアキュムレータを構成している。
従来のDDS回路では、周波数設定データ(FSET)が加算器103に入力され、加算器103ではラッチ回路104からの出力と加算してラッチ回路104に出力する。
ラッチ回路104は、動作周波数fsでデータのラッチを行い、出力を加算器103と乗算器110に出力する。
このように、従来のDDS回路は動作するようになっている。
図6において、動作周波数fs、所望周波数設定精度をkとした場合、周波数設定データFSETの必要ビット数Aは、以下のようになる。
A=log2(fs/k)
例えば、fs=200MHz、k=0.1Hzとした場合、
A=log2(200e6/0.1)=約30.9 つまり、31ビット必要となる。
尚、関連する先行技術として、特開平06−252645号公報「直接デジタル周波数シンセサイザ」(出願人:日本電気株式会社/特許文献1)、特開平11−031924号公報「直接デジタル周波数シンセサイザ」(出願人:三菱電機株式会社/特許文献2)、特表2000−506713号公報「所望の関数に応答して信号振幅を発生する方法及びコンバータ」(出願人:ノキア テレコミュニカシオンス オサケ ユキチュア/特許文献3)、特開平03−088504号公報「任意波形発生器」(出願人:横河電機株式会社/特許文献4)、特開平05−291829号公報「任意波形発生器」(出願人:ソニー・テクトロニクス株式会社/特許文献5)、特開2002−280838号公報「ダイレクト・デジタル・シンセサイザ」(出願人:安藤電気株式会社/特許文献6)がある。
ここで、従来のDDS回路において、丸め処理における位相誤差について図7を参照しながら説明する。図7は、位相誤差を説明するための図である。
DDS回路で生成する正弦波を複素座標上の円運動で考えた場合、図7に示すように、bit数Aは「・」点となるが、bit数Bに丸めると「・」を「○」で囲った点のポイントしか動かず、間のポイントとの差が位相誤差となってしまう。
特許文献3も、メモリサイズを小さくするものではあるが、演算処理の構成が複雑になってしまうものであった。
また、特許文献5も、メモリサイズを小さくするものではなく、補正手段が、検出された歪に応じて波形メモリに記憶された波形データを補正するものであるから、
[実施の形態の概要]
本発明の実施の形態に係るダイレクト・デジタル・シンセサイザ回路(DDS回路)は、周波数設定データをデータ分離部で上位ビットと下位ビットに分離し、位相内挿補正値出力部で下位ビットの累積によるオーバーフローにより第1の補正パラメータを出力し、下位ビットの累積加算から得られた補正値を第2の補正パラメータとして出力し、上位ビットのデータに第1の補正パラメータを正弦波ROMアドレス生成部で加算して積分し、正弦波ROMテーブルのアドレスを生成し、正弦波ROMテーブルで対応する正弦波の同相成分と直交成分を出力し、位相内挿補正部で直交成分に第2の補正パラメータを乗算し、同相成分との差分値を演算することで、位相補正を行うものであり、正弦波ROMテーブルのメモリ容量を増大させることなく、位相誤差を低減できるものである。
本発明の実施の形態に係るDDS回路について図1を参照しながら説明する。図1は、本発明の実施の形態に係るDDS回路の構成ブロック図である。
本発明の実施の形態に係るDDS回路(本DDS回路)は、図1に示すように、データ分離部1と、正弦波ROMアドレス生成部2と、正弦波ROMテーブル5と、位相内挿補正部6と、D/Aコンバータ7a,7bと、フィルタ8a,8bと、位相内挿補正値出力部10とを基本的に有している。
尚、正弦波ROMアドレス生成部2の一部は、アキュムレータを構成している。
本DDS回路の各部について具体的に説明する。
データ分離部1は、周波数設定データFSET(Aビット)を入力し、上位ビット(Bビット)と下位ビット(Cビット)に分離し、上位ビットを正弦波ROMアドレス生成部2に出力し、下位ビットを位相内挿補正値出力部10に出力する。
従って、下位Cビット=(A−B)ビットとなる。
正弦波ROMアドレス生成部2から出力されるデータは、Bビットであり、正弦波ROMテーブル5に出力される。
位相内挿補正部6の構成及び動作については後述する。
D/Aコンバータ7bは、位相内挿補正部6から入力される補正された直交成分Q3をデジタルデータからアナログ信号に変換してフィルタ8bに出力する。
フィルタ8aは、D/Aコンバータ7aから入力されたアナログ信号を平滑化して出力する。
フィルタ8bは、D/Aコンバータ7bから入力されたアナログ信号を平滑化して出力する。
そして、フィルタ8aから出力された同相成分のアナログ波形とフィルタ8bから出力された直交成分のアナログ波形から直交検波を行うようになっている。
位相内挿補正値出力部10の具体的な構成及び動作については後述する。
次に、位相内挿補正値出力部10について図2を参照しながら説明する。図2は、位相内挿補正値出力部の具体的構成図である。
位相内挿補正値出力部10は、図2に示すように、積分器11と、飽和検出器12と、補正ROMテーブル13とを備えている。
積分器11は、データ分離部1からの下位ビットを入力し、入力データを積分して飽和検出器12と補正ROMテーブル13に出力する。
積分器11は、動作周波数fsで動作するデジタル演算器であり、初期値から累積加算する積分を行ってオーバーフローすると、また初期値から累積加算の積分を行う処理を繰返すものである。
補正パラメータ1は、データ分離部1からの上位ビットの値に対して加算される「1」の値となるものである。例えば、上位ビットが14ビットであるとすると、14ビットのデータで「1」を表すデータが補正パラメータ1ということになる。
尚、補正ROMテーブル13のアドレスは、係数Yとすると、Y×(積分値)/(飽和積分値)で求められる。飽和積分値は、積分器11がオーバーフローする場合の値である。
この補正パラメータ2は、上位ビットにおける位相角θに下位ビットの位相角を近似させるための値となっている。
従って、補正パラメータ2は、下位ビットから算出される補正値の直交成分Q(Q2)を出力するものとなっている。
また、位相内挿補正値出力部10において、補正ROMテーブル13の代わりに、加算器、ラッチ回路、乗算器等を用いて演算処理にて対応する直交成分(Q2)を出力させるようにしてもよい。
次に、位相内挿補正部6について説明する。
位相内挿補正部6は、複数の乗算器と、複数の加算器とを備えている。
位相内挿補正部6は、正弦波ROMテーブル5から出力された直交成分Q1と位相内挿補正値出力部10から出力された補正パラメータ2(Q2)を乗算器で乗算し、正弦波ROMテーブル5から出力された同相成分I1と当該乗算されたデータとの差分を加算器(減算器)で演算して同相成分I3として出力するものである。
上記加算器は、同相成分I1のデータをプラス(+)とし、乗算器からのデータを符号反転してマイナス(−)とし、両者を加算することで、差分を演算している。
次に、位相補正の概要について図3を参照しながら説明する。図3は、位相補正の概要を説明する図である。
正弦波を複素座標上の円運動で表現した場合、図3に示した3本の矢印の内、本当は角度(θ0)だけ移動させた中央の矢印が本来求めるポイントとすると、従来のDDS回路では、例えば、角度(θa)までしか移動できない下側の矢印のポイントに来てしまうものである。
更に、位相補正の具体的な動作について図4、図5を参照しながら説明する。図4は、位相補正の動作1を説明する図であり、図5は、位相補正の動作2を説明する図である。
[位相補正の動作1:図4]
図4に、例えば、上位ビットの同相成分I1と直交成分Q1の回転ベクトル[I1,Q1](DDS生成ベクトル)を示し、下位ビットの同相成分I2と直交成分Q2の補正用回転ベクトル[I2,Q2]を示している。
そして、DDS生成ベクトル[I1,Q1]を補正用回転ベクトル[I2,Q2]を用いて補正した位相補正後ベクトル[I3,Q3]が示されている。
[I1,Q1]=(I1+jQ1)
[I2,Q2]=(I2+jQ2)
[I3,Q3]=(I1+jQ1)*(I2+jQ2)
=(I1・I2−Q1・Q2)+j(I2・Q1+I1・Q2)
また、位相補正後ベクトル[I3,Q3]の虚数部分(I2・Q1+I1・Q2)の演算結果を最終信号Q3として出力することで、位相補正されたデータが得られるものである。
上位ビット(Bビット)における位相角θは、θ=2π/2Bとなる。
下位ビット(Cビット)については、図5に示すように、2π>>θの場合であるので、XとYの辺を備えた三角形とみなすことができ、tanθ=Y/Xで表すことができる。
Y=2Cとすれば、X=2C/tanθに近似できる。
I3=I1・I2−Q1・Q2
=I1−Q1・Q2
よって、上記Y(=Q2)のみの補正パラメータとして生成することで補正処理を行うことが可能となるものである。
Q3=I2・Q1+I1・Q2
=Q1+I1・Q2
よって、上記Y(=Q2)のみの補正パラメータとして生成することで補正処理を行うことが可能となるものである。
補正パラメータ2がQ2に相当し、I1とQ1は正弦波ROMテーブル5から出力されたデータであり、(Q1・Q2)の乗算が乗算器で実現され、I1−(Q1・Q2)の演算が加算器で実現されるものである。
また、(I1・Q2)の乗算が乗算器で実現され、Q1+(I1・Q2)の演算が加算器で実現されるものである。
本DDS回路によれば、周波数設定データをデータ分離部1で上位ビットと下位ビットに分離し、位相内挿補正値出力部10が下位ビットの累積によるオーバーフローで補正パラメータ1を出力し、下位ビットの積分値から得られた補正値を補正パラメータ2として出力し、上位ビットのデータに補正パラメータ1を加算してアキュムレータで累積して正弦波ROMテーブル5で対応する正弦波の同相成分と直交成分を出力し、位相内挿補正部6で直交成分に補正パラメータ2を乗算し、それと同相成分との差分値を演算することで、位相補正を行うようにしているので、正弦波ROMテーブル5のメモリ容量を増大させることなく、位相誤差を低減できる効果がある。
Claims (4)
- ダイレクト・デジタル・シンセサイザ回路であって、
周波数設定データを上位ビットと下位ビットに分離する分離部と、
前記下位ビットを累積してオーバーフローにより第1の補正パラメータを出力すると共に、前記累積した下位ビットを基に得られた補正値を第2の補正パラメータとして出力する位相内挿補正値出力部と、
前記上位ビットに前記第1の補正パラメータを加算し、当該加算した値を積分する正弦波アドレス生成部と、
正弦波の波形データを記憶し、前記正弦波アドレス生成部からの出力データに対応した波形データの同相成分と直交成分を出力する正弦波テーブルと、
前記直交成分に前記第2の補正パラメータを乗算し、前記同相成分と当該乗算された値との差分値を演算する位相内挿補正部と、
前記位相内挿補正部で演算された差分値をデジタルからアナログに変換する第1のD/Aコンバータと、
前記第1のD/Aコンバータから出力されるアナログ信号を平滑化する第1のフィルタとを有することを特徴とするダイレクト・デジタル・シンセサイザ回路。 - 位相内挿補正部は、正弦波テーブルから出力される同相成分と位相内挿補正値出力部からの第2の補正パラメータとを乗算し、前記正弦波テーブルから出力される直交成分と当該乗算された値との加算値を演算するものであり、
前記位相内挿補正部で演算された加算値をデジタルからアナログに変換する第2のD/Aコンバータと、
前記第2のD/Aコンバータから出力されるアナログ信号を平滑化する第2のフィルタとを有することを特徴とする請求項1記載のダイレクト・デジタル・シンセサイザ回路。 - 位相内挿補正値出力部は、下位ビットのデータを累積加算する積分を行う積分器と、
前記積分器におけるオーバーフローを検出し、第1の補正パラメータを正弦波アドレス生成部に出力する飽和検出器と、
前記積分器からの出力に対応付けて第2の補正パラメータを記憶し、前記積分器で積分された値が入力されると対応する第2の補正パラメータを出力する補正テーブルとを有することを特徴とする請求項1又は2記載のダイレクト・デジタル・シンセサイザ回路。 - 位相内挿補正値出力部の補正テーブルに記憶される第2の補正パラメータは、上位ビットにおける位相角に下位ビットの位相角を近似させるための値としたことを特徴とする請求項3記載のダイレクト・デジタル・シンセサイザ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010060497A JP2011172199A (ja) | 2010-01-20 | 2010-03-17 | ダイレクト・デジタル・シンセサイザ回路 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010010315 | 2010-01-20 | ||
JP2010010315 | 2010-01-20 | ||
JP2010060497A JP2011172199A (ja) | 2010-01-20 | 2010-03-17 | ダイレクト・デジタル・シンセサイザ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011172199A true JP2011172199A (ja) | 2011-09-01 |
Family
ID=44685811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010060497A Pending JP2011172199A (ja) | 2010-01-20 | 2010-03-17 | ダイレクト・デジタル・シンセサイザ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011172199A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013198226A (ja) * | 2012-03-16 | 2013-09-30 | Sansha Electric Mfg Co Ltd | 無停電電源装置及びその同期制御方法 |
CN103888139A (zh) * | 2014-03-17 | 2014-06-25 | 中国科学院半导体研究所 | 直接数字频率合成器 |
JP2014209731A (ja) * | 2013-03-29 | 2014-11-06 | 日本電波工業株式会社 | 発振器 |
JP2015002419A (ja) * | 2013-06-14 | 2015-01-05 | 株式会社日立製作所 | Iq信号波形生成回路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6434004A (en) * | 1987-07-30 | 1989-02-03 | Jeol Ltd | Digital frequency generator |
JP2002271143A (ja) * | 2001-03-02 | 2002-09-20 | Samsung Electronics Co Ltd | 周波数シンセサイザ |
JP2004363981A (ja) * | 2003-06-05 | 2004-12-24 | Yokogawa Electric Corp | Dds信号発生装置 |
JP2007189506A (ja) * | 2006-01-13 | 2007-07-26 | Yokogawa Electric Corp | Dds信号発生装置 |
-
2010
- 2010-03-17 JP JP2010060497A patent/JP2011172199A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6434004A (en) * | 1987-07-30 | 1989-02-03 | Jeol Ltd | Digital frequency generator |
JP2002271143A (ja) * | 2001-03-02 | 2002-09-20 | Samsung Electronics Co Ltd | 周波数シンセサイザ |
JP2004363981A (ja) * | 2003-06-05 | 2004-12-24 | Yokogawa Electric Corp | Dds信号発生装置 |
JP2007189506A (ja) * | 2006-01-13 | 2007-07-26 | Yokogawa Electric Corp | Dds信号発生装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013198226A (ja) * | 2012-03-16 | 2013-09-30 | Sansha Electric Mfg Co Ltd | 無停電電源装置及びその同期制御方法 |
JP2015223075A (ja) * | 2012-03-16 | 2015-12-10 | 株式会社三社電機製作所 | 無停電電源装置及びその同期制御方法 |
JP2014209731A (ja) * | 2013-03-29 | 2014-11-06 | 日本電波工業株式会社 | 発振器 |
JP2015002419A (ja) * | 2013-06-14 | 2015-01-05 | 株式会社日立製作所 | Iq信号波形生成回路 |
CN103888139A (zh) * | 2014-03-17 | 2014-06-25 | 中国科学院半导体研究所 | 直接数字频率合成器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5742556B2 (ja) | Adc | |
KR101461784B1 (ko) | 아날로그 디지털 변환기(adc), 그 보정 회로 및 그 보정 방법 | |
JP5365369B2 (ja) | 送信装置、歪み補償装置及び歪み補償方法 | |
JP4451486B2 (ja) | アナログ/デジタル変換装置およびデジタル/アナログ変換装置 | |
JP2011172199A (ja) | ダイレクト・デジタル・シンセサイザ回路 | |
JP5021390B2 (ja) | 信号抽出装置及びそれを含む無効電力補償装置 | |
JP6981229B2 (ja) | 回路装置、振動デバイス、電子機器及び移動体 | |
JP5605184B2 (ja) | 周波数シフト回路および通信装置 | |
JP2011151532A (ja) | 周波数ジェネレータ | |
JP5535166B2 (ja) | アナログデジタル変換装置及び信号処理システム | |
JP2005003530A (ja) | 位相検出器 | |
JP4648243B2 (ja) | 交流信号測定器、およびそのオフセット調整方法 | |
JP5981277B2 (ja) | 位置検出装置 | |
JP5779022B2 (ja) | 信号検出装置 | |
JP4260187B2 (ja) | 周波数同期方法及び装置 | |
JP5355477B2 (ja) | レゾルバ模擬回路 | |
JP5342982B2 (ja) | レゾルバデジタルコンバータ | |
JP5994460B2 (ja) | 二乗和ルート演算装置 | |
JP5124936B2 (ja) | 位置検出装置およびそのオフセット補正方法 | |
JP2005348315A (ja) | ディジタルフィルタ並びにその設計システム及び方法 | |
JP2005159640A (ja) | A−d変換器並列処理回路 | |
JP3870274B1 (ja) | 三角関数演算装置および三角関数演算方法 | |
JP2011223266A (ja) | デジタルiq信号の周波数変換回路 | |
CN110879310A (zh) | 信号的功率因数获取方法、装置、处理器及电子设备 | |
JP2019121892A (ja) | 発振装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130306 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131217 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140625 |