JP2011223266A - デジタルiq信号の周波数変換回路 - Google Patents
デジタルiq信号の周波数変換回路 Download PDFInfo
- Publication number
- JP2011223266A JP2011223266A JP2010089737A JP2010089737A JP2011223266A JP 2011223266 A JP2011223266 A JP 2011223266A JP 2010089737 A JP2010089737 A JP 2010089737A JP 2010089737 A JP2010089737 A JP 2010089737A JP 2011223266 A JP2011223266 A JP 2011223266A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- digital
- cos
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
【課題】本発明の課題は、乗算器、加算器とDDSを用いて、同調精度を高めてスプリアスを除去するデジタルIQ信号の周波数変換回路を提供することにある。
【解決手段】本発明は、デジタルI信号cos(ωt)とローカル信号cos(ω′t)を乗算する第1の乗算回路31と、デジタルQ信号sin(ωt)とローカル信号cos(ω′t)を乗算する第2の乗算回路32と、デジタルI信号cos(ωt)とローカル信号−sin(ω′t)を乗算する第3の乗算回路33と、デジタルQ信号sin(ωt)とローカル信号sin(ω′t)を乗算する第4の乗算回路34と、第1の乗算回路31の出力信号と第4の乗算回路34の出力信号を加算する第1の加算回路38と、第2の乗算回路32の出力信号と第3の乗算回路33の出力信号を加算する第2の加算回路39とを具備することを特徴とする。
【選択図】図1
【解決手段】本発明は、デジタルI信号cos(ωt)とローカル信号cos(ω′t)を乗算する第1の乗算回路31と、デジタルQ信号sin(ωt)とローカル信号cos(ω′t)を乗算する第2の乗算回路32と、デジタルI信号cos(ωt)とローカル信号−sin(ω′t)を乗算する第3の乗算回路33と、デジタルQ信号sin(ωt)とローカル信号sin(ω′t)を乗算する第4の乗算回路34と、第1の乗算回路31の出力信号と第4の乗算回路34の出力信号を加算する第1の加算回路38と、第2の乗算回路32の出力信号と第3の乗算回路33の出力信号を加算する第2の加算回路39とを具備することを特徴とする。
【選択図】図1
Description
本発明は、デジタルIQ検波された信号を使い、更に精度を高める為の同調処理技術であるデジタルIQ信号の周波数変換回路に関するものである。
公知例として、特許文献1があるが、前記公知例の場合、同一ローカル信号によるIQ検波の手法を示しているが、一般的にデジタルIQ検波された信号を使って再度同調を取る技術ではなかった。
図2は一般的なデジタルIQ検波を示す系統図である。図2に示すように、アナログ信号のIF(中間周波)信号SifはA(アナログ)/D(デジタル)変換回路11に入力され、A/D変換回路11でデジタル信号に変換される。A/D変換回路11から出力されたデジタル信号は、2系統に分割されてそれぞれ第1の乗算回路12の一方の入力端及び第2の乗算回路13の一方の入力端に入力される。
第1の乗算回路12の他方の入力端及び第2の乗算回路13の他方の入力端にはそれぞれ第1のDDS(デジタルシンセサイザ)14で生成される、互いに90°位相がオフセットしたローカル信号が入力される。第1のDDS14は任意の周波数の正弦波及び余弦波を生成できる回路で、0°の出力を余弦波とした場合、90°の出力は正弦波となる。第1の乗算回路12の他方の入力端には第1のDDS14からcos(ωt)が入力され、第2の乗算回路13の他方の入力端には第1のDDS14からsin(ωt)が入力される。
第1の乗算回路12の出力端からの出力信号cos(ωt)は第1のLPF(ローパスフィルタ)15を通過してビデオ検波されたデジタルI(In−Phaze)信号cos(ωt)となり第3の乗算回路16の一方の入力端に入力され、第2の乗算回路13の出力端からの出力信号sin(ωt)は第2のLPF(ローパスフィルタ)17を通過してビデオ検波されたデジタルQ(Quadrature)信号sin(ωt)となり第4の乗算回路18の一方の入力端に入力される。
第3の乗算回路16の他方の入力端及び第4の乗算回路18の他方の入力端にはそれぞれ第2のDDS(デジタルシンセサイザ)19で生成される、互いに90°位相がオフセットしたローカル信号が入力される。第2のDDS19は任意の周波数の正弦波及び余弦波を生成できる回路で、0°の出力を余弦波とした場合、90°の出力は正弦波となる。第3の乗算回路16の他方の入力端には第2のDDS19からcos(ω′t)が入力され、第4の乗算回路18の他方の入力端には第2のDDS19からsin(ω′t)が入力される。
第3の乗算回路16の出力端には、出力信号1/2{cos(ω−ω′)t+cos(ω+ω′)t}が出力され、第4の乗算回路18の出力端には、出力信号1/2{cos(ω−ω′)t−cos(ω+ω′)t}が出力される。第3の乗算回路16からの出力信号1/2{cos(ω−ω′)t+cos(ω+ω′)t}は第3のLPF(ローパスフィルタ)20を通過して出力信号Iとして出力され、第4の乗算回路18からの出力信号1/2{cos(ω−ω′)t−cos(ω+ω′)t}は第4のLPF(ローパスフィルタ)21を通過して出力信号Qとして出力される。
しかしながら、前記出力信号1/2{cos(ω−ω′)t+cos(ω+ω′)t}及び前記出力信号1/2{cos(ω−ω′)t−cos(ω+ω′)t}のそれぞれ第2項は、第3のLPF20及び第4のLPF21の通過帯域外であれば除去されるが、第3の乗算回路16及び第4の乗算回路18が近接した周波数変換を行った場合は前記第2項が除去されずに残る。その結果、正の周波数領域でのスプリアス、負の周波数領域でのスプリアスが発生する。
本発明が解決しようとする課題は、帯域外のスプリアスをデジタルフィルタにより除去するのではなく、乗算器、加算器とDDSを用いて、同調精度を高めてスプリアスを除去するデジタルIQ信号の周波数変換回路を提供することにある。
上記課題を解決するために本発明のデジタルIQ信号の周波数変換回路は、デジタルI信号cos(ωt)とローカル信号cos(ω′t)を乗算する第1の乗算回路と、デジタルQ信号sin(ωt)とローカル信号cos(ω′t)を乗算する第2の乗算回路と、デジタルI信号cos(ωt)とローカル信号−sin(ω′t)を乗算する第3の乗算回路と、デジタルQ信号sin(ωt)とローカル信号sin(ω′t)を乗算する第4の乗算回路と、前記第1の乗算回路の出力信号と前記第4の乗算回路の出力信号を加算する第1の加算回路と、前記第2の乗算回路の出力信号と前記第3の乗算回路の出力信号を加算する第2の加算回路とを具備することを特徴とするものである。
本発明は、帯域外のスプリアスをデジタルフィルタにより除去するのではなく、乗算器、加算器とDDSを用いて、同調精度を高めてスプリアスを除去するものである。したがって、帯域内に写りこむ写像をデジタル的に取り除くことができる。すなわち、デジタルIQ検波されたそれぞれのデジタルI信号及びデジタルQ信号は、三角関数の加法定理を使うことでイメージとして現れる信号を打ち消し合い、所望の信号を得ることができる。
以下、本発明の実施の形態について、詳細に説明する。
図1は本発明の実施形態に係るデジタルIQ信号の周波数変換回路を示す系統図である。図1に示すように、デジタルIQ検波されたデジタルI信号cos(ωt)は第1の乗算回路31の一方の入力端に入力されると共に第3の乗算回路33の一方の入力端に入力される。デジタルIQ検波されたデジタルQ信号sin(ωt)は第2の乗算回路32の一方の入力端に入力されると共に第4の乗算回路34の一方の入力端に入力される。
第1の乗算回路31の他方の入力端及び第2の乗算回路32の他方の入力端には第1のDDS35からの出力信号cos(ω′t)が入力される。第3の乗算回路33の他方の入力端には第2のDDS36からの出力信号−sin(ω′t)が入力され、第4の乗算回路34の他方の入力端には第3のDDS37からの出力信号sin(ω′t)が入力される。
第1の乗算回路31の出力端からの出力信号cos(ωt)cos(ω′t)=1/2{cos(ω−ω′)t+cos(ω+ω′)t}は第1の加算回路38の一方の入力端に入力され、第2の乗算回路32の出力端からの出力信号sin(ωt)cos(ω′t)=1/2{sin(ω−ω′)t+sin(ω+ω′)t}は第2の加算回路39の一方の入力端に入力される。
第3の乗算回路33の出力端からの出力信号−cos(ωt)sin(ω′t)=−1/2{−sin(ω−ω′)t+sin(ω+ω′)t}は第2の加算回路39の他方の入力端に入力され、第4の乗算回路34の出力端からの出力信号sin(ωt)sin(ω′t)=1/2{cos(ω−ω′)t−cos(ω+ω′)t}は第1の加算回路38の他方の入力端に入力される。
第1の加算回路38の出力端からの出力信号cos(ω−ω′)tは第1の1/2倍演算回路40の入力端に入力され、第1の1/2倍演算回路40の出力端には出力信号1/2{cos(ω−ω′)t}が出力信号Iとして出力される。第2の加算回路39の出力端からの出力信号sin(ω−ω′)tは第2の1/2倍演算回路41の入力端に入力され、第2の1/2倍演算回路41の出力端には出力信号1/2{sin(ω−ω′)t}が出力信号Qとして出力される。
図3は本発明の実施形態に係るデジタルIQ信号の周波数変換回路のシミュレーション結果を示す波形図である。図3に示すように、入力されるデジタルIQ信号のFFT(高速フーリエ変換)波形を、周波数変換した同調後のFFT波形にはスプリアスが発生していないことが分かる。
以上のように、デジタルIQ信号を用いた周波数変換回路の同調精度を高めることにより、スプリアスを除去した所望の信号を得ることができる。
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
11…A/D変換回路、12…第1の乗算回路、13…第2の乗算回路、14…第1のDDS、15…第1のLPF、16…第3の乗算回路、17…第2のLPF、18…第4の乗算回路、19…第2のDDS、20…第3のLPF、21…第4のLPF、31…第1の乗算回路、32…第2の乗算回路、33…第3の乗算回路、34…第4の乗算回路、35…第1のDDS、36…第2のDDS、37…第3のDDS、38…第1の加算回路、39…第2の加算回路、40…第1の1/2倍演算回路、41…第2の1/2倍演算回路。
Claims (1)
- デジタルI信号cos(ωt)とローカル信号cos(ω′t)を乗算する第1の乗算回路と、
デジタルQ信号sin(ωt)とローカル信号cos(ω′t)を乗算する第2の乗算回路と、
デジタルI信号cos(ωt)とローカル信号−sin(ω′t)を乗算する第3の乗算回路と、
デジタルQ信号sin(ωt)とローカル信号sin(ω′t)を乗算する第4の乗算回路と、
前記第1の乗算回路の出力信号と前記第4の乗算回路の出力信号を加算する第1の加算回路と、
前記第2の乗算回路の出力信号と前記第3の乗算回路の出力信号を加算する第2の加算回路と
を具備することを特徴とするデジタルIQ信号の周波数変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010089737A JP2011223266A (ja) | 2010-04-08 | 2010-04-08 | デジタルiq信号の周波数変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010089737A JP2011223266A (ja) | 2010-04-08 | 2010-04-08 | デジタルiq信号の周波数変換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011223266A true JP2011223266A (ja) | 2011-11-04 |
Family
ID=45039675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010089737A Pending JP2011223266A (ja) | 2010-04-08 | 2010-04-08 | デジタルiq信号の周波数変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011223266A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06343088A (ja) * | 1993-06-02 | 1994-12-13 | Japan Radio Co Ltd | Bpsk復調回路 |
JP2000115265A (ja) * | 1998-10-02 | 2000-04-21 | Nippon Telegr & Teleph Corp <Ntt> | イメージ除去型受信機 |
JP2007104522A (ja) * | 2005-10-07 | 2007-04-19 | Renesas Technology Corp | 受信機 |
JP2008187314A (ja) * | 2007-01-29 | 2008-08-14 | Mitsubishi Electric Corp | イメージ除去型受信装置 |
-
2010
- 2010-04-08 JP JP2010089737A patent/JP2011223266A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06343088A (ja) * | 1993-06-02 | 1994-12-13 | Japan Radio Co Ltd | Bpsk復調回路 |
JP2000115265A (ja) * | 1998-10-02 | 2000-04-21 | Nippon Telegr & Teleph Corp <Ntt> | イメージ除去型受信機 |
JP2007104522A (ja) * | 2005-10-07 | 2007-04-19 | Renesas Technology Corp | 受信機 |
JP2008187314A (ja) * | 2007-01-29 | 2008-08-14 | Mitsubishi Electric Corp | イメージ除去型受信装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2018116943A1 (ja) | ノイズ抑圧装置、ノイズ抑圧方法、及びこれらを用いた受信装置、受信方法 | |
US9008221B2 (en) | Spurious frequency attenuation servo | |
JP6274818B2 (ja) | 弾性表面波センサを備えた特性測定装置 | |
JP2011223266A (ja) | デジタルiq信号の周波数変換回路 | |
JP2016208340A (ja) | ロックインアンプ | |
JP2011172199A (ja) | ダイレクト・デジタル・シンセサイザ回路 | |
KR20080102848A (ko) | 다이렉트 샘플링 방식 무선 수신장치 및 방법 | |
JP6570798B2 (ja) | 受信機 | |
JP2010197091A (ja) | デジタルrfメモリ装置 | |
KR101485079B1 (ko) | Dds의 다중 주파수 신호를 생성하기 위한 방법 | |
CN110879310A (zh) | 信号的功率因数获取方法、装置、处理器及电子设备 | |
JP6554137B2 (ja) | 測定装置およびプログラム | |
JP4458549B2 (ja) | 受信装置 | |
JP5448645B2 (ja) | 周波数シンセサイザ | |
JP5009641B2 (ja) | 信号発生装置 | |
JP2009027699A (ja) | Ssb信号受信装置 | |
Mankovskyy et al. | Digital Method of SSB Modulation | |
JP6732685B2 (ja) | 試験装置、および信号処理装置 | |
JP5954672B2 (ja) | 基本波電圧変換波形と偏移を含む電圧波形の差分出力回路 | |
JP4114726B2 (ja) | 角度復調器 | |
JP3927450B2 (ja) | 変調装置 | |
JP2011109520A (ja) | 受信機 | |
JP2010187338A (ja) | Ssb変調回路 | |
US8649474B2 (en) | Synchronous detection method and device | |
JPH08265381A (ja) | 直交変調装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120410 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120807 |