JP6732685B2 - 試験装置、および信号処理装置 - Google Patents

試験装置、および信号処理装置 Download PDF

Info

Publication number
JP6732685B2
JP6732685B2 JP2017054891A JP2017054891A JP6732685B2 JP 6732685 B2 JP6732685 B2 JP 6732685B2 JP 2017054891 A JP2017054891 A JP 2017054891A JP 2017054891 A JP2017054891 A JP 2017054891A JP 6732685 B2 JP6732685 B2 JP 6732685B2
Authority
JP
Japan
Prior art keywords
signal
channels
phase angle
output
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017054891A
Other languages
English (en)
Other versions
JP2018155705A (ja
Inventor
義則 久慈
義則 久慈
岩崎 正樹
正樹 岩崎
高史 山田
高史 山田
孝文 武田
孝文 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Infrastructure Systems and Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Infrastructure Systems and Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Infrastructure Systems and Solutions Corp filed Critical Toshiba Corp
Priority to JP2017054891A priority Critical patent/JP6732685B2/ja
Publication of JP2018155705A publication Critical patent/JP2018155705A/ja
Application granted granted Critical
Publication of JP6732685B2 publication Critical patent/JP6732685B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

本発明の実施形態は、試験装置、および信号処理装置に関する。
アレイアンテナ装置の複数のアンテナ素子により出力されたそれぞれの受信信号に基づいて受信ビームを形成する信号処理装置が知られている。このような信号処理装置の動作試験を行う場合には、例えば、試験信号を分配器で分配し、分配された信号をそれぞれの信号処理装置に供給し、それぞれの信号処理装置から出力される信号が一致している場合に、それぞれの信号処理装置が正常に動作していると判定することが行われる。しかしながら、アレイアンテナ装置のアンテナ素子数が増えるほど、分配器による分配数が多くなるため、試験信号間にずれが生じたり、そのずれを監視することが困難な場合があった。
特開2013−242151号公報
本発明が解決しようとする課題は、信号処理装置の動作試験をより正確に行うことができる試験装置、および信号処理装置を提供することである。
実施形態の試験装置は、分配器と、複数の混合部と、複数の位相算出部と、動作判定部とを持つ。分配器は、アナログ信号を処理する複数のチャネルが動作する基準となるクロック信号と、前記複数のチャネルから信号を出力する基準となる基準タイミング信号と、前記クロック信号を分周した分周信号とを前記複数のチャネルに分配して出力する。複数の混合部は、前記分配器と前記複数のチャネルとの間にそれぞれ介在し、前記分配器から出力された分周信号と前記アナログ信号とを混合して前記複数のチャネルに出力する。複数の位相角算出部は、前記基準タイミング信号に基づくタイミングで前記複数のチャネルによりそれぞれ出力される出力信号の位相角を算出する。動作判定部は、前記複数の位相角算出部により算出された位相角に基づいて、前記複数のチャネルのそれぞれの動作判定を行う。また、前記複数のチャネルのそれぞれは、前記分周信号に基づき生成したアナログ信号をデジタル信号に変換し、変換したデジタル信号に対する直交復調後のI信号およびQ信号を前記出力信号として出力する。前記複数の位相角算出部のそれぞれは、前記出力信号に含まれる前記I信号および前記Q信号の位相角を算出する。前記動作判定部は、前記複数の位相角算出部により算出された前記位相角と所定角とのずれ量に基づいて前記複数のチャネルのそれぞれの動作判定を行う。
試験装置が外付けされる前の信号処理装置の構成について説明するための図。 信号処理装置100に試験装置200が外付けされた構成を説明するための図。 第1の実施形態における各信号の関係について説明するための図。 第2の実施形態の信号処理装置100Aの構成について説明するための図。
以下、実施形態の試験装置、および信号処理装置を、図面を参照して説明する。
(第1の実施形態)
第1の実施形態の構成は、試験装置を信号処理装置に外付けする構成である。図1は、試験装置が外付けされる前の信号処理装置の構成について説明するための図である。
信号処理装置100は、アンテナ素子10の数に応じて複数のチャネル110−1〜110−n(n>1の整数)を備える。以下の説明では、複数のチャネル110−1〜110−nは、それぞれ同様の構成とし、何れのチャネルであるか区別しないときは、何れのチャネルであるかを示すハイフン以降の符号を省略し、「チャネル110」と称して説明する。また、ハイフンを用いて説明する他の構成についても同様とする。
図1の例において、アンテナ素子10は、空間から到来する電波を受信して受信信号を生成する。また、アンテナ素子10は、生成した受信信号を前段信号処理部20に供給する。受信信号は、例えば、アナログ信号である。前段信号処理部20は、例えば、リミッタ、帯域通過フィルタ、増幅器、移相器等の信号処理回路を備える。
前段信号処理部20は、リミッタにより受信信号の信号レベルを制限する。帯域通過フィルタは、受信信号に含まれる不要な信号成分を抑圧する。増幅器は、受信用帯域通過フィルタを通過した受信信号の振幅を増幅する。移相器は、受信信号の位相を所望の位相に変化させる。移相器の移相は、アンテナ素子10ごとに設定されている。
基準タイミング信号生成部30は、クロック信号CLKおよび基準タイミング信号SYSREFを生成する。クロック信号CLKは、信号処理装置100の複数のチャネル110のそれぞれが動作する基準となるタイミング信号である。基準タイミング信号SYSREFは、例えば、複数のチャネル110が同期した信号を出力するための基準となる情報である。基準タイミング信号生成部30は、生成したクロック信号CLKおよび基準タイミング信号SYSREFを分配器40に出力する。
分配器40は、アンテナ素子10の数に応じて基準タイミング信号生成部30から入力されるクロック信号CLKおよび基準タイミング信号を、分配器40に接続される信号処理装置100が備える複数のチャネル110−1〜110−nに分配する。ここで、分配器40は、ビーム合成部50によりビームを合成する元となる信号を受信するアンテナ素子10の数に応じて多段に接続することができる。これにより、分配器40の分配数や信号処理装置100のチャネル数に制限がある場合であっても、アンテナ素子10の数に応じて信号を分配することができる。
信号処理装置100は、例えば、複数のAD変換部112−1〜112−nと、複数の直交復調部114−1〜114−nとを備える。一つのAD変換部112と、一つの直交復調部114とを組み合わせたものが、一つのチャネル110を構成する。
AD変換部112は、前段信号処理部20から供給されたアナログ信号をデジタル信号に変換し、変換されたデジタル信号X(n)を直交復調部114に出力する。
直交復調部114は、AD変換部112によりAD変換されたデジタル信号X(n)からI(In-phase)信号、およびI信号に対して90度位相をシフトしたQ(Quadrature-phase)信号を生成する。直交復調部114は、例えば、NCO(Numerical Controlled Oscillator)、乗算器(Mixer)、およびLPF(Low Pass Filter)を含むDDC(Digital Down Converter)である。
ここで、直交復調部114の具体的な処理について説明する。例えば、デジタル信号X(n)は、90度位相をシフトした直交成分の和として、「X(n)=XI(n)cosωn+jXQ(n)sinωn」で表すことができる。XI(n)、XQ(n)は、それぞれ入力信号のI成分、Q成分を表し、ωnは、信号の搬送波角周波数を表す。この場合、直交復調部114は、乗算部によりデジタル信号X(n)に複素位相(cosωn−jsinωn)を乗算して、X(n)を所望の周波数帯に変換する。このとき、直交復調部114は、NCOによりcosωn={1,0,−1,0}、sinωn={0,1,0,−1}とする数値制御信号を、例えばサンプリング周波数を1/4倍した周期(fs/4)で発振する。この周期(NCOの周波数)は、例えば、クロック信号CLKの1/4倍に相当する(CLK/4)。また、NCOの周波数は、CLK/8でもよく、CLK/16でもよい。
これにより、デジタル信号X(n)を直交位相で表現することができ、I成分およびQ成分の信号を生成することができる。また、直交復調部114は、I信号およびQ信号に対して、LPFによる帯域制限により倍周波成分を取り除く。直交復調部114は、生成したI信号およびQ信号をビーム合成部50に出力する。
ビーム合成部50は、信号処理装置100の複数のチャネル110や、他の信号処理装置からの複数のチャネルから出力されるI信号およびQ信号に基づいてビームを形成し、形成したビームを合成する。また、ビーム合成部50は、合成したビームをアンテナ素子10から得られる受信ビームとして出力する。
次に、信号処理装置100に試験装置が外付けされた例について図を用いて説明する。図2は、信号処理装置100に試験装置200が外付けされた構成を説明するための図である。なお、図2の例では、アンテナ素子10および前段信号処理部20から得られるアナログ信号の代わりに、信号発生部60から出力されるアナログ信号1〜nが試験装置200を介して信号処理装置100に入力される。これにより、動作試験の作業員等は、信号処理装置100を前段信号処理部20に接続する前(例えば、製品出荷前)、或いは、アンテナ素子10および前段信号処理部20を動作させずに、信号処理装置100の動作試験を行うことができる。また、アンテナ素子10および前段信号処理部20に起因するアナログ信号のずれや異常等の影響を受けずに信号処理装置100の動作試験を行うことができる。
試験装置200は、例えば、分配器210と、複数の混合部220−1〜220−nと、複数の位相角算出部230−1〜230−nと、動作判定部240−1〜240−nとを備える。これらの機構は、例えばCPU(Central Processing Unit)等のプロセッサがプログラムメモリに格納されたプログラムを実行することにより機能するソフトウェア機能部である。これらの各機能部のうち一部または全部は、LSI(Large Scale Integration)やASIC(Application Specific Integrated Circuit)、FPGA(Field-Programmable Gate Array)等のハードウェアにより実現されてもよい。
分配器210は、基準タイミング信号生成部30から分配器40を介して入力されるクロック信号CLKおよび基準タイミング信号SYSREFを、分配器210に接続される信号処理装置100が備える複数のチャネル110−1〜110−nに分配する。
また、分配器210は、入力されたクロック信号CLKを分周した分周信号を生成し、生成した分周信号を混合部220に出力する。この場合、分配器210は、例えば、クロック信号CLKの周波数を1/4倍に分周して分周信号(CLK/4)にする。つまり、分配器210は、混合部220に出力される周波数を、直交復調部114におけるNCOの周波数に合わせた分周信号を生成する。したがって、例えば、NCOの周波数がCLK/8やCLK/16であった場合、分配器210は、CLK/8やCLK/16の分周信号を生成する。このように、クロック信号CLKの周波数を1/4倍に分周することで、ノイズ除去等のフィルタリング処理が容易となり、直交復調の特性に適した信号処理を行うことができる。
混合部220は、分配器210と、信号処理装置100の複数のチャネル110−1〜110−nとの間に介在する。混合部220は、分配器210から出力された分周信号と、信号発生部60により発生されたアナログ信号とを混合して信号処理装置100の複数のチャネルに出力する。混合部220は、例えば、フィルタ部222と、信号混合部224とを備える。フィルタ部222は、分配器210から出力される分周信号の高調波成分を抑制するために所定の周波数帯域を通過させる。フィルタ部222は、例えば、BPF(Band Pass Filter)またはLPF(Low Pass Filter)である。これにより、フィルタ部222に入力される分周信号の方形波は、正弦波としてフィルタ部222から出力される。
信号混合部224は、フィルタ部222から出力された信号と、信号発生部60から出力されたアナログ信号とを混合し、混合された信号を出力する。
位相角算出部230−1は、直交復調部114により出力されたI信号およびQ信号の位相角を算出する。動作判定部240は、位相角算出部230により算出された位相角に基づいて出力信号を出力したチャネル110のそれぞれの動作を判定する。
ここで、図3は、第1の実施形態における各信号の関係について説明するための図である。図3の例では、分配器210により出力される複数のチャネル110−1〜110−nごとのクロック信号CLK、基準タイミング信号SYSREF、および分周信号(CLK/4)と、各チャネル110内の直交復調部114におけるNCOの数値制御信号の発振タイミングを示している。分配器210は、複数のクロック信号CLKおよび基準タイミング信号SYSREFを同期させながら複数のチャネルに分配する。全ての出力は、図3のタイミングのように全て同期した形式で出力される。更に、分配器210は、このタイミングに同期したアナログ信号を作成するために、クロック信号CLKを基準とした分周信号(CLK/4)を生成する。このアナログ信号を生成することで、例えば、信号処理装置100の電源をオン/オフした場合にも、クロック信号CLK、基準タイミング信号SYSREF、および分周信号、更には、NCOの数値制御の発振タイミングを全て同じタイミングで動作させることができる。言い換えると、信号処理装置100が正常であれば、複数のチャネル110−1〜110−nから出力されるIQ結果は、それぞれ一定の値となる。
また、アナログ信号をCLK/4[Hz]の分周信号で生成し、NCOの数値制御のタイミングをCLK/4[Hz]としているため、直交復調部114により直交復調後のIQ信号は、NCO(原点0度)に対するずれの角度(いわゆる位相角)を表すことになる。したがって、直交復調部114は、位相角算出部230により算出された位相角に対して所定角との減算処理を行い、減算した結果(位相差)が予め設定された角度付近であれば、そのチャネルが正常な動作をしていると判定する。予め設定された角度付近とは、例えば、予め設定された角度を基準にして±10度程度の閾値以内の範囲である。また、動作判定部240は、減算した結果が予め設定された角度が閾値の範囲を超える場合には、そのチャネルの動作は異常であると判定する。
なお、動作判定部240は、例えば、試験装置200に設けられた図示しない記憶部に判定結果を記憶する。また、動作判定部240は、例えば、試験装置200に設けられた図示しない通信部により判定結果を外部装置に送信してもよい。また、試験装置200は、動作判定部240の数に応じたLED(Light Emitting Diode)等の発光素子を備えてもよい。この場合、動作判定部240は、動作が異常であると判定したチャネルに対応する発光素子を発光させる。これにより、試験装置200を用いて動作試験を実行している作業員に、チャネルの異常と、異常と判定された箇所を容易に伝えることができる。
以上説明したように、第1の実施形態の信号処理装置100Aによれば、信号処理装置の動作試験をより正確に行うことができる。具体的には、第1の実施形態の信号処理装置100Aによれば、信号処理装置100における複数のチャネルの同期確認を効率的に判定することができる。また、第1の実施形態の信号処理装置100Aによれば、各チャネルから出力されたI信号およびQ信号を収集しなくてもチャネル110ごとに正常または異常を判定することができる。また、第1の実施形態の信号処理装置100によれば、チャネル110に異常があった場合に、その場所を迅速に特定することができる。
(第2の実施形態)
次に、信号処理装置の第2の実施形態について説明する。以下において、第1の実施形態の信号処理装置100および試験装置200と同様の機能を備える構成については、同一の名称および符号を用いることとし、具体的な説明は省略する。第2の実施形態の構成は、試験装置200が信号処理装置100Aに組み込まれた構成である。
図4は、第2の実施形態の信号処理装置100Aの構成について説明するための図である。信号処理装置100Aは、例えば、分配器210Aと、混合部220Aと、AD変換部112と、直交復調部114と、位相角算出部230Aと、動作判定部240Aと、切替部250とを備える。以下の説明では、主に第1の実施形態との相違点である分配器210A、混合部220A、位相角算出部230A、動作判定部240A、および切替部250の構成を中心として説明する。
混合部220Aは、例えば、フィルタ部222と、信号混合部224と、スイッチ226とを備える。スイッチ226は、切替部250からの情報に基づいて、信号混合部224を、フィルタ部222または終端抵抗の何れかに接続するように信号経路の切り替えを行う。
切替部250は、分配器210A、混合部220A、位相角算出部230A、および動作判定部240Aの処理モードを切り替える。切替部250は、例えば、信号処理装置100Aに設けられた機械的スイッチが操作された場合に、処理モードを切り替える。ここで、処理モードには、例えば、運用モードと試験モードとがある。以下、それぞれのモードについて説明する。
運用モードの場合、信号処理装置100Aに入力されるアナログ信号は、例えば、アンテナ素子10および前段信号処理部20から得られるアナログ信号である。運用モードの場合、分配器210Aは、AD変換部112および直交復調部114に対してクロック信号CLKおよび基準タイミング信号SYSREFを出力するが、クロック信号CLKの分周信号を生成しない。そのため、分配器210Aは、運用モードにおいて、混合部220Aに何も出力しない。また、スイッチ226は、切替部250により運用モードである旨の情報を取得した場合に、信号混合部224と終端抵抗とを接続させる。これにより、デジタル系の信号のノイズが、信号混合部224に供給されるアナログ信号に混入するのを抑制することができる。したがって、混合部220Aは、アンテナ素子10および前段信号処理部20によって得られるアナログ信号に対して他の信号を混合せずに、そのままAD変換部112に出力する。また、位相角算出部230Aおよび動作判定部240Aは、切替部250により運用モードである旨の情報を取得した場合に、位相角の算出は動作判定に関する処理を実行しない。
次に、試験モードの場合について説明する。試験モードの場合、信号処理装置100Aに入力されるアナログ信号は、アンテナ素子10および前段信号処理部20によって得られるアナログ信号でもよく、信号発生部60によって発生されたアナログ信号に切り替えてもよい。試験モードの場合、分配器210Aは、AD変換部112および直交復調部114に対してクロック信号CLKおよび基準タイミング信号SYSREFを出力するとともに、クロック信号の分周信号を生成し、生成した信号を混合部220Aに出力する。スイッチ226は、切替部250により試験モードである旨の情報を取得した場合に、信号混合部224とフィルタ部222とを接続させる。混合部220Aは、アナログ信号とフィルタリングされた分周信号とを混合し、チャネルに出力する。また、位相角算出部230A、および動作判定部240Aは、切替部250により試験モードである旨の情報を取得した場合に、直交復調部114から出力される信号に対して位相角の算出および動作判定を行う。
以上説明したように、第2の実施形態の信号処理装置100Aによれば、第1の実施形態と同様の効果を奏する他、実際に現場に設置した信号処理装置において、運用モードと試験モードを切り替えて処理を実行させることができるため、動作試験時に、試験装置を準備したり、取り付けたりする必要がない。そのため、容易に信号処理装置100Aの動作試験を行うことができる。
なお、本出願人は、上述した第2の実施形態に基づく信号処理装置を実施し、各チャネルにおける動作のずれを効率的に判定することが確認できた。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
10…アンテナ素子、20…前段信号処理部、30…基準タイミング信号生成部、40、210…分配器、50…ビーム合成部、60…信号発生部、100…信号処理装置、110…チャネル、112…AD変換部、114…直交復調部、200…試験装置、220混合部、222…フィルタ部、224…信号混合部、226…スイッチ、230…位相角算出部、240…動作判定部

Claims (5)

  1. アナログ信号を処理する複数のチャネルが動作する基準となるクロック信号と、前記複数のチャネルから信号を出力する基準となる基準タイミング信号と、前記クロック信号を分周した分周信号とを前記複数のチャネルに分配して出力する分配器と、
    前記分配器と前記複数のチャネルとの間にそれぞれ介在し、前記分配器から出力された分周信号と前記アナログ信号とを混合して前記複数のチャネルに出力する複数の混合部と、
    前記基準タイミング信号に基づくタイミングで前記複数のチャネルによりそれぞれ出力される出力信号の位相角を算出する複数の位相角算出部と、
    前記複数の位相角算出部により算出された位相角に基づいて、前記複数のチャネルのそれぞれの動作判定を行う動作判定部と、を備え
    前記複数のチャネルのそれぞれは、前記分周信号に基づき生成したアナログ信号をデジタル信号に変換し、変換したデジタル信号に対する直交復調後のI信号およびQ信号を前記出力信号として出力し、
    前記複数の位相角算出部のそれぞれは、前記出力信号に含まれる前記I信号および前記Q信号の位相角を算出し、
    前記動作判定部は、前記複数の位相角算出部により算出された前記位相角と所定角とのずれ量に基づいて前記複数のチャネルのそれぞれの動作判定を行う、
    試験装置。
  2. 前記分配器は、前記クロック信号の周波数を1/4倍に分周して前記分周信号とする、
    請求項1に記載の試験装置。
  3. 前記分配器と前記混合部との間にそれぞれ介在し、前記分周信号のうち、所定の周波数帯域の信号を通過させる複数のフィルタ部を更に備える、
    請求項1または2に記載の試験装置。
  4. 前記動作判定部は、前記位相角算出部により算出された位相角と、前記所定角との差が閾値以内である場合に、前記出力信号を出力したチャネルが正常に動作していると判定し、前記位相角と前記所定角との差が閾値を超える場合に、前記出力信号を出力したチャネルが異常であると判定する、
    請求項1から3のうち、何れか1項に記載の試験装置。
  5. アナログ信号をデジタル信号に変換する複数のチャネルと、
    前記複数のチャネルが動作する基準となるクロック信号と、前記複数のチャネルから信号を出力する基準となる基準タイミング信号と、前記クロック信号を分周した分周信号とを前記複数のチャネルに分配して出力する分配器と、
    前記分配器と前記複数のチャネルとの間にそれぞれ介在し、前記分配器から出力された分周信号と前記アナログ信号とを混合して前記複数のチャネルに出力する複数の混合部と、
    前記基準タイミング信号に基づくタイミングで前記複数のチャネルによりそれぞれ出力される出力信号の位相角を算出する複数の位相角算出部と、
    前記複数の位相角算出部により算出された位相角に基づいて、前記複数のチャネルのそれぞれの動作判定を行う動作判定部と、を備え
    前記複数のチャネルのそれぞれは、前記分周信号に基づき生成したアナログ信号をデジタル信号に変換し、変換したデジタル信号に対する直交復調後のI信号およびQ信号を前記出力信号として出力し、
    前記複数の位相角算出部のそれぞれは、前記出力信号に含まれる前記I信号および前記Q信号の位相角を算出し、
    前記動作判定部は、前記複数の位相角算出部により算出された前記位相角と所定角とのずれ量に基づいて前記複数のチャネルのそれぞれの動作判定を行う、
    信号処理装置。
JP2017054891A 2017-03-21 2017-03-21 試験装置、および信号処理装置 Active JP6732685B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017054891A JP6732685B2 (ja) 2017-03-21 2017-03-21 試験装置、および信号処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017054891A JP6732685B2 (ja) 2017-03-21 2017-03-21 試験装置、および信号処理装置

Publications (2)

Publication Number Publication Date
JP2018155705A JP2018155705A (ja) 2018-10-04
JP6732685B2 true JP6732685B2 (ja) 2020-07-29

Family

ID=63715675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017054891A Active JP6732685B2 (ja) 2017-03-21 2017-03-21 試験装置、および信号処理装置

Country Status (1)

Country Link
JP (1) JP6732685B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111463A (ja) * 1999-10-14 2001-04-20 Fujitsu Ltd 受信回路異常検出方式
JP3360731B2 (ja) * 2000-10-27 2002-12-24 日本電気株式会社 アレーアンテナ校正方法およびアレーアンテナ受信装置
JP3769513B2 (ja) * 2002-03-19 2006-04-26 株式会社東芝 アレイアンテナ装置
JP2008092188A (ja) * 2006-09-29 2008-04-17 Advantest Corp 測定装置、試験装置および測定方法
US9059879B2 (en) * 2011-07-08 2015-06-16 Infineon Technologies Ag Test signal generation and application in receivers

Also Published As

Publication number Publication date
JP2018155705A (ja) 2018-10-04

Similar Documents

Publication Publication Date Title
JP5377750B2 (ja) アレイアンテナ装置
JP5736545B2 (ja) フェイズドアレーアンテナのブランチ間補正装置及びフェイズドアレーアンテナのブランチ間補正方法
JP2004523142A (ja) 広帯域高速ホッピング受信機フロントエンドおよび混合方法
US10551867B2 (en) Generating a plurality of clock signals or high-frequency signals
US9680454B2 (en) Frequency tripler and local oscillator generator
US10848163B2 (en) Precision microwave frequency synthesizer and receiver with delay balanced drift canceling loop
JP6732685B2 (ja) 試験装置、および信号処理装置
US7928808B2 (en) Selectable local oscillator
JP6746543B2 (ja) 信号処理装置
JP4322268B2 (ja) 信号発生装置及び方法
JP6440911B1 (ja) ミクサ
US9042499B2 (en) Radio frequency (RF) receivers with whitened digital clocks and related methods
JP2020047980A (ja) 信号処理装置
JP6502218B2 (ja) 送受信モジュールおよびアクティブフェーズドアレーアンテナ
WO2011088278A3 (en) Low phase noise rf signal generating system and method for calibrating phase noise measurement systems using same
JP2013131985A (ja) 信号発生装置及び信号発生方法
KR100682063B1 (ko) 주파수 변환 장치
JP2012129636A (ja) 周波数変換回路、送信機、及び受信機
JP2015220480A (ja) 信号発生回路
JP2018028435A (ja) 周波数変換装置
US9130737B1 (en) Signal-generating circuit and wireless communication device
JP2011087187A (ja) 発振器の位相雑音改善回路
JP5133893B2 (ja) 共有発振器を有する信号調整回路
US20160065360A1 (en) Radio communication apparatus
JP2008199338A (ja) 信号発生装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170913

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170913

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200708

R150 Certificate of patent or registration of utility model

Ref document number: 6732685

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150