JP3769513B2 - アレイアンテナ装置 - Google Patents
アレイアンテナ装置 Download PDFInfo
- Publication number
- JP3769513B2 JP3769513B2 JP2002076921A JP2002076921A JP3769513B2 JP 3769513 B2 JP3769513 B2 JP 3769513B2 JP 2002076921 A JP2002076921 A JP 2002076921A JP 2002076921 A JP2002076921 A JP 2002076921A JP 3769513 B2 JP3769513 B2 JP 3769513B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- calibration
- switch
- calibration signal
- phase shifter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Variable-Direction Aerials And Aerial Arrays (AREA)
- Radar Systems Or Details Thereof (AREA)
- Radio Transmission System (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、たとえばパッシブアレイアンテナを構成したアレイアンテナ装置において、各アンテナ素子につらなる受信系の校正（キャリブレーション）に関する。
【０００２】
【従来の技術】
各アンテナ素子の受信信号に対し、移相制御を加えつつ合成を行い、指向性を有する受信ビームパターンを形成するアレイアンテナ装置においては、各アンテナ素子から合成回路までの伝送線路長等にばらつきがあると、受信ビームパターンに歪が生じ、受信方位角（ないしは受信仰角）の探知精度を著しく低下させる。
【０００３】
そこで、校正機能を備えて、各アンテナ素子につらなった受信系間において、受信位相の同一性を得るように構成されたアレイアンテナ装置がある。
【０００４】
図４は校正機能を備えた従来のアレイアンテナ装置を示す構成図である。
【０００５】
図４に示した従来のアレイアンテナ装置では、アレイアンテナ１を構成した複数（ｎ）個の各アンテナ素子１１，１２，１３，・・・１ｎが、それぞれ切替え器２１，２２，２３，・・・２ｎ、周波数変換回路３１１，３１２，３１３，・・・３１ｎを介して、アナログ／デジタル（Ａ／Ｄ）変換回路３２１，３２２，３２３，・・・３２ｎに接続され、周波数変換による中間周波（ＩＦ）の受信デジタル信号は、いわゆるＩ／Ｑ変換回路３３１，３３２，３３３，・・・３３ｎでＩ，Ｑ信号に分離された後、位相制御回路４１，４２，４３，・・・４ｎを経て合成回路５から出力される。
【０００６】
各位相制御回路４１，４２，４３，・・・４ｎには、それぞれ移相処理を行う回路からなり、不図示の制御手段による各移相素子に対する制御により、アレイアンテナ１の開口面には、所定方向に指向性を有する受信ビームパターンが形成される。従って、合成回路５からの最大合成出力信号が得られたときの位相制御値に基づくアンテナパターンの指向角度から、その受信電波の到来方位を検知することができる。
【０００７】
上記構成のアレイアンテナ装置では、周波数変換回路３１１，３１２，３１３，・・・３１ｎから合成回路５に至るまでの各受信系において、各受信系を構成した回路要素（部品）は、厳密に言えば、個々に互いに異なった固有の電気的特性を有する上、組立て製造上の公差に基づく接続伝送線路（ケーブル）長にも差異等が生ずる。
【０００８】
従って、これら回路部品の電気的特性及び伝送線路長さのばらつきに起因して、各受信系間の電気的特性もばらつくので、形成しようとする受信ビームパターンの指向特性と、実際に形成される指向特性との間にはパターン差（誤差）が生じる。
【０００９】
アレイアンテナ装置の製造出荷時、あるいは現場での据付け時においては、各位相制御回路４１，４２，４３，・・・４ｎに対するバイアス値の調整等により、複数（ｎ）個の各アンテナ素子１１，１２，１３，・・・１ｎにつらなる各受信系間の位相差は予め許容範囲内に収められる。
【００１０】
しかしながら、その後アレイアンテナ装置を実際に稼動させ運用する過程では、各受信系を構成した部品の電気的特性が、周囲温度の変化や経年変化を受けて変化する。また、一部回路部品等が故障し、その交換を行ったときなどは、正確に元の電気的特性と一致するように復元することは困難とされる。
【００１１】
そこで、従来のアレイアンテナ装置では、図４に示したように、受信帯域内の校正信号を発生させる校正信号発生回路６を設け、この校正信号発生回路６からの校正信号を切替え器２１，２２，２３，・・・２ｎを介して同時に各周波数変換回路３１１，３１２，３１３，・・・３１ｎに供給し、その供給された校正信号をＩ／Ｑ変換回路３３１，３３２，３３３，・・・３３ｎの出力端から分離して取り出し、各メモリ回路３４１，３４２，３４３，・・・３４ｎに一旦記憶させるように構成されている。校正操作時は、全ての切替え器２１，２２，２３，・・・２ｎを同時に切替え（ＯＦＦ）操作を行い、校正信号を各周波数変換回路３１１，３１２，３１３，・・・３１ｎに供給するので、その間、アレイアンテナ１を介した通常の受信操作は停止する。
【００１２】
各周波数変換回路３１１，３１２，３１３，・・・３１ｎに供給された校正信号は、一旦、メモリ回路３４１，３４２，３４３，・・・３４ｎにそれぞれ記憶された後、切替え器２１，２２，２３，・・・２ｎは元（ＯＮ状態）に復帰する。従って、メモリ回路３４１，３４２，３４３，・・・３４ｎの存在により、アレイアンテナ１を介した受信機能の長時間にわたる停止は回避できる。
【００１３】
校正手段である位相偏差演算回路７は、各メモリ回路３４１，３４２，３４３，・・・３４ｎに記憶された各受信系の校正信号を読み出し、受信系における各受信位相（Φ１，Φ２，Φ３，・・・Φｎ）間の位相差、すなわち位相偏差値を算出し、その算出された偏差値のばらつきが予め設定された許容範囲内に収まるように、各位相制御回路４１，４２，４３，・・・４ｎにおける移相素子のバイアス値を補正することで校正が行われる。
【００１４】
位相偏差演算回路７における各受信位相間の偏差値を算出する方法としては、位相偏差演算回路７内に予め各受信系に共通した基準位相値を設定しておき、その基準位相値と各受信位相を個々に比較する方法や、いずれか一つの受信系における信号位相を基準とし、他の各受信系の信号位相との間の偏差値を算出する方法等がある。
【００１５】
なお、位相偏差演算回路７における偏差値の算出に際し、校正信号発生回路６から各切替え器２１，２２，２３，・・・２ｎまで、並びに位相偏差演算回路７から各メモリ回路３４１，３４２，３４３，・・・３４ｎまでの各伝送線路長は、受信系毎に異なるから、位相偏差演算回路７ではこれら伝送線路長の相違を予め考慮した演算が行われる。
【００１６】
また、上記説明の従来のアレイアンテナ装置では、周波数変換回路３１１，３１２，３１３，・・・３１ｎからＩＱ変換回路３３１，３３２，３３３，・・・３３ｎまでの伝送線路を対象に各受信回路間の位相偏差量を算出するように構成されているが、位相制御回路４１，４２，４３，・・・４ｎの出力端から校正信号を取り出して比較し、位相制御回路４１，４２，４３，・・・４ｎをも校正対象の受信系（受信回路）の中に含めた算出を行うことも考えられる。
【００１７】
いずれにしても、従来のアレイアンテナ装置では、校正時の切替え器２１，２２，２３，・・・２ｎの切替え（ＯＦＦ）操作により、受信信号に代わり、校正信号が各受信系に同時に供給されるので、その間、各アンテナ素子１１，１２，１３，・・・１ｎを介した受信機能は停止する。
【００１８】
【発明が解決しようとする課題】
上記説明のように、従来のアレイアンテナ装置は、校正操作に際し、各アンテナ素子に接続された切替え器が同時に切替わるので、たとえ校正信号がメモリ回路に一時的に記憶されるとしても、その間、通常の受信操作は停止し、装置の稼働率を低下させたので改善が要望されていた。
【００１９】
そこで本発明は、簡単な構成により、通常の受信操作を実質上妨げることなく、適切に校正を行うことができるアレイアンテナ装置を提供することを目的とする。
【００２０】
【課題を解決するための手段】
第１の発明のアレイアンテナ装置は、アレイアンテナの各アンテナ素子にそれぞれ接続されて選択的に切換え動作可能な第１の切替え器と、これら第１の切替え器にそれぞれ接続された受信回路と、これら受信回路にそれぞれ接続され、対応して接続された前記第１の切替え器の切換え動作に応じて切換え動作可能な第２の切替え器と、これら第２の切替え器にそれぞれ接続された移相器と、これら移相器に接続され、移相器を通過した前記各アンテナ素子からの信号を合成する合成手段と、前記選択された第１の切替え器を介してその対応する受信回路に校正信号を供給する校正信号生成手段と、この校正信号生成手段で生成され、前記選択された第１の切替え器を介して、対応する受信回路に供給された校正信号を導入し、その受信回路に対応して接続された前記移相器の移相量を校正する校正手段とを具備し、前記第１の切替え器の切替え操作により前記受信回路に供給された校正信号が前記第２の切替え器により前記移相器に供給されないことを特徴とする。
【００２１】
第２の発明は、同じくアレイアンテナ装置において、アレイアンテナの各アンテナ素子にそれぞれ接続されて選択的に切換え動作可能な第１の切替え器と、これら第１の切替え器にそれぞれ接続された移相器と、これら移相器にそれぞれ接続され、対応して接続された前記第１の切替え器の切換え動作に応じて切換え動作可能な第２の切替え器と、これら第２の切替え器に接続され前記移相器を通過した前記各アンテナ素子からの信号を合成する合成手段と、前記選択された第１の切替え器を介して対応する移相器に校正信号を供給する校正信号生成手段と、この校正信号生成手段で生成され、前記選択された第１の切替え器及び対応する移相器を介して供給された校正信号に基づき、その移相器の移相量を校正する校正手段とを具備し、前記第１の切替え器の切替え操作により前記移相器に供給された校正信号が前記第２の切替え器により前記合成手段に供給されないことを特徴とする。
【００２２】
上記のように、第１及び第２の発明のアレイアンテナ装置によれば、各移相器の前段または後段に第２の切替え器を設けたので、校正信号が選択された第１の切替え器を介して供給されたとき、第２の切替え器の切替え操作により、その校正信号の合成回路への供給を遮断することができる。
【００２３】
つまり、校正操作のために選択された受信系の校正信号は合成回路に供給されることなく遮断され、他の受信系はいずれも各アンテナ素子で受信された到来電波は、合成回路に供給され、所定の受信ビームパターンのもとで受信合成信号が形成される。
【００２４】
このように、本発明のアレイアンテナ装置によれば、通常の受信機能を阻害させることなく各受信系を校正できるので、装置の稼働率低下を抑制ないしは回避させることができる。
【００２５】
【発明の実施の形態】
以下、本発明によるアレイアンテナ装置の一実施の形態を図１ないし図３を参照して詳細に説明する。なお、図４に示した従来の構成と同一構成には同一符号を付して詳細な説明を使用する。
【００２６】
すなわち、図１及び図２は本発明による第１の実施の形態を示した構成図で、図１は、アンテナ素子１１につらなる受信系の信号位相を基準として、アンテナ素子１２につらなる受信系の位相を校正する操作状態を示した構成図、図２は、図１の操作状態に続いて、校正されたアンテナ素子１２につらなる受信系の信号位相を基準として、アンテナ素子１３につらなる受信系の位相を校正する操作状態を示した構成図である。
【００２７】
第１の実施の形態によるアレイアンテナ装置は、図１及び図２に示すように、アレイアンテナ１を構成した各アンテナ素子１１，１２，１３，・・・１ｎは、それぞれ第１の切替え器８１，８２，８３，・・・８ｎ、周波数変換回路３１１，３１２，３１３，・・・３１ｎを介して、アナログ／デジタル（Ａ／Ｄ）変換回路３２１，３２２，３２３，・・・３２ｎに接続され、周波数変換によるＩＦ受信デジタル信号は、Ｉ／Ｑ変換回路３３１，３３２，３３３，・・・３３ｎにおいてＩ，Ｑ信号に分離された後分岐され、第２の切替え器９１，９２，９３，・・・９ｎを介してそれぞれ対応する位相制御回路４１，４２，４３，・・・４ｎに供給されるように構成されている。
【００２８】
そこで、各第２の切替え器９１，９２，９３，・・・９ｎを介して位相制御回路４１，４２，４３，・・・４ｎに供給された信号は、合成回路５で合成されるが、従来と同様に、不図示の制御手段による位相制御回路４１，４２，４３，・・・４ｎの移相制御に基づき受信ビームパターンが形成されるので、その移相制御時における受信ビームパターンの指向角度から、合成回路５から導出された受信合成信号の到来方位を検知することができる。
【００２９】
次に、校正信号発生回路６で生成された校正信号は、第１の切替え器８１，８２，８３，・・・８ｎに供給されるが、不図示の制御器による第１の切替え器８１，８２，８３，・・・８ｎの切替え（ＯＦＦ）制御により、選択的に周波数変換回路３１１，３１２，３１３，・・・３１ｎに供給される。
【００３０】
選択的に周波数変換回路３１１，３１２，３１３，・・・３１ｎに供給された校正信号は、上記Ｉ／Ｑ変換回路３３１，３３２，３３３，・・・３３ｎにおいてＩ，Ｑ信号に分離された後に分岐されるが、分岐されたＩＦ受信デジタル信号の一方は、記憶手段であるメモリ回路３４１，３４２，３４３，・・・３４ｎに供給され、他方は前記第２の切替え器９１，９２，９３，・・・９ｎにそれぞれ供給される。
【００３１】
そして、各メモリ回路３４１，３４２，３４３，・・・３４ｎに記憶された校正信号は読み出されて位相偏差演算回路７に供給され、位相偏差演算回路７は従来と同様に、各受信系間における信号位相（Φ１，Φ２，Φ３，・・・Φｎ）間の偏差値を算出して、各位相制御回路４１，４２，４３，・・・４ｎを補正することで校正が行われる。
【００３２】
図１に示した上記第１の実施の形態では、アンテナ素子１１，１２につらなる第１の切替え器８１，８２及び第２の切替え器９１，９２が対応して切替え（ＯＦＦ）作動するので、校正信号発生回路６からの校正信号は、位相制御回路４１，４２への伝送は遮断されて、メモリ回路３４１，３４２に供給される。
【００３３】
そこでいま、周波数変換回路３１１，３１２，３１３，・・・３１ｎからＩＱ変換回路３３１，３３２，３３３，・・・３３ｎまでの各受信系（回路）のいずれかにおいて、周囲温度の変化や経年変化、あるいは部品の交換により各構成要素の電気的特性や伝送線路（ケーブル）長に変化が生じたとして、校正操作を行う手順を図１及び図２を参照して以下説明する。
【００３４】
すなわち、まず図１に示した構成において、上記のように、第１の切替え器８１，８２及び第２の切替え器９１，９２の切替え（ＯＦＦ）操作により、アンテナ素子１１，１２にそれぞれつらなる各受信系、すなわち周波数変換回路３１１、Ａ／Ｄ変換回路３２１、及びＩＱ変換回路３３１の受信系と、周波数変換回路３１２、Ａ／Ｄ変換回路３２２、及びＩＱ変換回路３３２の受信系のみが校正信号を伝送し、伝送された校正信号は、位相制御回路４１，４２に供給されることなく、各対応するメモリ回路３４１、３４２にそれぞれ記憶される。
【００３５】
従って、位相偏差演算回路７は、メモリ回路３４１，３４２に記憶された校正信号の読み出し演算により、両受信系における信号位相（Φ１，Φ２）間に差異が生じないように、各対応する移相制御回路を補正する校正制御を実施する。
【００３６】
このとき、他のアンテナ素子１３，１４，・・・１ｎにつらなる受信系は、ＯＮ状態の各第１の切替え器８３，８４，・・・８ｎ、及び各第２の切替え器９３，９４，・・・９ｎを経て、各受信された到来電波を受信し合成回路５に供給するので、形成された受信ビームパターンのもとでの合成信号が出力される。
【００３７】
このようにして、アンテナ素子１１，１２に連なる受信系間で位相偏差が生じないように校正された後は、次に、アンテナ素子１２につらなる受信系の位相を基準に、隣接するアンテナ素子１３につらなる信号位相（Φ２，Φ３）間に位相差が生じないように、位相偏差演算回路７は位相制御回路４３を補正して校正する。
【００３８】
図２は、このアンテナ素子１２に連なる受信系の位相を基準として、アンテナ素子１３につらなる受信系を校正するときの回路構成を示したものである。
【００３９】
図２に示したように、第１の切替え器８２，８３及び第２の切替え器９２，９３のみが切替え（ＯＦＦ）操作されるので、供給された校正信号発生回路６からの校正信号は位相制御回路４２，４３に供給されることなく、メモリ回路３４２，３４３に供給記憶され、既に校正されたアンテナ素子１２につらなる受信系の信号位相Φ２を基準に、アンテナ素子１３に連なる受信系の校正が行われる。
【００４０】
このとき、アンテナ素子１１をはじめ、アンテナ素子１２，１３を除く他のアンテナ素子１４，１５，・・・１ｎは、各対応する第１及び第２の切替え器がＯＮ状態にあるので、通常の到来電波の受信が行なわれ、その合成受信アンテナパターンに基づく合成出力信号が合成回路５から導出される。
【００４１】
以下、校正されたアンテナ素子１３の受信系を基準にアンテナ素子１４の受信系の校正、さらに校正されたアンテナ素子１４の受信系を基準にアンテナ素子１５の受信系の校正と順次行うことで、通常の受信機能を何ら停止させることなく、順次各アンテナ素子１１，１２，・・・１ｎにつらなる全ての受信系の校正操作を実施することができる。
【００４２】
次に、上記第１の実施の形態では、校正する受信系の中には、位相制御回路４１，４２，４３，・・・４ｎを除いたものとして説明したが、これら位相制御回路４１，４２，４３，・・・４ｎを含む受信系に含むものとして校正することもできる。
【００４３】
すなわち、図３は位相制御回路４１，４２，４３，・・・４ｎを校正対象の受信系に含めたアレイアンテナ装置における第２の実施の形態を示した構成図である。
【００４４】
図３は、図１に示した第１の実施の形態に対応させて示した図で、主要部は図１に示した構成と同様であるので特に相違した点のみを説明する。
【００４５】
すなわち、図３に示した第２の実施の形態では、ＩＱ変換回路３３１，３３２，３３３，・・・３３ｎの出力は直接、位相制御回路４１，４２，４３，・・・４ｎに供給されるように接続され、各位相制御回路４１，４２，４３，・・・４ｎの出力が分岐され、一方は第２の切替え器９１，９２，９３，・・・９ｎに、また他方がメモリ回路３４１，３４２，３４３，・・・３４ｎに供給されるように構成されている。従って、第２の切替え器９１，９２，９３，・・・９ｎの出力端側が合成回路５に接続され、各アンテナ素子１１，１２，１３ｎで受信された受信信号が受信ビームパターンのもとで合成され、出力される。
【００４６】
図３に示した構成では、第１の切替え器８１，８２及び第２の切替え器９１，９２の切替え（ＯＦＦ）操作により、アンテナ素子１１に連なる受信系、すなわち周波数変換回路３１１から位相制御回路４１までの間の信号位相Φ１を基準として、その信号位相Φ１に、アンテナ素子１２に連なる受信系、すなわち周波数変換回路３１２から位相制御回路４２までの間の信号位相Φ２が一致するように位相制御回路４２の移相素子を補正校正する。
【００４７】
以下順次、第１の実施の形態と同様に、各切替え器の切替え（ＯＦＦ）操作を行いつつ、アンテナ素子１３，１４，・・・１ｎに連なる受信系の信号位相Φ３，Φ４，・・・Φｎ間の位相差が許容範囲内に収まるように校正される。
【００４８】
上記第１及び第２の実施の形態においては、隣接する２つのアンテナ素子につらなる受信系を順次選択して校正するように説明したが、受信系を任意に選択して行うこともできる。また、上記各実施の形態では、位相偏差演算回路７は、いずれか２つのアンテナ素子につらなる受信系を順次対比させつつ、両者間に位相差が生じないように校正操作を行うように説明したが、予め位相偏差演算回路７に基準となる位相値が設定しておき、各アンテナ素子１１，１２，１３，・・・１ｎに連なる受信系が個々にその基準値と対比して、その差が零となるように補正するように校正しても良い。
【００４９】
また、図１ないし図３に示した構成で、各メモリ回路３４１，３４２，・・・３４ｎの入力端に別途切替えスイッチを設け、その切替えスイッチを第１及び第２の切替え器の切替え操作に同期して作動させ、メモリ回路３４１，３４２，・・・３４ｎには校正信号のみが供給されて、アレイアンテナ１からの受信信号が供給されないように構成することもできる。
【００５０】
さらにまた、受信周波数帯域が比較的低い場合には、周波数変換回路を行うことなく、受信信号を直接検波して検出するように構成しても良く、校正信号発生回路６で生成される校正信号の周波数も、校正対象の受信系内を伝送されれば良いので、アレイアンテナ１の受信帯域内になくとも良い。
【００５１】
なお、上記各実施の形態においては、従来と同様に、校正信号発生回路６から各結合器８１，８２，８３，・・・８ｎまでの伝送線路（ケーブル）長、及び記憶手段である各メモリ３４１，３４２，３４３，・・・３４ｎまでの伝送線路（ケーブル）長は受信系毎に異なるので、位相偏差演算回路７における位相偏差値の算出では、その受信系毎の伝送線路長さの相違を予め考慮した演算が行われることは言うまでもない。
【００５２】
また、本発明のアレイアンテナ装置は、地上に設置される場合に限らず、船舶あるいは航空機に搭載されても良く、また、アレイアンテナ１も、必要に応じてレドーム内に収納して構成することができる。
【００５３】
いずれにしても、本発明のアレイアンテナ装置によれば、各移相器の前段または後段に第２の切替え器を設けたので、校正すべき受信回路が選択された第１の切替え器を介して供給されたとき、第２の切替え器の切替え操作により、校正信号の合成回路への供給は遮断され、校正信号が通常の受信操作を阻害するよう合成回路に混入することがないので、簡単な校正で、校正操作に伴う装置の稼働率低下を回避させることができるとともに、適切かつ正確な校正を必要に応じて随時実施することができるものであり、実用に際し優れた効果を得ることができる。
【００５４】
【発明の効果】
上記説明のように、本発明によるアレイアンテナ装置は、適切かつ正確な校正を装置の稼動を停止させることなく実施できるものであり、実用に際し得られる効果大である。
【図面の簡単な説明】
【図１】本発明によるアレイアンテナ装置の第１の実施の形態を示した構成図である。
【図２】図１に示した構成において、次の校正操作時の状態を示したアレイアンテナ装置の構成図である。
【図３】本発明によるアレイアンテナ装置の第２の実施の形態を示した構成図である。
【図４】従来のアレイアンテナ装置を示す構成図である。
【符号の説明】
１ アレイアンテナ
１１，１２，１３，・・・１ｎ アンテナ素子
２１，２２，２３，・・・２ｎ 切替え器
３１１，３１２，３１３，・・・３１ｎ 周波数変換回路
３２１，３２２，３２３，・・・３２ｎ Ａ／Ｄ変換回路
３３１，３３２，３３３，・・・３３ｎ ＩＱ変換回路
３４１，３４２，３４３，・・・３４ｎ メモリ回路（記憶手段）
４１，４２，４３，・・・４ｎ 位相制御回路（移相器）
５ 合成回路（合成手段）
６ 校正信号発生回路（校正信号生成手段）
７ 位相偏差演算回路（校正手段）
８１，８２，８３，・・・８ｎ 第１の切替え器
９１，９２，９３，・・・９ｎ 第２の切替え器
【発明の属する技術分野】
本発明は、たとえばパッシブアレイアンテナを構成したアレイアンテナ装置において、各アンテナ素子につらなる受信系の校正（キャリブレーション）に関する。
【０００２】
【従来の技術】
各アンテナ素子の受信信号に対し、移相制御を加えつつ合成を行い、指向性を有する受信ビームパターンを形成するアレイアンテナ装置においては、各アンテナ素子から合成回路までの伝送線路長等にばらつきがあると、受信ビームパターンに歪が生じ、受信方位角（ないしは受信仰角）の探知精度を著しく低下させる。
【０００３】
そこで、校正機能を備えて、各アンテナ素子につらなった受信系間において、受信位相の同一性を得るように構成されたアレイアンテナ装置がある。
【０００４】
図４は校正機能を備えた従来のアレイアンテナ装置を示す構成図である。
【０００５】
図４に示した従来のアレイアンテナ装置では、アレイアンテナ１を構成した複数（ｎ）個の各アンテナ素子１１，１２，１３，・・・１ｎが、それぞれ切替え器２１，２２，２３，・・・２ｎ、周波数変換回路３１１，３１２，３１３，・・・３１ｎを介して、アナログ／デジタル（Ａ／Ｄ）変換回路３２１，３２２，３２３，・・・３２ｎに接続され、周波数変換による中間周波（ＩＦ）の受信デジタル信号は、いわゆるＩ／Ｑ変換回路３３１，３３２，３３３，・・・３３ｎでＩ，Ｑ信号に分離された後、位相制御回路４１，４２，４３，・・・４ｎを経て合成回路５から出力される。
【０００６】
各位相制御回路４１，４２，４３，・・・４ｎには、それぞれ移相処理を行う回路からなり、不図示の制御手段による各移相素子に対する制御により、アレイアンテナ１の開口面には、所定方向に指向性を有する受信ビームパターンが形成される。従って、合成回路５からの最大合成出力信号が得られたときの位相制御値に基づくアンテナパターンの指向角度から、その受信電波の到来方位を検知することができる。
【０００７】
上記構成のアレイアンテナ装置では、周波数変換回路３１１，３１２，３１３，・・・３１ｎから合成回路５に至るまでの各受信系において、各受信系を構成した回路要素（部品）は、厳密に言えば、個々に互いに異なった固有の電気的特性を有する上、組立て製造上の公差に基づく接続伝送線路（ケーブル）長にも差異等が生ずる。
【０００８】
従って、これら回路部品の電気的特性及び伝送線路長さのばらつきに起因して、各受信系間の電気的特性もばらつくので、形成しようとする受信ビームパターンの指向特性と、実際に形成される指向特性との間にはパターン差（誤差）が生じる。
【０００９】
アレイアンテナ装置の製造出荷時、あるいは現場での据付け時においては、各位相制御回路４１，４２，４３，・・・４ｎに対するバイアス値の調整等により、複数（ｎ）個の各アンテナ素子１１，１２，１３，・・・１ｎにつらなる各受信系間の位相差は予め許容範囲内に収められる。
【００１０】
しかしながら、その後アレイアンテナ装置を実際に稼動させ運用する過程では、各受信系を構成した部品の電気的特性が、周囲温度の変化や経年変化を受けて変化する。また、一部回路部品等が故障し、その交換を行ったときなどは、正確に元の電気的特性と一致するように復元することは困難とされる。
【００１１】
そこで、従来のアレイアンテナ装置では、図４に示したように、受信帯域内の校正信号を発生させる校正信号発生回路６を設け、この校正信号発生回路６からの校正信号を切替え器２１，２２，２３，・・・２ｎを介して同時に各周波数変換回路３１１，３１２，３１３，・・・３１ｎに供給し、その供給された校正信号をＩ／Ｑ変換回路３３１，３３２，３３３，・・・３３ｎの出力端から分離して取り出し、各メモリ回路３４１，３４２，３４３，・・・３４ｎに一旦記憶させるように構成されている。校正操作時は、全ての切替え器２１，２２，２３，・・・２ｎを同時に切替え（ＯＦＦ）操作を行い、校正信号を各周波数変換回路３１１，３１２，３１３，・・・３１ｎに供給するので、その間、アレイアンテナ１を介した通常の受信操作は停止する。
【００１２】
各周波数変換回路３１１，３１２，３１３，・・・３１ｎに供給された校正信号は、一旦、メモリ回路３４１，３４２，３４３，・・・３４ｎにそれぞれ記憶された後、切替え器２１，２２，２３，・・・２ｎは元（ＯＮ状態）に復帰する。従って、メモリ回路３４１，３４２，３４３，・・・３４ｎの存在により、アレイアンテナ１を介した受信機能の長時間にわたる停止は回避できる。
【００１３】
校正手段である位相偏差演算回路７は、各メモリ回路３４１，３４２，３４３，・・・３４ｎに記憶された各受信系の校正信号を読み出し、受信系における各受信位相（Φ１，Φ２，Φ３，・・・Φｎ）間の位相差、すなわち位相偏差値を算出し、その算出された偏差値のばらつきが予め設定された許容範囲内に収まるように、各位相制御回路４１，４２，４３，・・・４ｎにおける移相素子のバイアス値を補正することで校正が行われる。
【００１４】
位相偏差演算回路７における各受信位相間の偏差値を算出する方法としては、位相偏差演算回路７内に予め各受信系に共通した基準位相値を設定しておき、その基準位相値と各受信位相を個々に比較する方法や、いずれか一つの受信系における信号位相を基準とし、他の各受信系の信号位相との間の偏差値を算出する方法等がある。
【００１５】
なお、位相偏差演算回路７における偏差値の算出に際し、校正信号発生回路６から各切替え器２１，２２，２３，・・・２ｎまで、並びに位相偏差演算回路７から各メモリ回路３４１，３４２，３４３，・・・３４ｎまでの各伝送線路長は、受信系毎に異なるから、位相偏差演算回路７ではこれら伝送線路長の相違を予め考慮した演算が行われる。
【００１６】
また、上記説明の従来のアレイアンテナ装置では、周波数変換回路３１１，３１２，３１３，・・・３１ｎからＩＱ変換回路３３１，３３２，３３３，・・・３３ｎまでの伝送線路を対象に各受信回路間の位相偏差量を算出するように構成されているが、位相制御回路４１，４２，４３，・・・４ｎの出力端から校正信号を取り出して比較し、位相制御回路４１，４２，４３，・・・４ｎをも校正対象の受信系（受信回路）の中に含めた算出を行うことも考えられる。
【００１７】
いずれにしても、従来のアレイアンテナ装置では、校正時の切替え器２１，２２，２３，・・・２ｎの切替え（ＯＦＦ）操作により、受信信号に代わり、校正信号が各受信系に同時に供給されるので、その間、各アンテナ素子１１，１２，１３，・・・１ｎを介した受信機能は停止する。
【００１８】
【発明が解決しようとする課題】
上記説明のように、従来のアレイアンテナ装置は、校正操作に際し、各アンテナ素子に接続された切替え器が同時に切替わるので、たとえ校正信号がメモリ回路に一時的に記憶されるとしても、その間、通常の受信操作は停止し、装置の稼働率を低下させたので改善が要望されていた。
【００１９】
そこで本発明は、簡単な構成により、通常の受信操作を実質上妨げることなく、適切に校正を行うことができるアレイアンテナ装置を提供することを目的とする。
【００２０】
【課題を解決するための手段】
第１の発明のアレイアンテナ装置は、アレイアンテナの各アンテナ素子にそれぞれ接続されて選択的に切換え動作可能な第１の切替え器と、これら第１の切替え器にそれぞれ接続された受信回路と、これら受信回路にそれぞれ接続され、対応して接続された前記第１の切替え器の切換え動作に応じて切換え動作可能な第２の切替え器と、これら第２の切替え器にそれぞれ接続された移相器と、これら移相器に接続され、移相器を通過した前記各アンテナ素子からの信号を合成する合成手段と、前記選択された第１の切替え器を介してその対応する受信回路に校正信号を供給する校正信号生成手段と、この校正信号生成手段で生成され、前記選択された第１の切替え器を介して、対応する受信回路に供給された校正信号を導入し、その受信回路に対応して接続された前記移相器の移相量を校正する校正手段とを具備し、前記第１の切替え器の切替え操作により前記受信回路に供給された校正信号が前記第２の切替え器により前記移相器に供給されないことを特徴とする。
【００２１】
第２の発明は、同じくアレイアンテナ装置において、アレイアンテナの各アンテナ素子にそれぞれ接続されて選択的に切換え動作可能な第１の切替え器と、これら第１の切替え器にそれぞれ接続された移相器と、これら移相器にそれぞれ接続され、対応して接続された前記第１の切替え器の切換え動作に応じて切換え動作可能な第２の切替え器と、これら第２の切替え器に接続され前記移相器を通過した前記各アンテナ素子からの信号を合成する合成手段と、前記選択された第１の切替え器を介して対応する移相器に校正信号を供給する校正信号生成手段と、この校正信号生成手段で生成され、前記選択された第１の切替え器及び対応する移相器を介して供給された校正信号に基づき、その移相器の移相量を校正する校正手段とを具備し、前記第１の切替え器の切替え操作により前記移相器に供給された校正信号が前記第２の切替え器により前記合成手段に供給されないことを特徴とする。
【００２２】
上記のように、第１及び第２の発明のアレイアンテナ装置によれば、各移相器の前段または後段に第２の切替え器を設けたので、校正信号が選択された第１の切替え器を介して供給されたとき、第２の切替え器の切替え操作により、その校正信号の合成回路への供給を遮断することができる。
【００２３】
つまり、校正操作のために選択された受信系の校正信号は合成回路に供給されることなく遮断され、他の受信系はいずれも各アンテナ素子で受信された到来電波は、合成回路に供給され、所定の受信ビームパターンのもとで受信合成信号が形成される。
【００２４】
このように、本発明のアレイアンテナ装置によれば、通常の受信機能を阻害させることなく各受信系を校正できるので、装置の稼働率低下を抑制ないしは回避させることができる。
【００２５】
【発明の実施の形態】
以下、本発明によるアレイアンテナ装置の一実施の形態を図１ないし図３を参照して詳細に説明する。なお、図４に示した従来の構成と同一構成には同一符号を付して詳細な説明を使用する。
【００２６】
すなわち、図１及び図２は本発明による第１の実施の形態を示した構成図で、図１は、アンテナ素子１１につらなる受信系の信号位相を基準として、アンテナ素子１２につらなる受信系の位相を校正する操作状態を示した構成図、図２は、図１の操作状態に続いて、校正されたアンテナ素子１２につらなる受信系の信号位相を基準として、アンテナ素子１３につらなる受信系の位相を校正する操作状態を示した構成図である。
【００２７】
第１の実施の形態によるアレイアンテナ装置は、図１及び図２に示すように、アレイアンテナ１を構成した各アンテナ素子１１，１２，１３，・・・１ｎは、それぞれ第１の切替え器８１，８２，８３，・・・８ｎ、周波数変換回路３１１，３１２，３１３，・・・３１ｎを介して、アナログ／デジタル（Ａ／Ｄ）変換回路３２１，３２２，３２３，・・・３２ｎに接続され、周波数変換によるＩＦ受信デジタル信号は、Ｉ／Ｑ変換回路３３１，３３２，３３３，・・・３３ｎにおいてＩ，Ｑ信号に分離された後分岐され、第２の切替え器９１，９２，９３，・・・９ｎを介してそれぞれ対応する位相制御回路４１，４２，４３，・・・４ｎに供給されるように構成されている。
【００２８】
そこで、各第２の切替え器９１，９２，９３，・・・９ｎを介して位相制御回路４１，４２，４３，・・・４ｎに供給された信号は、合成回路５で合成されるが、従来と同様に、不図示の制御手段による位相制御回路４１，４２，４３，・・・４ｎの移相制御に基づき受信ビームパターンが形成されるので、その移相制御時における受信ビームパターンの指向角度から、合成回路５から導出された受信合成信号の到来方位を検知することができる。
【００２９】
次に、校正信号発生回路６で生成された校正信号は、第１の切替え器８１，８２，８３，・・・８ｎに供給されるが、不図示の制御器による第１の切替え器８１，８２，８３，・・・８ｎの切替え（ＯＦＦ）制御により、選択的に周波数変換回路３１１，３１２，３１３，・・・３１ｎに供給される。
【００３０】
選択的に周波数変換回路３１１，３１２，３１３，・・・３１ｎに供給された校正信号は、上記Ｉ／Ｑ変換回路３３１，３３２，３３３，・・・３３ｎにおいてＩ，Ｑ信号に分離された後に分岐されるが、分岐されたＩＦ受信デジタル信号の一方は、記憶手段であるメモリ回路３４１，３４２，３４３，・・・３４ｎに供給され、他方は前記第２の切替え器９１，９２，９３，・・・９ｎにそれぞれ供給される。
【００３１】
そして、各メモリ回路３４１，３４２，３４３，・・・３４ｎに記憶された校正信号は読み出されて位相偏差演算回路７に供給され、位相偏差演算回路７は従来と同様に、各受信系間における信号位相（Φ１，Φ２，Φ３，・・・Φｎ）間の偏差値を算出して、各位相制御回路４１，４２，４３，・・・４ｎを補正することで校正が行われる。
【００３２】
図１に示した上記第１の実施の形態では、アンテナ素子１１，１２につらなる第１の切替え器８１，８２及び第２の切替え器９１，９２が対応して切替え（ＯＦＦ）作動するので、校正信号発生回路６からの校正信号は、位相制御回路４１，４２への伝送は遮断されて、メモリ回路３４１，３４２に供給される。
【００３３】
そこでいま、周波数変換回路３１１，３１２，３１３，・・・３１ｎからＩＱ変換回路３３１，３３２，３３３，・・・３３ｎまでの各受信系（回路）のいずれかにおいて、周囲温度の変化や経年変化、あるいは部品の交換により各構成要素の電気的特性や伝送線路（ケーブル）長に変化が生じたとして、校正操作を行う手順を図１及び図２を参照して以下説明する。
【００３４】
すなわち、まず図１に示した構成において、上記のように、第１の切替え器８１，８２及び第２の切替え器９１，９２の切替え（ＯＦＦ）操作により、アンテナ素子１１，１２にそれぞれつらなる各受信系、すなわち周波数変換回路３１１、Ａ／Ｄ変換回路３２１、及びＩＱ変換回路３３１の受信系と、周波数変換回路３１２、Ａ／Ｄ変換回路３２２、及びＩＱ変換回路３３２の受信系のみが校正信号を伝送し、伝送された校正信号は、位相制御回路４１，４２に供給されることなく、各対応するメモリ回路３４１、３４２にそれぞれ記憶される。
【００３５】
従って、位相偏差演算回路７は、メモリ回路３４１，３４２に記憶された校正信号の読み出し演算により、両受信系における信号位相（Φ１，Φ２）間に差異が生じないように、各対応する移相制御回路を補正する校正制御を実施する。
【００３６】
このとき、他のアンテナ素子１３，１４，・・・１ｎにつらなる受信系は、ＯＮ状態の各第１の切替え器８３，８４，・・・８ｎ、及び各第２の切替え器９３，９４，・・・９ｎを経て、各受信された到来電波を受信し合成回路５に供給するので、形成された受信ビームパターンのもとでの合成信号が出力される。
【００３７】
このようにして、アンテナ素子１１，１２に連なる受信系間で位相偏差が生じないように校正された後は、次に、アンテナ素子１２につらなる受信系の位相を基準に、隣接するアンテナ素子１３につらなる信号位相（Φ２，Φ３）間に位相差が生じないように、位相偏差演算回路７は位相制御回路４３を補正して校正する。
【００３８】
図２は、このアンテナ素子１２に連なる受信系の位相を基準として、アンテナ素子１３につらなる受信系を校正するときの回路構成を示したものである。
【００３９】
図２に示したように、第１の切替え器８２，８３及び第２の切替え器９２，９３のみが切替え（ＯＦＦ）操作されるので、供給された校正信号発生回路６からの校正信号は位相制御回路４２，４３に供給されることなく、メモリ回路３４２，３４３に供給記憶され、既に校正されたアンテナ素子１２につらなる受信系の信号位相Φ２を基準に、アンテナ素子１３に連なる受信系の校正が行われる。
【００４０】
このとき、アンテナ素子１１をはじめ、アンテナ素子１２，１３を除く他のアンテナ素子１４，１５，・・・１ｎは、各対応する第１及び第２の切替え器がＯＮ状態にあるので、通常の到来電波の受信が行なわれ、その合成受信アンテナパターンに基づく合成出力信号が合成回路５から導出される。
【００４１】
以下、校正されたアンテナ素子１３の受信系を基準にアンテナ素子１４の受信系の校正、さらに校正されたアンテナ素子１４の受信系を基準にアンテナ素子１５の受信系の校正と順次行うことで、通常の受信機能を何ら停止させることなく、順次各アンテナ素子１１，１２，・・・１ｎにつらなる全ての受信系の校正操作を実施することができる。
【００４２】
次に、上記第１の実施の形態では、校正する受信系の中には、位相制御回路４１，４２，４３，・・・４ｎを除いたものとして説明したが、これら位相制御回路４１，４２，４３，・・・４ｎを含む受信系に含むものとして校正することもできる。
【００４３】
すなわち、図３は位相制御回路４１，４２，４３，・・・４ｎを校正対象の受信系に含めたアレイアンテナ装置における第２の実施の形態を示した構成図である。
【００４４】
図３は、図１に示した第１の実施の形態に対応させて示した図で、主要部は図１に示した構成と同様であるので特に相違した点のみを説明する。
【００４５】
すなわち、図３に示した第２の実施の形態では、ＩＱ変換回路３３１，３３２，３３３，・・・３３ｎの出力は直接、位相制御回路４１，４２，４３，・・・４ｎに供給されるように接続され、各位相制御回路４１，４２，４３，・・・４ｎの出力が分岐され、一方は第２の切替え器９１，９２，９３，・・・９ｎに、また他方がメモリ回路３４１，３４２，３４３，・・・３４ｎに供給されるように構成されている。従って、第２の切替え器９１，９２，９３，・・・９ｎの出力端側が合成回路５に接続され、各アンテナ素子１１，１２，１３ｎで受信された受信信号が受信ビームパターンのもとで合成され、出力される。
【００４６】
図３に示した構成では、第１の切替え器８１，８２及び第２の切替え器９１，９２の切替え（ＯＦＦ）操作により、アンテナ素子１１に連なる受信系、すなわち周波数変換回路３１１から位相制御回路４１までの間の信号位相Φ１を基準として、その信号位相Φ１に、アンテナ素子１２に連なる受信系、すなわち周波数変換回路３１２から位相制御回路４２までの間の信号位相Φ２が一致するように位相制御回路４２の移相素子を補正校正する。
【００４７】
以下順次、第１の実施の形態と同様に、各切替え器の切替え（ＯＦＦ）操作を行いつつ、アンテナ素子１３，１４，・・・１ｎに連なる受信系の信号位相Φ３，Φ４，・・・Φｎ間の位相差が許容範囲内に収まるように校正される。
【００４８】
上記第１及び第２の実施の形態においては、隣接する２つのアンテナ素子につらなる受信系を順次選択して校正するように説明したが、受信系を任意に選択して行うこともできる。また、上記各実施の形態では、位相偏差演算回路７は、いずれか２つのアンテナ素子につらなる受信系を順次対比させつつ、両者間に位相差が生じないように校正操作を行うように説明したが、予め位相偏差演算回路７に基準となる位相値が設定しておき、各アンテナ素子１１，１２，１３，・・・１ｎに連なる受信系が個々にその基準値と対比して、その差が零となるように補正するように校正しても良い。
【００４９】
また、図１ないし図３に示した構成で、各メモリ回路３４１，３４２，・・・３４ｎの入力端に別途切替えスイッチを設け、その切替えスイッチを第１及び第２の切替え器の切替え操作に同期して作動させ、メモリ回路３４１，３４２，・・・３４ｎには校正信号のみが供給されて、アレイアンテナ１からの受信信号が供給されないように構成することもできる。
【００５０】
さらにまた、受信周波数帯域が比較的低い場合には、周波数変換回路を行うことなく、受信信号を直接検波して検出するように構成しても良く、校正信号発生回路６で生成される校正信号の周波数も、校正対象の受信系内を伝送されれば良いので、アレイアンテナ１の受信帯域内になくとも良い。
【００５１】
なお、上記各実施の形態においては、従来と同様に、校正信号発生回路６から各結合器８１，８２，８３，・・・８ｎまでの伝送線路（ケーブル）長、及び記憶手段である各メモリ３４１，３４２，３４３，・・・３４ｎまでの伝送線路（ケーブル）長は受信系毎に異なるので、位相偏差演算回路７における位相偏差値の算出では、その受信系毎の伝送線路長さの相違を予め考慮した演算が行われることは言うまでもない。
【００５２】
また、本発明のアレイアンテナ装置は、地上に設置される場合に限らず、船舶あるいは航空機に搭載されても良く、また、アレイアンテナ１も、必要に応じてレドーム内に収納して構成することができる。
【００５３】
いずれにしても、本発明のアレイアンテナ装置によれば、各移相器の前段または後段に第２の切替え器を設けたので、校正すべき受信回路が選択された第１の切替え器を介して供給されたとき、第２の切替え器の切替え操作により、校正信号の合成回路への供給は遮断され、校正信号が通常の受信操作を阻害するよう合成回路に混入することがないので、簡単な校正で、校正操作に伴う装置の稼働率低下を回避させることができるとともに、適切かつ正確な校正を必要に応じて随時実施することができるものであり、実用に際し優れた効果を得ることができる。
【００５４】
【発明の効果】
上記説明のように、本発明によるアレイアンテナ装置は、適切かつ正確な校正を装置の稼動を停止させることなく実施できるものであり、実用に際し得られる効果大である。
【図面の簡単な説明】
【図１】本発明によるアレイアンテナ装置の第１の実施の形態を示した構成図である。
【図２】図１に示した構成において、次の校正操作時の状態を示したアレイアンテナ装置の構成図である。
【図３】本発明によるアレイアンテナ装置の第２の実施の形態を示した構成図である。
【図４】従来のアレイアンテナ装置を示す構成図である。
【符号の説明】
１ アレイアンテナ
１１，１２，１３，・・・１ｎ アンテナ素子
２１，２２，２３，・・・２ｎ 切替え器
３１１，３１２，３１３，・・・３１ｎ 周波数変換回路
３２１，３２２，３２３，・・・３２ｎ Ａ／Ｄ変換回路
３３１，３３２，３３３，・・・３３ｎ ＩＱ変換回路
３４１，３４２，３４３，・・・３４ｎ メモリ回路（記憶手段）
４１，４２，４３，・・・４ｎ 位相制御回路（移相器）
５ 合成回路（合成手段）
６ 校正信号発生回路（校正信号生成手段）
７ 位相偏差演算回路（校正手段）
８１，８２，８３，・・・８ｎ 第１の切替え器
９１，９２，９３，・・・９ｎ 第２の切替え器
Claims (10)
- アレイアンテナの各アンテナ素子にそれぞれ接続されて選択的に切換え動作可能な第１の切替え器と、
これら第１の切替え器にそれぞれ接続された受信回路と、
これら受信回路にそれぞれ接続され、対応して接続された前記第１の切替え器の切換え動作に応じて切換え動作可能な第２の切替え器と、
これら第２の切替え器にそれぞれ接続された移相器と、
これら移相器に接続され、移相器を通過した前記各アンテナ素子からの信号を合成する合成手段と、
前記選択された第１の切替え器を介してその対応する受信回路に校正信号を供給する校正信号生成手段と、
この校正信号生成手段で生成され、前記選択された第１の切替え器を介して、対応する受信回路に供給された校正信号を導入し、その受信回路に対応して接続された前記移相器の移相量を校正する校正手段と
を具備し、前記第１の切替え器の切替え操作により前記受信回路に供給された校正信号が前記第２の切替え器により前記移相器に供給されないことを特徴とするアレイアンテナ装置。 - 前記受信回路と校正手段との間に記憶手段が接続され、前記記憶手段は前記受信回路を介して供給された前記校正信号を記憶し、
前記校正手段は、前記記憶手段に記憶された校正信号に基づき、前記移相器の移相量を校正するように構成されたことを特徴とする請求項１記載のアレイアンテナ装置。 - 前記受信回路と前記記憶手段との間に、前記選択された第１の切替え器の切換え動作と連動して切換え動作を行う第３の切替え器を接続し、この第３の切替え器の切替え操作により、前記校正信号が前記記憶手段に供給されるように構成されたことを特徴とする請求項２記載のアレイアンテナ装置。
- 前記校正手段は、予め基準となる位相値を設定しておき、その設定された基準位相値と、前記選択された第１の切替え器を介して前記受信回路に供給され、出力された前記校正信号の位相値とを比較して対応する前記移相器の移相量を校正することを特徴とする請求項１ないし請求項３のうちのいずれか１項に記載のアレイアンテナ装置。
- 前記校正手段は、いずれか１の前記選択された第１の切換え器を介して前記受信回路に供給された校正信号に基づいて校正された、前記１の第１の切換え器に接続された受信回路に前記第２の切換え器を介して接続される移相器の移相量、及び選択された他の第１の切換え器を介して前記受信回路に供給された校正信号に基づいて、前記他の第１の切換え器に接続された受信回路に前記第２の切換え器を介して接続される移相器の移相量を校正することを特徴とする請求項１ないし請求項３のうちのいずれか１項に記載のアレイアンテナ装置。
- アレイアンテナの各アンテナ素子にそれぞれ接続されて選択的に切換え動作可能な第１の切替え器と、
これら第１の切替え器にそれぞれ接続された移相器と、
これら移相器にそれぞれ接続され、対応して接続された前記第１の切替え器の切換え動作に応じて切換え動作可能な第２の切替え器と、
これら第２の切替え器に接続され前記移相器を通過した前記各アンテナ素子からの信号を合成する合成手段と、
前記選択された第１の切替え器を介して対応する移相器に校正信号を供給する校正信号 生成手段と、
この校正信号生成手段で生成され、前記選択された第１の切替え器及び対応する移相器を介して供給された校正信号に基づき、その移相器の移相量を校正する校正手段と
を具備し、前記第１の切替え器の切替え操作により前記移相器に供給された校正信号が前記第２の切替え器により前記合成手段に供給されないことを特徴とするアレイアンテナ装置。 - 前記移相器と校正手段との間に記憶手段が接続され、前記記憶手段は前記移相器を介して供給された前記校正信号を記憶し、
前記校正手段は、前記記憶手段に記憶された校正信号に基づき、前記移相器の移相量を校正するように構成されたことを特徴とする請求項６記載のアレイアンテナ装置。 - 前記移相器と前記記憶手段との間に、前記選択された第１の切替え器の切換え動作と連動して切換え動作を行う第３の切替え器を接続し、この第３の切替え器の切替え操作により、前記校正信号が前記記憶手段に供給されるように構成されたことを特徴とする請求項７記載のアレイアンテナ装置。
- 前記校正手段は、予め基準となる位相値を設定しておき、その設定された基準位相値と、前記選択された第１の切替え器を介して前記移相器に供給され、出力された前記校正信号の位相値とを比較して対応する前記移相器の移相量を校正することを特徴とする請求項６ないし請求項８のうちのいずれか１項に記載のアレイアンテナ装置。
- 前記校正手段は、いずれか１の前記選択された第１の切換え器を介して前記移相器に供給された校正信号に基づいて校正された、前記１の第１の切換え器に接続された移相器の移相量、及び選択された他の第１の切換え器を介して前記移相器に供給された校正信号に基づいて、前記他の第１の切換え器に接続された移相器の移相量を校正することを特徴とする請求項６ないし請求項８のうちのいずれか１項に記載のアレイアンテナ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002076921A JP3769513B2 (ja) | 2002-03-19 | 2002-03-19 | アレイアンテナ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002076921A JP3769513B2 (ja) | 2002-03-19 | 2002-03-19 | アレイアンテナ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003273634A JP2003273634A (ja) | 2003-09-26 |
| JP3769513B2 true JP3769513B2 (ja) | 2006-04-26 |
Family
ID=29205505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002076921A Expired - Fee Related JP3769513B2 (ja) | 2002-03-19 | 2002-03-19 | アレイアンテナ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3769513B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107615585A (zh) * | 2015-05-19 | 2018-01-19 | 华为技术有限公司 | 一种相控阵芯片、相控阵波束扫描方法和装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006003097A (ja) | 2004-06-15 | 2006-01-05 | Fujitsu Ten Ltd | レーダ装置 |
| JPWO2006051614A1 (ja) * | 2004-11-15 | 2008-05-29 | 三菱電機株式会社 | アレーアンテナの校正装置および方法 |
| KR100633047B1 (ko) | 2004-12-02 | 2006-10-11 | 삼성전자주식회사 | 신호 보정 장치 및 방법을 구현하는 스마트 안테나 통신 시스템 |
| JP4613745B2 (ja) * | 2005-08-16 | 2011-01-19 | 日本電気株式会社 | 無線基地局装置およびその遅延時間補正方法 |
| CN101479885B (zh) | 2006-06-27 | 2013-02-06 | 爱尔兰梅努斯国立大学 | 天线阵列校准 |
| JP5109492B2 (ja) * | 2007-06-18 | 2012-12-26 | 株式会社豊田中央研究所 | レーダ装置 |
| JP6532017B2 (ja) * | 2015-05-29 | 2019-06-19 | パナソニックＩｐマネジメント株式会社 | フェーズドアレイ送信装置 |
| JP6732685B2 (ja) * | 2017-03-21 | 2020-07-29 | 株式会社東芝 | 試験装置、および信号処理装置 |
| JP6928843B2 (ja) * | 2018-03-19 | 2021-09-01 | 古河電気工業株式会社 | レーダ装置およびレーダ装置の対象物検出方法 |
-
2002
- 2002-03-19 JP JP2002076921A patent/JP3769513B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107615585A (zh) * | 2015-05-19 | 2018-01-19 | 华为技术有限公司 | 一种相控阵芯片、相控阵波束扫描方法和装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003273634A (ja) | 2003-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3597678B2 (ja) | レーダ装置 | |
| CA1339283C (en) | Self monitoring/calibrating phased array radar and an interchangeable, adjustable transmit/receive sub-assembly | |
| JP3769513B2 (ja) | アレイアンテナ装置 | |
| JP5736545B2 (ja) | フェイズドアレーアンテナのブランチ間補正装置及びフェイズドアレーアンテナのブランチ間補正方法 | |
| WO1999063619A1 (en) | System and method for fully self-contained calibration of an antenna array | |
| JP3519276B2 (ja) | キャリブレーション装置 | |
| WO2017145257A1 (ja) | アレーアンテナ装置およびその校正方法 | |
| KR20060087606A (ko) | 레이더 장치 | |
| JP2012514407A (ja) | キャリブレーション装置およびキャリブレーション方法 | |
| US6975268B2 (en) | Phased array antenna including a distributed phase calibrator and associated method | |
| KR101021677B1 (ko) | 능동 위상 배열 안테나 시스템의 오차 보정 장치 및 그 방법 | |
| JPH11312917A (ja) | アレーアンテナ無線通信装置 | |
| US5263189A (en) | Apparatus and method for correcting electrical path length phase errors | |
| JP5735863B2 (ja) | 無線通信装置、送信方法、及びプログラム | |
| JP4704306B2 (ja) | 無線通信装置およびキャリブレーション方法 | |
| JP2003234610A (ja) | アレイアンテナ装置 | |
| JP6750726B2 (ja) | 移相器、通信機、移相方法 | |
| JPH11225014A (ja) | フェーズドアレイレーダ装置及びその位相校正方法 | |
| JP6659642B2 (ja) | アレイアンテナ装置およびキャリブレーション方法 | |
| JP4738384B2 (ja) | 位相補正装置、ｄｖｏｒ装置および位相補正方法 | |
| JP4221256B2 (ja) | 信号合成器 | |
| JP3087711B2 (ja) | 位相／振幅補正回路 | |
| JP6431775B2 (ja) | 位相検出装置及び衛星中継器 | |
| JP3107843B2 (ja) | スペースダイバーシチ同相合成回路 | |
| JP4327514B2 (ja) | 位相調整器及びアンテナ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040224 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051031 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060131 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060206 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |