JP2016208340A - ロックインアンプ - Google Patents
ロックインアンプ Download PDFInfo
- Publication number
- JP2016208340A JP2016208340A JP2015089136A JP2015089136A JP2016208340A JP 2016208340 A JP2016208340 A JP 2016208340A JP 2015089136 A JP2015089136 A JP 2015089136A JP 2015089136 A JP2015089136 A JP 2015089136A JP 2016208340 A JP2016208340 A JP 2016208340A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- frequency
- lock
- amplifier
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims description 21
- 238000005259 measurement Methods 0.000 abstract description 65
- 230000008030 elimination Effects 0.000 abstract description 48
- 238000003379 elimination reaction Methods 0.000 abstract description 48
- 238000006243 chemical reaction Methods 0.000 description 18
- 230000008859 change Effects 0.000 description 15
- 230000008569 process Effects 0.000 description 9
- 230000002238 attenuated effect Effects 0.000 description 8
- 230000004044 response Effects 0.000 description 7
- 238000012360 testing method Methods 0.000 description 7
- 238000002834 transmittance Methods 0.000 description 7
- 230000014509 gene expression Effects 0.000 description 6
- 238000001228 spectrum Methods 0.000 description 6
- 238000005070 sampling Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 3
- NAWXUBYGYWOOIX-SFHVURJKSA-N (2s)-2-[[4-[2-(2,4-diaminoquinazolin-6-yl)ethyl]benzoyl]amino]-4-methylidenepentanedioic acid Chemical compound C1=CC2=NC(N)=NC(N)=C2C=C1CCC1=CC=C(C(=O)N[C@@H](CC(=C)C(O)=O)C(O)=O)C=C1 NAWXUBYGYWOOIX-SFHVURJKSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Landscapes
- Noise Elimination (AREA)
Abstract
【課題】 時定数や次数が小さい低域通過フィルタを使用しても、測定誤差が生じないようなロックインアンプを提供することである。【解決手段】 ロックインアンプ(2、22)は位相検波手段(4、4−1、4−2、24−1、24−2)、低域通過フィルタ(10、10−1、10−2、30)および、低域通過フィルタを除く、少なくとも一つのフィルタ(帯域除去フィルタ8、8−1、8−2、28)を備える。前記位相検波手段に入力される被測定信号を前記位相検波手段が複数の周波数成分に変換し、変換された前記複数の周波数成分のうちの少なくとも1成分を前記フィルタで除去する。【選択図】図1
Description
この発明は、ノイズに埋もれた微小な繰り返し信号を検出するロックインアンプに関するものである。
図9(A)に示す最も基本的なロックインアンプ102の動作の概要を説明する。被測定部112が出力する周波数fの被測定信号は、ロックインアンプ102の入力信号としてロックインアンプ102に与えられる。この周波数fの被測定信号は、必要に応じて増幅器やフィルタなどを通り、位相検波器104に与えられる。一方、参照信号発生部106でも被測定信号と同じ周波数fの参照信号が生成され、位相検波器104に与えられる。位相検波器104では、参照信号を用いて被測定信号の周波数変換を行い、f±fの周波数、すなわち2fの周波数を有する交流と直流(周波数=ゼロ)を出力する。この出力は、低域通過フィルタ(LPF:Low Pass Filter)110を通過することによって2fの周波数を有する交流が減衰し、直流のみの出力となる。この直流出力は被測定信号の振幅と比例するので、直流出力の電圧によって被測定信号の大きさを知ることができる。
ロックインアンプ102の動作の詳細を、図10と数式を用いて説明する。位相検波器104(同期検波)は基本的に2つの入力信号を乗算するものであり、参照信号側の入力に方形波を用いるもの、擬似正弦波を用いるものおよび正弦波を用いるものなどがある。ここでは正弦波を用いて説明する。
被測定信号側の位相検波器104の入力が、単一周波数のみを含むと仮定すると、位相検波器104の入力(図9(A)の(1))はAcos(ωt+α)と書くことができる。ここで、Aは振幅、ω=2πf、tは時間、αは位相である。この入力は、図10(A)のように表すことができる。一方、参照信号側の位相検波器104の入力は、その周波数を被測定信号側の入力と同じfとし、便宜上振幅を2とすると、2cos(ωt)と書くことができる。
三角関数の積和の公式により、位相検波器104の出力(図9(A)の(2))は下記の数式(1)のようになる。この出力は、図10(B)のように表すことができる。
位相検波器104の出力=Acos(ωt+α)×2cos(ωt)
=Acos(2ωt+α)+Acos(α) ・・・(1)
=Acos(2ωt+α)+Acos(α) ・・・(1)
数式(1)の前項は2fの周波数成分であり、後項は時間により変化しない直流成分である。いずれも、被測定信号側の位相検波器104の入力の振幅と比例する。
この出力は低域通過フィルタ110(この低域通過フィルタ110は例えば、図10(B)中のLPFで示される透過率特性を有する。)を通過することによって2fの周波数成分が減衰し、低域通過フィルタ110の出力(図9(A)の(3))は、図10(C)に示すように、直流のみを含む出力となる。このようなロックインアンプ102によれば、被測定信号における参照信号と同じ周波数の信号を直流出力として検出することができ、
この直流出力は被測定信号側の位相検波器104の入力信号の振幅と比例するので、直流出力の電圧によって被測定信号の大きさを知ることができる。
この直流出力は被測定信号側の位相検波器104の入力信号の振幅と比例するので、直流出力の電圧によって被測定信号の大きさを知ることができる。
以上の説明とほぼ同様の内容が、特許文献1の図2および段落0006〜段落0008に示されている。
数式(1)の後項の通り、参照信号を基準とする被測定信号の位相によって、直流出力の電圧が変化するので、被測定信号と参照信号の位相は同期している必要がある。なお、位相同期は、慣用されている位相同期回路(PLL:Phase Locked Loop)などの位相同期機能部を用いて実現することができるので、位相同期の実現手段についての説明は省略する。
図9(B)〜図9(D)に、位相同期の一例を示す。図9(B)は、被測定信号に基いて参照信号を位相同期させる例である。図9(C)は、被測定物112から同期信号を受け取って参照信号を位相同期させる例である。図9(D)は、参照信号を被測定物112に与えて、被測定物112から得られる信号を測定する例である。なお、図9(B)〜図9(D)以外の図では位相同期機能部114は図示を省略しているが、いずれもこのような位相同期機能部114を備えることができる。なお、図9(C)と同様の内容が特許文献2の図2に、図9(D)と同様の内容が特許文献2の図1に、それぞれ示されている。
数式(1)の後項の通り、被測定信号と参照信号が同相または逆相のときに直流出力の絶対値が最大になり、±90°のときには直流出力がゼロになるので、同期信号を基準として参照信号の位相を調整することによって、被測定信号の位相を知ることができる。
入力信号の位相をより容易に知るためには、2位相ロックインアンプが知られている。図11に示す2位相ロックインアンプ122では、位相が90°ずれた2つの参照信号と、それらに対応する2つの位相検波器104−1、104−2を用いる。
2つの位相検波器104−1、104−2の被測定信号側の入力は共通に接続されており、いずれも前述のようにAcos(ωt+α)とする。参照信号側の位相検波器104−1の入力を前述のように2cos(ωt)とし、位相検波器104−2の入力は−2sin(ωt)とする。この場合、位相検波器104−1の出力は前述の数式(1)の通りになり、位相検波器104−2の出力は下記の数式(2)のようになる。
位相検波器104−2の出力=Acos(ωt+α)×{−2sin(ωt)}
=−Asin(2ωt+α)+Asin(α) ・・・(2)
=−Asin(2ωt+α)+Asin(α) ・・・(2)
各位相検波器の出力に設けられた低域通過フィルタ110−1、110−2により、数式(1)および(2)の前項(2fの周波数成分)が減衰される結果、位相検波器104−1側の第1の直流出力(X出力)には被測定信号のcos成分に比例する直流電圧が、位相検波器104−2側の第2の直流出力(Y出力)には被測定信号のsin成分に比例する直流電圧が現れる。
以上の説明とほぼ同様の内容が、特許文献1の図3および段落0008〜段落0010にも示されている。
なお、数式(1)および(2)の各々の後項から、図12のように、被測定信号の振幅Aおよび位相αを知ることができる。
以上では、アナログ/ディジタルの区別なく、ロックインアンプの基本的な構成や動作原理を説明した。ロックインアンプの構成要素は各々、アナログ回路で実現することもできるが、近年は各構成要素をディジタル回路や、CPU(Central Processing Unit)、DSP(Digital Signal Processor)、FPGA(Field Programmable Gate Array)などのディジタル演算手段によって実現したディジタルロックインアンプも普及している。ディジタルロックインアンプでは例えば、被測定入力をADコンバータでディジタル信号に変換して、その後の位相検波器やフィルタ等の構成要素の必要部分を、ディジタル回路やディジタル演算手段によって実現している。(必要に応じて、部分的にアナログ回路と併用する場合もある。)
1位相のディジタルロックインアンプの例は、特許文献1の図4および段落0010〜段落0011に示されている。また2位相のディジタルロックインアンプの例は、特許文献1の図5および段落0018〜段落0019や、特許文献3の第1図に示されている。
従来技術では、低域通過フィルタ110が2fの周波数成分を十分に減衰させる必要があるため、その時定数を大きく、つまりカットオフ周波数を低くする必要がある。しかし、被測定信号の大きさが変化する場合、低域通過フィルタ110の時定数が大きいと直流出力の変化が遅くなる、すなわち測定の応答が遅くなるという問題がある。
特に、フィルタの位相特性等を重視して次数の小さい低域通過フィルタ110を使用すると、その分時定数を大きくせざるを得なくなるので、この問題の影響がより大きくなる。
さらに、被測定信号が変調されている場合などスペクトル幅が広い場合には、図13に例示するように、以下の(1)、(2)、(3)に示す、相反する条件が生じるという問題が生じる。
(1) 時定数の大きい低域通過フィルタを使用すると、スペクトル幅内で平坦な周波数特性が得られないため、測定誤差が生じる。
(2) 時定数を小さくするために次数の大きい低域通過フィルタを使用すると、フィルタの位相特性等が犠牲になる。
(3) 時定数の小さい低域通過フィルタを使用すると、2f近傍の周波数成分を十分に減衰させることが出来ないため、測定誤差が生じる。
そこで本発明の課題は、時定数や次数が小さい低域通過フィルタを使用しても測定誤差が生じないような、ロックインアンプを提供することである。
上記目的を達成するため、本発明の一態様では、ロックインアンプは位相検波手段、低域通過フィルタおよび、低域通過フィルタを除く、少なくとも一つのフィルタを備える。前記位相検波手段に入力される被測定信号を前記位相検波手段が複数の周波数成分に変換し、変換された前記複数の周波数成分のうちの少なくとも1成分を前記フィルタで除去する。
上記目的を達成するため、本発明の一態様では、ロックインアンプは位相検波手段、低域通過フィルタおよび、低域通過フィルタを除く、少なくとも一つのフィルタを備える。前記位相検波手段は第1の位相検波手段と第2の位相検波手段を備え、前記第1の位相検波手段に入力される被測定信号を前記第1の位相検波手段が複数の周波数成分に変換する。変換された前記複数の周波数成分の一部の周波数成分を前記フィルタで除去し、残りの周波数成分を、前記第2の位相検波手段によって直流に変換する。
上記ロックインアンプでは、前記位相検波手段、前記低域通過フィルタ、前記フィルタの一部または全てにディジタル回路またはディジタル演算手段を用いてもよい。
上記ロックインアンプでは、前記位相検波手段が、CORDIC法を用いたディジタル回路またはディジタル演算手段によって前記周波数の一部または全てを変換してもよい。
本発明によれば、次のような効果が得られる。
(1) 本発明のロックインアンプによれば、低域通過フィルタを除く、少なくとも一つのフィルタによって2f等の不要な周波数を減衰させるので、低域通過フィルタの時定数を大きく、つまりカットオフ周波数を低くする必要がない。このため、被測定信号の大きさが変化する場合でも、直流出力が速やかに被測定信号の変化に追従するため、測定の応答を速くすることができる。
(2) また、フィルタの位相特性等を重視して次数の小さい低域通過フィルタを使用することができる。
(3) さらに、被測定信号が変調されている場合などスペクトル幅が広い場合であっても、低域通過フィルタの選択の自由度を高くすることができる。
以下、本発明の実施の形態について、詳細に説明する。
〔第1の実施の形態〕
第1の実施の形態は、帯域除去フィルタを用いて、位相検波器の出力に含まれる交流成分、つまり前述の数式(1)および数式(2)の前項(2fの周波数成分)を除去することによって、低域通過フィルタの時定数を小さくするロックインアンプを示している。
図1は第1の実施の形態に係るロックインアンプ2の基本的な構成を示しており、図2はそのようなロックインアンプ2の基本的動作の一例を示している。さらに図3は、第1の実施の形態に係るロックインアンプ2によって2位相ロックインアンプを構成する場合の、基本的な構成を示している。
図1において、位相検波器4は、位相検波器4に入力される被測定信号を複数の周波数成分に変換する位相検波手段の一例である。位相検波器4には被測定物12が出力する被測定信号と、参照信号発生部6が出力する参照信号が入力される。位相検波器4の信号入力側の入力部に、図2(A)に示す周波数fの被測定信号が与えられ(図1の(1))、位相検波器4の参照信号側の入力部に周波数fの参照信号が与えられる結果、位相検波器4の出力(図1の(2))は前述の数式(1)により、Acos(2ωt+α)+Acos(α)のようになる。位相検波器4の出力は、図2(B)に示すように、周波数0および周波数2fの2つの周波数成分を含んでいる。位相検波器4の出力態様は、図9(A)に係る背景技術で説明したロックインアンプと同様である。
第1の実施の形態では、位相検波器4の出力のうち2fの周波数成分を、帯域除去フィルタ(BEF:Band Elimination Filter)8によって除去する。つまり、帯域除去フィルタ8の出力(図1の(3))を図2(C)に示すように、数式(1)の後項の直流成分のみとする。帯域除去フィルタ8には、一部の周波数成分を減衰し、その他の周波数成分を通過させるように設計されたフィルタ回路を用いることができる。帯域除去フィルタ8は、例えば図2(B)中のBEFで示される透過率特性を有し、位相検波器4の出力に含まれる前述の交流成分(2fの周波数成分)、すなわち被測定信号の2倍の周波数を減衰するように設計される。
背景技術で説明したロックインアンプ102によれば、図9(A)に示す低域通過フィルタ110は図10(B)のLPFに示すように、2fの周波数成分を除去するため、大きな時定数を有している。しかし第1の実施の形態によれば、帯域除去フィルタ8が2fの周波数成分を除去するので、低域通過フィルタ10は、2fよりも高い周波数成分の除去を行うように設定することができる。したがって、低域通過フィルタ10は、2fの周波数成分を十分に除去できるような大きな時定数である必要はなく、2fの周波数成分を通過させるような小さな時定数に設定することができる。例えば図2(C)のLPFに示すように、その時定数を必要に応じて小さくすることができる。すなわち、低域通過フィルタ10の時定数を必要に応じて小さくしても、低域通過フィルタ10の出力(図1の(4))を、図2(D)に示すように、直流成分のみにすることができる。
低域通過フィルタ10の時定数が小さければ、被測定信号の大きさが変化する場合でも、直流出力が速やかに被測定信号の変化に追従できるため、測定の応答を速くすることができる。また、2fの周波数成分を低域通過フィルタ10によって除去する必要がないので、フィルタの位相特性等を重視して次数の小さい低域通過フィルタ10を使用することもできる。さらに、被測定信号が変調されているなどの理由により被測定信号のスペクトル幅が広い場合に、低域通過フィルタ10の選択の自由度を高くすることができる(図13参照)。
この第1の実施の形態では、ロックインアンプ2が、減衰させる周波数成分が異なる帯域除去フィルタ8および低域通過フィルタ10を備え、各フィルタが、減衰させる必要のある周波数成分の減衰を分担し、フィルタ全体で、減衰させる必要のある全ての周波数成分を減衰させる。
図1では、低域通過フィルタ10の前に帯域除去フィルタ8を設ける例を示したが、低域通過フィルタ10の後に帯域除去フィルタ8を設けることも可能である。
また、被測定信号に雑音(例えば交流電源の50Hzや60Hz)や妨害波(例えばAMラジオの電波)が含まれる場合に、それらを除去するための帯域除去フィルタをさらに追加することも可能である(以下に示す第2の実施の形態、第3の実施の形態および第4の実施の形態においても同様である)。
ロックインアンプ2は、背景技術で説明したロックインアンプ102と同様に、図3のように拡張することによって、2位相のロックインアンプ2を実現できる。2位相のロックインアンプ2の位相検波器4−1、帯域除去フィルタ8−1および低域通過フィルタ10−1はそれぞれ、1位相のロックインアンプ2の、位相検波器4、帯域除去フィルタ8、低域通過フィルタ10に対応する。2位相のロックインアンプ2の位相検波器4−2、帯域除去フィルタ8−2および低域通過フィルタ10−2はそれぞれ、1位相のロックインアンプ2の、位相検波器4、帯域除去フィルタ8、低域通過フィルタ10に対応する。
2位相のロックインアンプ2では、位相が90°ずれた2つの参照信号のうちの一つ、例えば2cos(ωt)の参照信号が、位相検波器4−1の参照信号側の入力部に入力され、残りの一つ、例えば−2sin(ωt)の参照信号が、位相検波器4−2の参照信号側の入力部に入力される。このような2位相のロックインアンプ2では、2位相のロックインアンプ122と同様に、位相検波器4−1側の第1の直流出力(X出力)には被測定信号のcos成分に比例する直流電圧が、位相検波器4−2側の第2の直流出力(Y出力)には被測定信号のsin成分に比例する直流電圧が現れる。帯域除去フィルタ8−1、8−2は、帯域除去フィルタ8と同様に2fの周波数成分を除去するので、低域通過フィルタ10−1、10−2は、2fよりも高い周波数成分の除去を行うように設定することができる。
また、第1の実施の形態においても、背景技術で説明したロックインアンプと同様、ロックインアンプの構成要素の各々をアナログ回路、ディジタル回路、ディジタル演算手段のいずれで実現するかは、自由に選択可能である。
帯域除去フィルタ8や帯域除去フィルタ8−1、8−2は、LCフィルタ、ツインT型ノッチフィルタなどのCRフィルタや、アナログ回路による各種アクティブフィルタなどを含む様々な帯域除去実現手段により実現することができる。この帯域除去実現手段には、コムフィルタ、SINCフィルタ、CIC(Cascaded Integration Comb)フィルタなどのデジタルフィルタなども含まれる。図2(B)では、単一の周波数のみを除去する帯域除去フィルタを例示しているが、コムフィルタのように複数の周波数を除去するフィルタであっても、所定の周波数を除去するという機能は他の帯域除去フィルタと共通であるので、本願では帯域除去フィルタに含むものとする。(以下に示す第2の実施の形態から第4の実施の形態においても同様である。)
なお、コムフィルタのように複数の周波数を除去するフィルタであれば、所定の周波数に加えて、各種の雑音中の一部の周波数も除去できるので、より好ましい場合がある。
低域通過フィルタ10や低域通過フィルタ10−1、10−22は、LCフィルタ、CRフィルタ、アナログ回路による各種アクティブ・フィルタなどや、各種のデジタルフィルタを含む様々な低域通過実現手段により実現することができる。(以下に示す第2の実施の形態から第4の実施の形態においても同様である。)
さらに第1の実施の形態では、帯域除去フィルタ8または帯域除去フィルタ8−1、8−2を用いることにより、低域通過フィルタ10、10−1、10−22を省略することも可能である。(以下に示す第3の実施の形態および第4の実施の形態においても同様である。)
第1の実施の形態では、被測定信号の2倍の周波数を除去できる帯域除去フィルタ8を使用している。このため、被測定信号の周波数が変化する場合には、被測定信号の周波数の変化に追従して帯域除去フィルタ8の周波数特性を変化させたり、複数のフィルタを備えてフィルタを切り替えればよい。
帯域除去フィルタ8の周波数特性を変化させたり、多数のフィルタを備えると帯域除去フィルタ8が複雑になるとともに、帯域除去フィルタ8を制御する必要があるので、第1の実施の形態は一般的に、被測定信号の周波数が安定している場合に適用される。例えば、図9(D)のような位相同期の方法を用いる場合は、参照信号の周波数を一定にすることによって、第1の実施の形態を好適に用いることができる。
〔第2の実施の形態〕
第2の実施の形態は、2つの位相検波器を備えるロックインアンプであり、この2つの位相検波器によって、被測定信号の周波数が変化するか否かに関わらずにロックインアンプを用いることができる。
図4は第2の実施の形態に係るロックインアンプ22の一例を示しており、図5はそのようなロックインアンプの基本的動作の一例を示している。
図4において、位相検波器24−1は、位相検波器24−1に入力される被測定信号を複数の周波数成分に変換する位相検波手段の一例である。位相検波器24−1の信号入力側の入力部には、図5(A)に示す周波数fの被測定信号が与えられ(図4の(1))、参照信号発生部26−1が出力する周波数f’の参照信号が、位相検波器24−1の参照信号側の入力部に与えられる。位相検波器24−1の信号入力側の入力は前述と同様、Acos(ωt+α)とし、位相検波器24−1の参照信号発生部26−1側の入力は、2cos(ω’t)とする。(ここで、ω’=2πf’である。)この結果、位相検波器24−1の出力(図4の(2))は下記の数式(3)のようになる。
位相検波器24−1の出力=Acos(ωt+α)×2cos(ω’t)
=Acos{(ω+ω’)t+α}+Acos{(ω−ω’)t+α}・・・(3)
=Acos{(ω+ω’)t+α}+Acos{(ω−ω’)t+α}・・・(3)
数式(3)の前項はf+f’の周波数成分であり、後項はf−f’の周波数成分である。従って、位相検波器24−1の出力は図5(B)に示すように、f±f’の周波数成分を含む交流になる。
位相検波器24−1の出力は帯域除去フィルタ28(この帯域除去フィルタ28は例えば、図5(B)中のBEFで示される透過率特性を有する。)に入力される。この帯域除去フィルタ28がf±f’の周波数成分のうち、図5(B)に示すように、f−f’の周波数成分を除去する結果、図5(C)に示すように、f+f’の周波数成分のみが残る。
f−f’の周波数成分を除去し、f+f’の周波数成分のみ残すためには、帯域除去フィルタ28の他、帯域通過フィルタ(BPF:Band−Pass Filter)や高域通過フィルタ(HPF:High−Pass Filter)などの低域通過フィルタ以外の他のフィルタを使用することもできる。このような帯域通過フィルタは例えば、図5(B)中の点線で示されたBPF部のような透過率特性を有し、f+f’の周波数成分およびf+f’近傍の周波数成分を通過させる。またこのような高域通過フィルタは例えば、図5(B)中の一点鎖線で示されたHPF部のような透過率特性を有し、f+f’の周波数成分およびf+f’よりも高い周波数成分を通過させる。低域通過フィルタを除いた、帯域通過フィルタや高域通過フィルタなどのフィルタを用いる場合であっても、f−f’の周波数成分を除去し、f+f’の周波数成分を残すことができる。低域通過フィルタを用いると、ロックインアンプの測定の応答が遅くなる場合があるが、低域通過フィルタ以外のフィルタを用いれば、測定の応答を速くする構成が可能になる。
位相検波器24−2は、位相検波器24−2に入力される帯域除去フィルタ28の出力を複数の周波数成分に変換する位相検波手段の一例である。f+f’の周波数成分を含む帯域除去フィルタ28の出力(図4の(3))は、位相検波器24−2の信号入力側の入力部に与えられ、位相検波器24−2の参照信号側の入力部には、参照信号発生部26−2が出力する周波数f+f’の参照信号が与えられる。位相検波器24−2の信号入力側の入力は数式(3)の前項のAcos{(ω+ω’)t+α)}であり、位相検波器24−2の参照信号側の入力は、位相検波器24−2の信号入力側の入力と同じ周波数であり、振幅を2とする、2cos{(ω+ω’)t}とする。この結果、位相検波器24−2の出力(図4の(4))は下記の数式(4)のようになる。
位相検波器24−2の出力
=Acos{(ω+ω’)t+α}×2cos{(ω+ω’)t}
=Acos{2(ω+ω’)t+α}+Acos(α) ・・・(4)
=Acos{(ω+ω’)t+α}×2cos{(ω+ω’)t}
=Acos{2(ω+ω’)t+α}+Acos(α) ・・・(4)
数式(4)の前項は2(f+f’)の周波数成分であり、後項は時間によって変化しない直流成分である。従って、位相検波器24−2の出力は、図5(D)に示すように、2(f+f’)の周波数成分と直流成分を含む。
この出力は低域通過フィルタ30(この低域通過フィルタ30は例えば、図5(D)中のLPFで示される透過率特性を有する。)を通過することによって2(f+f’)の周波数が減衰し、低域通過フィルタ30の出力(図4の(5))は、図5(E)に示すように、直流のみを含む出力となる。この低域通過フィルタ30は、図5(D)中の点線で示すような2fの周波数成分を減衰させる低域通過フィルタよりも時定数を小さくすることができる。したがって、測定の応答を速くすることができ、フィルタの位相特性等を重視して次数の小さい低域通過フィルタを使用することができ、さらに、被測定信号が変調されている場合などスペクトル幅が広い場合であっても、低域通過フィルタの選択の自由度を高くすることができる。
第1の実施の形態では、被測定信号の周波数が変化すると、帯域除去フィルタ8の周波数特性を周波数の変化に追従させて変更する必要がある。しかし第2の実施の形態では、参照信号発生部26−1が発生させる周波数f’の参照信号および参照信号発生部26−2が発生させる周波数f+f’の参照信号を被測定信号の周波数変化に追従して変更するだけで被測定信号の周波数の変化に追従することができ、帯域除去フィルタ28の周波数特性は一定のままにすることができる。
参照信号の変更には、例えば図4に示す周波数検出・設定部32が用いられる。周波数検出・設定部32が被測定信号の周波数fを検出し、帯域除去フィルタ28がf−f’の周波数成分を除去するように周波数f’を調整する。また、参照信号発生部26−1が周波数f’の信号を出力するように周波数検出・設定部32が参照信号発生部26−1を設定し、参照信号発生部26−2が周波数f+f’の信号を出力するように周波数検出・設定部32が参照信号発生部26−2を設定する。これによって、f−f’の周波数成分を除去する帯域除去フィルタ28は、その周波数特性を一定とし、変更する必要がない。
なお、参照信号発生部26−1、26−2は、その周波数を容易に設定変更できるので、参照信号発生部26−1の周波数f’や参照信号発生部26−2の周波数f+f’を容易に被測定信号の周波数fの変化に追従させることもできる。
なお、この第2の実施の形態では、図5(B)、図5(C)に示すように、f>f’である場合を例示したが、f<f’とすることも可能である。
第1の実施の形態において図1の基本構成によるロックインアンプ2を図3のように拡張して2位相ロックインアンプを実現したのと同様の方法によって、第2の実施の形態に係る2位相ロックインアンプを実現することができる。
また、第2の実施の形態においても、第1の実施の形態に係るロックインアンプや背景技術で説明したロックインアンプと同様、ロックインアンプの構成要素の各々をアナログ回路、ディジタル回路、ディジタル演算手段のいずれで実現するかは、自由に選択可能である。
第2の実施の形態では、低域通過フィルタ30の時定数を小さくするため、帯域除去フィルタ28は、被測定信号の周波数(f)よりも低い周波数を除去している。
〔第3の実施の形態〕
第3の実施の形態は、6つの位相検波器を備える2位相ロックインアンプであり、この6つの位相検波器によって、被測定信号の周波数が変化するか否かに関わらずに2位相ロックインアンプを用いることができ、帯域除去フィルタが除去できる周波数を被測定信号の周波数よりも高く選択することができる。
図6は第3の実施の形態に係るロックインアンプの一例を示しており、図7はそのようなロックインアンプの基本的動作の一例を示している。
図6において、位相検波器44−1、44−2は被測定信号を複数の周波数成分に変換する第1の位相検波手段の一例である。位相検波器44−1と位相検波器44−2の信号入力側の入力部には、共に図7(A)に示す周波数fの被測定信号が与えられる(図6の(1))。また位相検波器44−1と位相検波器44−2の参照信号側の入力部には、周波数f’で互いに90°位相のずれた参照信号が与えられる。この位相のずれた参照信号は参照信号発生部46−1から出力される。
位相検波器44−1と位相検波器44−2の信号入力側の入力は、前述と同様、Acos(ωt+α)とする。位相検波器44−1の参照信号側の入力は、2cos(ω’t)とし、位相検波器44−2の参照信号側の入力は、−2sin(ω’t)とする。(ここで、ω’=2πf’である。)この結果、位相検波器44−1の出力は下記の数式(5)のようになり、位相検波器44−2の出力は下記の数式(6)のようになる。
位相検波器44−1の出力=Acos(ωt+α)×2cos(ω’t)
=Acos{(ω+ω’)t+α)}+Acos{(ω−ω’)t+α}・・・(5)
位相検波器44−2の出力=Acos(ωt+α)×{−2sin(ω’t)}
=−Asin{(ω+ω’)t+α)}+Asin{(ω−ω’)t+α}
・・・(6)
=Acos{(ω+ω’)t+α)}+Acos{(ω−ω’)t+α}・・・(5)
位相検波器44−2の出力=Acos(ωt+α)×{−2sin(ω’t)}
=−Asin{(ω+ω’)t+α)}+Asin{(ω−ω’)t+α}
・・・(6)
数式(5)と数式(6)の各々の前項はf+f’の周波数成分であり、後項はf−f’の周波数成分である。従って、位相検波器44−1、44−2の出力(図6の(2))はいずれも図7(B)に示すように、f±f’の周波数成分を含む交流になる。
ここでは、図7(B)に示すように、f+f’の周波数成分を帯域除去フィルタ48−1、48−2(帯域除去フィルタ48−1、48−2は例えば、図7(B)中のBEFで示される透過率特性を有する。)で除去する結果、図7(C)に示すように、f−f’の周波数成分、つまり数式(5)と数式(6)の各々の後項のみが残ることになる。
位相検波器44−3、44−4、44−5、44−6、反転器54および加算器56−1、56−2はf−f’の周波数成分を直流に変換する第2の位相検波手段の一例である。位相検波器44−1側のf−f’の周波数成分(数式(5)の後項)は、位相検波器44−4、44−6の信号入力側の入力部に与えられ、位相検波器44−2側のf−f’の周波数成分(数式(6)の後項)は位相検波器44−3、44−5の信号入力側の入力部に与えられる。位相検波器44−3、44−4、44−5、44−6の入力(図6の(3))は、いずれも図7(C)のように表される。
参照信号発生部46−2は、周波数f−f’のcos信号(コサイン信号)を位相検波器44−3、44−4に出力し、−sin信号(マイナスサイン信号)を位相検波器44−5、44−6に出力する。位相検波器44−3、44−4の参照信号側の入力は、2cos{(ω−ω’)t}とし、位相検波器44−5、44−6の参照信号側の入力は、−2sin{(ω−ω’)t}とする。
この結果、位相検波器44−3の出力は下記の数式(7)、位相検波器44−4の出力は下記の数式(8)、位相検波器44−5の出力は下記の数式(9)、位相検波器44−6の出力は下記の数式(10)のようになる。
位相検波器44−3の出力
=Asin{(ω−ω’)t+α}×2cos{(ω−ω’)t}
=Asin{2(ω−ω’)t+α}+Asin(α) ・・・(7)
位相検波器44−4の出力
=Acos{(ω−ω’)t+α}×2cos{(ω−ω’)t}
=Acos{2(ω−ω’)t+α}+Acos(α) ・・・(8)
位相検波器44−5の出力
=Asin{(ω−ω’)t+α}×[−2sin{(ω−ω’)t}]
=Acos{2(ω−ω’)t+α}−Acos(α) ・・・(9)
位相検波器44−6の出力
=Acos{(ω−ω’)t+α}×[−2sin{(ω−ω’)t}]
=−Asin{2(ω−ω’)t+α}+Asin(α) ・・・(10)
=Asin{(ω−ω’)t+α}×2cos{(ω−ω’)t}
=Asin{2(ω−ω’)t+α}+Asin(α) ・・・(7)
位相検波器44−4の出力
=Acos{(ω−ω’)t+α}×2cos{(ω−ω’)t}
=Acos{2(ω−ω’)t+α}+Acos(α) ・・・(8)
位相検波器44−5の出力
=Asin{(ω−ω’)t+α}×[−2sin{(ω−ω’)t}]
=Acos{2(ω−ω’)t+α}−Acos(α) ・・・(9)
位相検波器44−6の出力
=Acos{(ω−ω’)t+α}×[−2sin{(ω−ω’)t}]
=−Asin{2(ω−ω’)t+α}+Asin(α) ・・・(10)
位相検波器44−5の出力(前記数式(9))は、反転器54で反転させる。
加算器56−1では、位相検波器44−4の出力(前記数式(8))と、位相検波器44−5の出力(前記数式(9))の反転後の信号を加算する。数式(8)と、反転した数式(9)の前項同士が打ち消し合う結果、加算器56−1の出力は2Acos(α)となる。
加算器56−2では、位相検波器44−3の出力(前記数式(7))と、位相検波器44−6の出力(前記数式(10))を加算する。数式(7)、(10)の前項同士が打ち消し合う結果、加算器56−2の出力は2Asin(α)となる。
数式(7)〜数式(10)において、前項は2(f−f’)の周波数成分であり、後項は時間によって変化しない直流成分である。反転器54と、加算器56−1、56−2によって前項同士が打ち消し合う結果、加算器56−1、56−2の出力(図6の(4))には、図7(D)に示すように、2(f−f’)の周波数成分は現れず、後項の直流成分のみが残る。
このため、低域通過フィルタ50−1、50−2(低域通過フィルタ50−1、50−2は例えば、図7(D)中のLPFで示される透過率特性を有する。)の出力(図6の(5))は、図7(E)に示すように直流成分のみにすることができ、低域通過フィルタ50−1、50−2は所望する最適の時定数や次数等を自由に選択できる。
低域通過フィルタの時定数を小さくすることができるので、被測定信号の大きさが変化する場合でも、直流出力が速やかに被測定信号の変化に追従できるため、測定の応答を速くすることができる。また、f+f’の周波数成分を低域通過フィルタによって除去する必要がないので、フィルタの位相特性等を重視して次数の小さい低域通過フィルタを使用することができる。さらに、被測定信号が変調されているなどの理由によりスペクトル幅が広い場合であっても、低域通過フィルタの選択の自由度を高くすることができる。
第3の実施の形態においても、第2の実施の形態と同様、周波数検出・設定部32を備えており、被測定信号の周波数に合わせて参照信号の周波数を制御するので、帯域除去フィルタ48−1、48−2の除去する周波数は一定のままにすることが可能である。
なお図7ではf>f’である場合を例示したが、f<f’とすることも可能である。(以下に示す第4の実施の形態においても、同様である。)
また、残したい周波数が除去する周波数よりも高い場合などは、帯域除去フィルタ48−1、48−2に代えて、帯域通過フィルタや高域通過フィルタなどの低域通過フィルタ以外の他のフィルタも使用できる。(以下に示す第4の実施の形態においても、同様である。)
さらに、第3の実施の形態においても、第1の実施の形態に係るロックインアンプ、第2の実施の形態に係るロックインアンプや、背景技術で説明したロックインアンプと同様、ロックインアンプの構成要素の各々をアナログ回路、ディジタル回路、ディジタル演算手段のいずれで実現するかは、自由に選択可能である。
〔第4の実施の形態〕
第4の実施の形態は、第3の実施の形態における4つの位相検波器44−3、44−4、44−5、44−6、反転器54、および2つの加算器56−1、56−2に代えて、ディジタル演算部64を備える2位相ロックインアンプを示している。ディジタル演算部64は、第2の位相検波手段の一例であり、4つの位相検波器44−3、44−4、44−5、44−6、反転器54、および2つの加算器56−1、56−2と同等の機能、すなわち、2(f−f’)の周波数成分を生じさせることなくf−f’の周波数成分を直流成分に変換する機能をディジタル演算によって実現する。
図8は、第4の実施の形態に係るロックインアンプの一例を示している。図8において図6と同一部分には同一符号を付してある。
信号入力から位相検波器44−1、44−2を経て、帯域除去フィルタ48−1、48−2の出力にf−f’の周波数成分を生じさせるまでは、図6に示す第3の実施の形態と同様であり、説明を省略する。図8中の(1)〜(5)は各々、図6中の(1)〜(5)および図7(A)〜図7(E)に対応し、図8の基本的な動作は図7に示す動作と同様である。
帯域除去フィルタ48−1側のディジタル演算部64の入力信号をXとし、帯域除去フィルタ48−2側のディジタル演算部64の入力信号をYとする。
ここでディジタル演算部64の入力、XとYはいずれも周波数f−f’のディジタル信号である。被測定信号がアナログ信号として与えられる場合、信号入力からディジタル演算部64の入力までの間にA/D変換器が備えられ、このA/D変換器によってアナログ信号をディジタル信号に変換すればよい。
また参照信号側のディジタル演算部64の入力信号Pは、周波数f−f’の、位相を示すディジタル信号であり、例えば±180度の範囲を取る。(0度〜360度等、他の範囲を取ってもよい。)
ディジタル演算部64の2つの出力はいずれもディジタル信号である。ロックインアンプ62の出力をアナログ信号にする場合には、ディジタル演算部64の出力から直流出力(第1の直流出力および第2の直流出力)までの間にD/A変換器が備えられ、このD/A変換器によってディジタル信号をアナログ信号に変換すればよい。
f−f’の周波数成分の時刻tにおける位相を(ω−ω’)tとすると、この位相に相当する信号が参照信号側のディジタル演算部64の入力信号Pに与えられている。ここで、(ω−ω’)=2π(f−f’)である。
周波数f−f’のディジタル演算部64の入力XとYを、直流成分に変換するため、時刻tにおける位相を−(ω−ω’)tだけ位相回転させる。(入力信号Pとして−(ω−ω’)tを与えることによって、正負の符号変換を省略することもできる。)
第4の実施の形態では、この位相回転を行うディジタル演算部64の好適な一例として、以下CORDIC(Coordinate Rotational Digital Computer)法を例示して説明する。
この方法では、ある時刻tにおけるディジタル演算部64の入力信号XとYに基づく位相φが−(ω−ω’)tに近づくように、下記の数式(11)〜数式(13)の漸化式を用いてf−f’の周波数成分を位相回転させることによって、f−f’の周波数成分を直流成分に変換する。
Xi+1=Xi[−/+](2-i×Yi) ・・・(11)
Yi+1=(2-i×Xi)[+/−]Yi ・・・(12)
φi+1=φi[+/−]tan-1(2-i) ・・・(13)
Yi+1=(2-i×Xi)[+/−]Yi ・・・(12)
φi+1=φi[+/−]tan-1(2-i) ・・・(13)
数式(11)〜数式(13)において、iは繰り返し回数(イタレーション回数)であり、N回の演算を繰り返す場合は、iを0から(N−1)まで変化させながら、数式(11)〜数式(13)の演算を繰り返す。
ここで、あるiにおけるφiと−(ω−ω’)tの関係によって、Xi+1、Yi+1、φi+1を求めるときの数式(11)〜数式(13)における[+/−]と[−/+]は、下記のように取り扱う。
φi≧−(ω−ω’)tである場合、[+/−]は「+」とし、[−/+]は「−」とする。
φi<−(ω−ω’)tである場合、[+/−]は「−」とし、[−/+]は「+」とする。
この規則のもとで数式(11)〜数式(13)を繰り返すと、位相φが−(ω−ω’)tに近づいていく。
ある時刻tにおけるディジタル演算部64の入力信号X、YをそれぞれX0、Y0とし、φ0=tan-1(Y0/X0)とすると、数式(11)〜数式(13)の初期値(i=0)は、下記の数式(11’)〜数式(13’)のようになる。
X1=X0[−/+]Y0 ・・・(11’)
Y1=X0[+/−]Y0 ・・・(12’)
φ1=φ0[+/−]tan-1(1) ・・・(13’)
(数式(13’)において、tan-1(1)は45度である。)
Y1=X0[+/−]Y0 ・・・(12’)
φ1=φ0[+/−]tan-1(1) ・・・(13’)
(数式(13’)において、tan-1(1)は45度である。)
ここで、数式(11’)〜数式(13’)における[+/−]と[−/+]は、φ0と−(ω−ω’)tの関係によって、下記のように取り扱う。
φ0≧−(ω−ω’)tである場合、[+/−]は「+」とし、[−/+]は「−」とする。
φ0<−(ω−ω’)tである場合、[+/−]は「−」とし、[−/+]は「+」とする。
数式(11’)〜数式(13’)を初期値(i=0)として、iが1から(N−1)まで数式(11)〜数式(13)を繰り返すと、最終的にXNとYNが得られる。これを時刻tにおけるディジタル演算部64の出力信号(図8の(4))とした上で、ディジタル演算部64の入力ディジタル信号(X、Y、P)の次のサンプルを待つ。
XNは、低域通過フィルタ50−1を経由して、第1の直流出力(X出力)となる。YNは、低域通過フィルタ50−2を経由して、第2の直流出力(Y出力)となる。
演算回数のNは、ディジタル演算部64に与えられる入力ディジタル信号のサンプリング時間、演算速度や、必要な演算精度に基いて決める。
まず、時刻tにおけるディジタル信号が与えられてから、1サンプリング時間後の次の時刻t’までの間に何回、数式(11)〜数式(13)を繰り返すことができるかを考慮して、Nを決める。一例として、ディジタル信号のサンプリング時間が2〔マイクロ秒〕、数式(11)〜数式(13)の演算1回あたり100〔ナノ秒〕かかる場合、理論的にはNは最大20となる。実際には演算の前後処理を考慮して、Nは19以下の回数に設定する。
N=6であればtan-1(2-6)≒0.895度であるので、±1度以上の精度を得ることができ、N=10であればtan-1(2-10)≒0.0560度であるので、±0.1度以上の精度を得ることができ、N=13であればtan-1(2-13)≒0.00699度であるので、±0.01度以上の精度を得ることができ、N=16であればtan-1(2-16)≒0.000874度であるので、±0.001度以上の精度を得ることができる。演算回数のNは、必要な精度を考慮して設定される。サンプリング時間内に必要な演算精度が得られない場合には、より高速なディジタル回路、ディジタル演算手段を用いればよい。またはサンプリング時間を長くすることによって、Nを大きくし、精度を上げるようにしてもよい。
なお、CORDIC法による数式(11)〜数式(13)では、回転できる位相は±90度までである。そこで、ある時刻tにおける−(ω−ω’)tが±90度の範囲を超える場合には、CORDIC法に下記のような±90度の変換処理や180度の変換処理を併用する。
(+90度の変換処理) 位相を+90度変換するため、(X,Y)=(−Y、X)とする。つまり、変換前の−Yを変換後のXとし、変換前のXを変換後のYにする。
(−90度の変換処理) 位相を−90度変換するため、(X,Y)=(Y、−X)とする。つまり、変換前のYを変換後のXとし、変換前の−Xを変換後のYにする。
(180度の変換処理) 位相を180度変換するため、XとYの各々の正負の符号を反転する。
一例として、ある時刻tにおける−(ω−ω’)tが120度である場合、すなわち120度位相を回転させる必要がある場合には、例えば下記のように、±90度や180度の変換処理を併用して実現することができる。
1.回転させる必要がある位相120度から90度を差し引き、+30度を得て、CORDIC法で+30度位相回転させた後で、さらに位相を+90度変換する。
2.回転させる必要がある位相120度から90度を差し引き、+30度を得て、予め位相を+90度変換した上で、さらにCORDIC法で+30度位相回転させる。
3.回転させる必要がある位相120度から180度を差し引き、−60度を得て、CORDIC法で−60度位相回転させた後で、さらに位相を180度変換する。
4.回転させる必要がある位相120度から180度を差し引き、−60度を得て、予め位相を180度変換した上で、さらにCORDIC法で−60度位相回転させる。
数式(11)〜数式(13)において、2-iを掛け算する処理は、固定小数点のディジタル演算においてはビットシフトによって実現できる。ビットシフトによって2-iを掛け算する処理によれば、演算量を少なくすることができる。浮動小数点のディジタル演算では、指数部が2の階乗で表現されている場合には指数部の加減算によって2-iを掛け算する処理を実現できる。指数部の加減算によって2-iを掛け算する処理を行うことにより、演算量を少なくすることができる。
またtan-1(2-i)の演算は、例えばiが0〜N−1についてのtan-1(2-i)の値の各々を定数として記憶部に記憶しておき、この記憶した値を参照することで行う。このような演算を行うことにより、演算量を少なくすることができる。記憶部はディジタル演算部64の内部または外部の何れに備えられていてもよい。
CORDIC法ではこのように演算量を少なくして周波数の変換処理時間を短縮させることができるので、演算処理が低速で安価なディジタル回路やディジタル演算手段を用いたとしても、高精度な周波数変換を実行することができる。
また、第4の実施の形態においても、第1乃至第3の実施の形態に係るロックインアンプや、背景技術で説明したロックインアンプと同様、ディジタル演算部以外の構成要素の各々をアナログ回路、ディジタル回路、ディジタル演算手段のいずれで実現するかは、自由に選択可能である。
以上説明したように、本発明の実施形態について説明したが、本発明は、上記記載に限定されるものではなく、特許請求の範囲に記載され、または明細書に開示された発明の要旨に基づき、当業者において様々な変形や変更が可能であることは勿論であり、斯かる変形や変更が、本発明の範囲に含まれることは言うまでもない。
2、22、42、62 ロックインアンプ
4、4−1、4−2、24−1、24−2、44−1、44−2、44−3、44−4、44−5、44−6 位相検波器
6、26−1、26−2、46−1、46−2 参照信号発生部
8、8−1、8−2、28、48−1、48−2 帯域除去フィルタ
10、10−1、10−2、30、50−1、50−2 低域通過フィルタ
32 周波数検出・設定部
54 反転器
56−1、56−2 加算器
64 ディジタル演算部
4、4−1、4−2、24−1、24−2、44−1、44−2、44−3、44−4、44−5、44−6 位相検波器
6、26−1、26−2、46−1、46−2 参照信号発生部
8、8−1、8−2、28、48−1、48−2 帯域除去フィルタ
10、10−1、10−2、30、50−1、50−2 低域通過フィルタ
32 周波数検出・設定部
54 反転器
56−1、56−2 加算器
64 ディジタル演算部
Claims (4)
- 位相検波手段と低域通過フィルタを備えるロックインアンプであって、
低域通過フィルタを除く、さらに少なくとも一つのフィルタを備え、
前記位相検波手段に入力される被測定信号を前記位相検波手段が複数の周波数成分に変換し、
変換された前記複数の周波数成分のうちの少なくとも1成分を前記フィルタで除去することを特徴とするロックインアンプ。 - 位相検波手段と低域通過フィルタを備えるロックインアンプであって、
低域通過フィルタを除く、さらに少なくとも一つのフィルタを備え、
前記位相検波手段は第1の位相検波手段と第2の位相検波手段を備え、
前記第1の位相検波手段に入力される被測定信号を前記第1の位相検波手段が複数の周波数成分に変換し、
変換された前記複数の周波数成分の一部の周波数成分を前記フィルタで除去し、残りの周波数成分を、前記第2の位相検波手段によって直流に変換することを特徴とするロックインアンプ。 - 前記位相検波手段、前記低域通過フィルタ、前記フィルタの、一部または全てにディジタル回路またはディジタル演算手段を用いることを特徴とする請求項1または請求項2に記載のロックインアンプ。
- 前記位相検波手段が、CORDIC法を用いたディジタル回路またはディジタル演算手段によって前記周波数の一部または全てを変換することを特徴とする請求項2または請求項3に記載のロックインアンプ
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015089136A JP2016208340A (ja) | 2015-04-24 | 2015-04-24 | ロックインアンプ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015089136A JP2016208340A (ja) | 2015-04-24 | 2015-04-24 | ロックインアンプ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019207584A Division JP2020031442A (ja) | 2019-11-18 | 2019-11-18 | ロックインアンプ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016208340A true JP2016208340A (ja) | 2016-12-08 |
Family
ID=57490560
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015089136A Pending JP2016208340A (ja) | 2015-04-24 | 2015-04-24 | ロックインアンプ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016208340A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019211300A (ja) * | 2018-06-04 | 2019-12-12 | 株式会社ニレコ | 高速ロックインアンプ |
KR20200056281A (ko) * | 2018-11-14 | 2020-05-22 | 숭실대학교산학협력단 | 계통 연계 인버터의 고조파 보상을 위한 전류 제어 장치 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012026830A (ja) * | 2010-07-22 | 2012-02-09 | Shimadzu Corp | ガス濃度測定装置 |
CN104092442A (zh) * | 2014-06-04 | 2014-10-08 | 广东顺德中山大学卡内基梅隆大学国际联合研究院 | 一种模拟数字混合结构的锁相放大器及其锁相放大方法 |
-
2015
- 2015-04-24 JP JP2015089136A patent/JP2016208340A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012026830A (ja) * | 2010-07-22 | 2012-02-09 | Shimadzu Corp | ガス濃度測定装置 |
CN104092442A (zh) * | 2014-06-04 | 2014-10-08 | 广东顺德中山大学卡内基梅隆大学国际联合研究院 | 一种模拟数字混合结构的锁相放大器及其锁相放大方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019211300A (ja) * | 2018-06-04 | 2019-12-12 | 株式会社ニレコ | 高速ロックインアンプ |
KR20200056281A (ko) * | 2018-11-14 | 2020-05-22 | 숭실대학교산학협력단 | 계통 연계 인버터의 고조파 보상을 위한 전류 제어 장치 |
KR102160883B1 (ko) | 2018-11-14 | 2020-09-29 | 숭실대학교산학협력단 | 계통 연계 인버터의 고조파 보상을 위한 전류 제어 장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5582990B2 (ja) | 測定装置 | |
JP5855886B2 (ja) | 周波数検出装置 | |
JP2005295542A (ja) | 直線性補償回路 | |
JP6274818B2 (ja) | 弾性表面波センサを備えた特性測定装置 | |
JP2016208340A (ja) | ロックインアンプ | |
JP6005409B2 (ja) | 冗長型レゾルバ装置 | |
JPS6143893B2 (ja) | ||
JP2013002921A (ja) | 測定装置 | |
JP6425298B1 (ja) | 位相分析回路 | |
US7511469B2 (en) | Phase measurement device using inphase and quadrature components for phase estimation | |
JP2020031442A (ja) | ロックインアンプ | |
JP6995403B2 (ja) | 非同期fraおよび同期検波器 | |
JP6809695B2 (ja) | 非同期fra | |
JP5823785B2 (ja) | 回転角度検出装置 | |
JP4299352B2 (ja) | ディジタル処理装置 | |
Rohten et al. | Discrete synchronism methods for polluted single phase and unbalanced three-phase systems | |
JP2019152614A (ja) | 変位計測装置 | |
JP2019211300A (ja) | 高速ロックインアンプ | |
JP5779022B2 (ja) | 信号検出装置 | |
JP2017020814A (ja) | ヘテロダイン干渉計測装置、及び物品の製造方法 | |
JP4277205B2 (ja) | ジッタ発生装置 | |
Carugati et al. | FPGA design of a variable sampling period PLL with a digital notch filter for distorted grids | |
CN110879310A (zh) | 信号的功率因数获取方法、装置、处理器及电子设备 | |
JP6273310B2 (ja) | 電力測定装置 | |
US9939475B2 (en) | Phase frequency detection device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190212 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190827 |