JP2019211300A - 高速ロックインアンプ - Google Patents

高速ロックインアンプ Download PDF

Info

Publication number
JP2019211300A
JP2019211300A JP2018106609A JP2018106609A JP2019211300A JP 2019211300 A JP2019211300 A JP 2019211300A JP 2018106609 A JP2018106609 A JP 2018106609A JP 2018106609 A JP2018106609 A JP 2018106609A JP 2019211300 A JP2019211300 A JP 2019211300A
Authority
JP
Japan
Prior art keywords
phase
signal
component
circuit
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018106609A
Other languages
English (en)
Inventor
慶一 野々垣
Keiichi Nonogaki
慶一 野々垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nireco Corp
Original Assignee
Nireco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nireco Corp filed Critical Nireco Corp
Priority to JP2018106609A priority Critical patent/JP2019211300A/ja
Publication of JP2019211300A publication Critical patent/JP2019211300A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Measurement Of Current Or Voltage (AREA)
  • Noise Elimination (AREA)

Abstract

【課題】応答遅れが生じる演算処理後のローパスフィルタを不要とし、高速応答と高精度検出を両立させる。【解決手段】目的信号S1を入力し位相0度の目的信号R1と位相90度の目的信号R2に分離して出力する移相回路2と、目的信号S1と同じ周波数の参照信号R1を入力し位相0度の参照信号R1と位相90度の参照信号R2と位相180度の参照信号R3に分離して出力する第2移相回路3と、目的信号S1と参照信号R1を乗算した信号と目的信号S2と参照信号R2を乗算した信号を加算しX相信号X3として出力するX相処理回路4と、目的信号S1と参照信号R2を乗算した信号と目的信号S2と参照信号R3を乗算した信号を加算しY相信号Y3として出力するY相処理回路5と、X相信号X3とY相信号Y3を入力して目的信号S1の振幅成分を演算する振幅成分演算回路6と、X相信号X3とY相信号Y3を入力して目的信号S1の位相成分を演算する位相成分演算回路7とを備える。【選択図】図1

Description

本発明は、瞬時且つ高精度に受信信号に含まれる目的信号の振幅と位相を抽出するロックインアンプに関する。
ロックインアンプは、所定の周波数の目的信号が含まれる受信信号と当該目的信号と同じ周波数の参照信号とを乗算させることによって、つまり同期検波によって、目的信号がノイズに埋もれていても、その目的信号の振幅と参照信号に対する位相差を抽出することができる。
一般的に、意図する所定の周波数に設定された正弦波である目的信号を被検体に印加すると、被検体との反応により、印加された目的信号は位相が遅れ、振幅が小さくなる。しかし、周波数が変化する事はない。これを、透過方式又は反射方式によって受信する。被検体との反応から得られた目的信号は、前記した所定の周波数を保存しているので、その目的信号の位相と振幅が分かれば、被検体の反応、つまり被検体の特性を知る事が出来る。
図5に一般的な2相ロックインアンプの構成を示す(特許文献1)。受信信号S0は、低次で広域のパスバンドを有するバンドパスフィルタ回路11を通ることで、所定の周波数f1の目的信号S1を含む成分、つまり、目的信号S1とそれ以外の成分が取り出され、乗算回路12と13に入力される。ここで、バンドパスフィルタ回路11は、カットオフ周波数を周波数f1に近づける程、又は、フィルタ次数を高次にする程、フィルタによる目的信号の位相変化を拡大させ、結果、位相検出が不確かとなり、温度変動も受けやすくなる。よって、このバンドパスフィルタ回路11は無くても良い。その場合は目的信号S1を含む成分は受信信号S0そのままとなる。
一方、参照信号R1の周波数は目的信号S1と同じ周波数f1であり、移相回路14によって、0度位相の第1参照信号R1と90度位相の第2参照信号R2に分離される。0度位相の第1参照信号R1は乗算回路12に入力され、目的信号S1を有する信号成分と乗算されてX相信号X01となる。90度位相の第2参照信号R2は乗算回路13に入力され、目的信号S1を有する信号成分と乗算されてY相信号Y01となる。そして、乗算回路12で乗算されたX相信号X01は、ローパスフィルタ回路15でAC成分が除去され、DC成分のみのX相信号X02となる。乗算回路13で乗算されたY相信号Y01は、ローパスフィルタ回路16でAC成分が除去され、DC成分のみのY相信号Y02となる。17は振幅成分演算回路、18は位相成分演算回路である。
ここで、数式を用いてロックインアンプの信号処理による目的信号S1の変遷を見ていくとする。目的信号S1と第1参照信号R1は、其々、
Figure 2019211300
Figure 2019211300
で表される。目的信号S1は、参照信号R1と同じ周波数成分f1(ω=2πf1)を有する。周波数f1の目的信号S1を含む成分は、バンドパスフィルタ回路11で濾し切れなかったノイズ成分も含んでいるが、演算は周波数f1の成分のみを有する正弦波の目的信号S1を用いた式で表している。Aは目的信号S1の振幅、αは位相差である。第1参照信号R1を90度移相させた第2参照信号R2は、
Figure 2019211300
である。
よって、乗算回路12から出力するX相信号X01は、
Figure 2019211300
となる。
また、乗算回路13から出力するY相信号Y01は、
Figure 2019211300
となる。
そして、ローパスフィルタ回路15と16によって周波数f1の2倍のAC成分(2ω)が除去されるので、得られるX相信号X02とY相信号Y02は、其々、
Figure 2019211300
Figure 2019211300
のようにDC成分のみとなる。
したがって、振幅成分演算回路17では、

Figure 2019211300
の演算によって目的信号S1の振幅値A/2が得られる。
また、位相成分演算回路18では、
Figure 2019211300
の演算によって参照信号R1に対する目的信号S1の位相差αが得られる。
特開2016−208340号公報
図5で示されるロックインアンプでは、乗算後の信号X01とY01は、其々、ローパスフィルタ15と16によってAC成分が除去され、DC成分である信号X02とY02に変換される。また、上記数式には表されていないが、目的信号S1とともに含まれるノイズ成分は、周波数f1の2倍の周波数となったAC成分に合わせて、ローパスフィルタ15と16によって、一緒に除去される。従って、純粋なDC成分である検出精度は、ローパスフィルタ15と16のAC成分除去能力に大きく依存する。高精度なDC成分を得るためには、低周波ノイズを除去する必要があり、ローパスフィルタ15と16のカットオフ周波数を周波数ゼロに近づけなければならない。
しかし、カットオフ周波数を低くする程、ローパスフィルタ15と16の時定数が大きくなり、応答が遅くなる。また、図5の構造から、ローパスフィルタ15と16の応答遅れが、ロックインアンプの信号処理の全体の応答遅れを決定する大きな要因となっている。
いま、目的信号S1が緩やかに時間変化していく場合は、その変化を高精度に検出する事が出来る。しかし、目的信号S1が急峻に時間変化する場合は、ローパスフィルタ15と16によって、DC成分の信号X02とY02は、其々、信号X01とY01から遅れを生じる。さらに、目的信号S1が急峻な立ち上がりと急峻な立下りをもち短い期間で時間変化する場合、ローパスフィルタ15と16によって、DC成分の信号X02とY02は、其々、信号X01とY01から減衰し、又は現れない。
具体的には、微小物体や微少欠陥などが移動する場合、急峻且つ短い期間の信号変化となるので、検出できない場合が生じる。これは、ローパスフィルタ回路15と16のカットオフ周波数が低いため、ステップレスポンスが遅くなる、つまり、急峻な変化の信号が緩やかな変化の信号に変えられてしまうからである。ローパスフィルタ回路15と16のカットオフ周波数を高くすればこの問題は解決できるが、低周信号ノイズが除去されないので、DC成分の信号X02とY02にノイズが重畳したままとなり、高い検出精度が得られない。また、目的信号そのものが低周波の場合は、残渣低周波リップルでDC成分の信号X02とY02が変動し、やはり検出精度が得られない。
このように、従来のロックインアンプでは、ローパスフィルタの応答性を速くしようとすると、検出精度が悪化する。一方、検出精度を上げるためには応答性を犠牲にしなければならなかった。つまり、高速応答性と検出精度は、トレードオフの関係にあった。
本発明の目的は、応答遅れが生じる演算処理後のローパスフィルタを不要とし、高速応答と高精度検出を両立させるロックインアンプを提供することである。
上記目的を達成するためにと請求項1にかかる発明は、所定の周波数の目的信号を含む受信信号を入力し前記目的信号を位相0度の第1目的信号と位相90度の第2目的信号に分離して出力する第1移相回路と、前記目的信号と同じ周波数の参照信号を入力し前記参照信号を位相0度の第1参照信号と位相90度の第2参照信号と位相180度の第3参照信号に分離して出力する第2移相回路と、前記第1目的信号と前記第1参照信号を乗算した信号及び前記第2目的信号と前記第2参照信号を乗算した信号を加算して第1X相DC成分を得て、第1X相信号として出力するX相処理回路と、前記第1目的信号と前記第2参照信号を乗算した信号及び前記第2目的信号と前記第3参照信号を乗算した信号を加算して第1Y相DC成分を得て、第1Y相信号として出力するY相処理回路と、前記第1X相信号と前記第1Y相信号を入力し前記目的信号の振幅成分を演算する振幅成分演算回路と、前記第1X相信号と前記第1Y相信号を入力し前記目的信号の位相成分を演算する位相成分演算回路と、備えることを特徴とする。
請求項2にかかる発明は、請求項1に記載のロックインアンプにおいて、前記X相処理回路は、前記第1X相信号を入力して、ローカル信号との乗算によってX相中間周波数に変換し、X相ハイパスフィルタ及びX相ローパスフィルタによって濾過し、検波によって第2X相DC成分へ再変換して、第2X相信号として出力するX相中間周波数フィルタ回路を備え、前記Y相処理回路は、前記第1Y相信号を入力して、前記ローカル信号との乗算によってY相中間周波数に変換し、Y相ハイパスフィルタ及びY相ローパスフィルタによって濾過し、検波によって第2Y相DC成分へ再変換して、第2Y相信号として出力するY相中間周波数フィルタ回路を備え、前記振幅成分演算回路は、前記第2X相信号と前記第2Y相信号を入力し前記目的信号の振幅成分を演算し、前記位相成分演算回路は、前記第2X相信号と前記第2Y相信号を入力し前記目的信号の位相成分を演算する、とを特徴とする。
請求項3にかかる発明は、請求項1に記載のロックインアンプにおいて、前記X相処理回路は、前記第1X相信号を入力して、X相アンチエイリアシングフィルタにより高周波成分のノイズを除去し、ローカル信号との乗算によってX相中間周波数に変換し、X相ハイパスフィルタ及びX相第1ローパスフィルタによって濾過し、検波によって第2X相DC成分へ再変換し、X相第2ローパスフィルタによって前記X相中間周波数の成分のリップルを除去してから第2X相信号として出力するX相中間周波数フィルタ回路を備え、前記Y相処理回路は、前記第1Y相信号を入力して、Y相アンチエイリアシングフィルタにより高周波成分のノイズを除去し、前記ローカル信号との乗算によってY相中間周波数に変換し、Y相ハイパスフィルタ及びY相第1ローパスフィルタによって濾過し、検波によってDC成分へ再変換し、Y相第2ローパスフィルタによって前記Y相中間周波数の成分のリップルを除去してから第2Y相信号として出力するY相中間周波数フィルタ回路を備え、前記振幅成分演算回路は、前記第2X相信号と前記第2Y相信号を入力し前記目的信号の振幅成分を演算し、前記位相成分演算回路は、前記第2X相信号と前記第2Y相信号を入力し前記目的信号の位相成分を演算する、ことを特徴とする。
本発明によれば、X相処理回路とY相処理回路其々において、位相を異ならせた複数の目的信号と同様に位相を異ならせた複数の参照信号とを組み合わせた乗加算処理によって、目的信号が有するAC成分をゼロバランスさせ、DC成分のみを抽出する。これにより、応答遅れが生じる演算処理後のローパスフィルタ回路が不要になり、高速応答性と高精度検出を両立させることができる。
第1実施例のロックインアンプの回路図である。 第2実施例のロックインアンプの回路図である。 図2のロックインアンプの中間周波数フィルタ回路の部分の回路図である。 第2実施例の動作説明図である。 従来のロックインアンプの回路図である。
<第1実施例>
図1にロックインアンプの第1実施例を示す。1は周波数f1の目的信号S1を含む受信信号S0が入力するフィルタ回路である。このフィルタ回路1は、受信信号S0に重畳するノイズ成分を目的信号S1の周波数f1の低い側と高い側で除去し、目的信号S1を濾し取るローパスフィルタ回路とハイパスフィルタ回路を使用したもの、又は、バンドパスフィルタ回路で構成される。このフィルタ回路1のカットオフ周波数を周波数f1に近づける程、又は、フィルタ次数を高次にする程、フィルタ回路1による位相変化が大きくなり、結果、位相検出が不確かになり、又、温度変動も受けやすくなる。従って、フィルタ回路1は無くとも良い。その場合は目的信号S1を含む成分は受信信号S0そのままとなる。
2はフィルタ回路1から出力する周波数f1の目的信号S1を含む成分を位相シフトする第1移相回路であるが、ここでは、目的信号S1に着目して説明する。この移相回路2からは目的信号S1と同じ位相の第1目的信号S1と、その目的信号S1を90度位相シフトした第2目的信号S2が出力する。3は周波数f1の参照信号R1を位相シフトする第2移相回路である。この移相回路3からは、参照信号R1と同じ位相の第1参照信号、その参照信号R1を90度位相シフトした第2参照信号R2、その参照信号R1を180度位相シフトした第3参照信号R3が出力する。
4はX相処理回路であり、乗算回路41,42と加算回路43を備える。乗算回路41は第1目的信号S1と第1参照信号R1を乗算した信号X1を出力する。乗算回路42は第2目的信号S2と第2参照信号R2を乗算した信号X2を出力する。加算回路43は乗算回路41の出力信号X2と乗算回路42の出力信号X2を加算したX相信号X3を出力する。
5はY相処理回路であり、乗算回路51,52と加算回路53を備える。乗算回路51は第1目的信号S1と第2参照信号R2を乗算した信号Y1を出力する。乗算回路52は第2目的信号S2と第3参照信号R3を乗算した信号Y2を出力する。加算回路53は乗算回路51の出力信号Y2と乗算回路52の出力信号Y2を加算したY相信号Y3を出力する。
第1実施例を、数式を用いて目的信号S1の変遷を見ていくとする。第1目的信号S1は前述の式(1)で示され、第1参照信号R1は前述の式(2)で示され、第2参照信号R2は前述の式(3)で示される通りである。90度位相シフトした第2目的信号S2は、
Figure 2019211300
であり、180度位相シフトした第3参照信号R3は、
Figure 2019211300
である。
よって、乗算回路41の出力信号X1は、
Figure 2019211300
となる。
また、乗算回路42の出力信号X2は、
Figure 2019211300
となる。
よって、加算回路43から出力するX相信号X3は、
Figure 2019211300
となり、X相DC成分であるA×cos(α)のみが得られる。つまり、X相DC成分がX相信号X3となる。2倍の周波数(2ω)となったAC成分は打ち消されゼロバランスされる。
一方、乗算回路51の出力信号Y1は、
Figure 2019211300
となる。
また、乗算回路52の出力信号Y2は、
Figure 2019211300
となる。
よって、加算回路53から出力するY相信号Y3は、
Figure 2019211300
となり、Y相DC成分であるA×sin(α)のみが得られる。つまり、Y相DC成分がY相信号Y3となる。2倍の周波数(2ω)となったAC成分は打ち消されゼロバランスされる。
したがって、振幅成分演算回路6では、
Figure 2019211300
の演算によって振幅値Aが得られる。
また、位相成分演算回路7では、
Figure 2019211300
の演算によって位相差αが得られる。
このように数学上、X相処理回路4とY相処理回路5、其々で位相の異なる信号群の組み合わせ乗加算によってX相AC成分とY相AC成分が其々キャンセルされてゼロとなり、X相DC成分であるX相信号X3とY相DC成分であるY相信号Y3がのみ得られる。このため演算後のローパスフィルタを必要としない。
位相の異なる信号群の組み合わせ演算によってDC成分のみが得られる理由を、以下、信号波形処理の観点から説明する。X相処理回路4に入力される信号は、第1目的信号S1、第1目的信号S1から正確に90度遅れた位相の第2目的信号S2、位相ゼロ度の第1参照信号R1、位相90度の第2参照信号R2である。第1目的信号S1と第1参照信号R1の乗算回路41での乗算よって生じる信号X1は、第1目的信号S1の位相成分と振幅成分を含むDC成分と、同じく第1目的信号S1の位相成分と振幅成分を含む2倍の周波数のAC成分から成る。一方、第1目的信号S1から正確に90度遅れた位相の第2目的信号S2と位相90度の第2参照信号R2の乗算回路42での乗算よって生じる信号X2も、第1目的信号S1の位相成分と振幅成分を含むDC成分と、同じく第1目的信号S1の位相成分と振幅成分を含む2倍の周波数のAC成分から成る。
ここで、信号X2の2倍の周波数であるAC成分の位相は、信号X1の2倍の周波数であるAC成分の位相と180度異なる。つまり、90度位相遅れの第2目的信号S2と90度位相差の第2参照信号R2の乗算回路42によって生まれる信号X2のAC成分は、基準位相の第1目的信号S1と第1参照信号R1の乗算回路41によって生まれる信号X1のAC成分から180度位相差、つまり逆相となる。信号X1とX2のAC成分は、180度位相差、つまり互いに逆相で、且つ、目的信号S1の位相が変化しても常に同じ振幅であるから、加算によって互いにキャンセルされ、バランスされてゼロとなる。信号X1とX2のDC成分は、同じレベルで且つ同相であるから加算によって2倍になる。よって、2倍となったX相のDC成分のみが、加算回路43から出力される。このDC成分は、目的信号S1の位相成分と振幅成分から成り立っている。
Y相についても、X相と同様に加算回路53からDC成分のみ信号Y3が出力される。しかし、Y相の出力信号Y3は、X相の出力信号X3と位相が90度異なる。このように加算処理後ただちにDC成分が得られので、ローパスフィルタを必要とせず、リアルタイム且つ高精度のロックインアンプが構成できる。
<第2実施例>
ところで、図1で説明したロックインアンプでは、目的信号S1に周波数f1に近い周波数帯域のノイズが重畳していると、そのノイズはフィルタ回路1では十分な減衰が得られないため、参照信号との乗算により変調され、信号X3とY3其々に変調されたノイズ成分が重畳する。このノイズ成分により検出精度が低下する。周波数f1の近隣周波数ノイズを減衰させるため、前段のフィルタ回路1の次数を高くする、又は、カットオフ周波数を周波数f1に近づけることが考えられるが、フィルタ回路1による目的信号S1の位相変化が大きくなり、結果、位相検出が不確かになり、又、温度変動も受けやすくなる。つまり、目的信号S1の周波数f1に近い周波数帯域に存在するノイズ除去は前段のフィルタ回路1には依存できない。
そこで、第2実施例のロックインアンプでは、X相処理部4の加算回路43及びY相処理部5の加算回路53の後段に、加算によって得られたX相DC成分であるX相信号X3(請求項記載の第1X相信号)とY相DC成分であるY相信号Y3(請求項記載の第1Y相信号)を、再びAC成分に変換して近隣ノイズを除去してからX相信号X8(請求項記載の第2X相信号)とY相信号Y8(請求項記載の第2Y相信号)として出力するX相中間周波数フィルタ回路44とY相中間周波数フィルタ回路54を挿入している。X相中間周波数フィルタ回路44では、ノイズ成分を含むX相信号X3をX相中間周波数であるAC成分に変換してから狭帯域フィルタ回路によってノイズ成分を除去したX相信号X8を出力する。Y相中間周波数フィルタ回路54では、ノイズ成分を含むY相信号Y3をAC成分に変換してから狭帯域フィルタ回路によってノイズ成分を除去したY相信号Y8を出力する。
変換するAC成分の周波数、つまり中間周波数は、X相中間周波数フィルタ44、Y相中間周波数フィルタ54内で使用するローパスフィルタの時定数が十分小さくなる周波数、即ち、十分高い周波数とする。時定数が十分小さければ、ローパスフィルタのステップレスポンス応答が速く、応答遅れが小さい。必要となる高速応答性を鑑みて中間周波数であるAC成分の周波数を決定する。
また、周波数f1の目的信号S1の振幅成分と位相成分は、X相DC成分であるX相信号X3とY相DC成分であるY相信号Y3になっているので、ローカル信号との乗算によりAC成分に変換されても、AC成分の振幅に変換されるだけである。中間周波数であるAC成分の位相はいくら変動しても問題ない。AC成分の振幅は保全されなければならないが、位相は保全される必要が無い。従って、中間周波数フィルタ回路44、54内で使用するローパスフィルタとハイパスフィルタのカットオフ周波数を中間周波数に近づける事が出来、さらに高次のフィルタが利用でき、近隣ノイズを十分除去できる。
図3にX相中間周波数フィルタ回路44とY相中間周波数フィルタ回路54の部分の詳細を示す。X相中間周波数フィルタ回路44において、441はエイリアシングノイズを除去するアンチエイリアシングローパスフィルタ回路である。図4(a)に示すように、目的信号S1の周波数がf1よりも周波数βだけ低い周波数fnのノイズ成分N1が重畳したとする。目的信号S1は、図1のX相処理回路4によって、図4(b)に示すDC成分s1に変換される。一方、周波数fn(=f1−β)のノイズ成分N1は、X相処理回路4によって、図4(b)に示す周波数βのノイズ成分N2となる。周波数fnのノイズ成分N1は、乗算によって周波数β(=f1−(f1−β))のノイズ成分N2に変換される。従って、X相信号X3は、DC成分s1と周波数βのノイズ成分N2を含有する。
X相信号X3には「2f1−β」の周波数成分も含まれるが、これはフィルタ回路441によって除去される。このとき、フィルタ回路441のカットオフ周波数は2f1よりも十分低目に設定するが、低すぎてステップレスポンスが遅くなり過ぎないようにする。これは必要となる高速応答性を鑑みて決定する。また、このフィルタ回路441では、次段の乗算回路442での乗算によってエイリアシングが生まれないように、後記する中間周波数f2以上の周波数を十分減衰させる。
フィルタ回路441によって高周波成分が十分に低減した信号X4は、周波数f2のローカル信号LOによって乗算回路442において乗算される。これによって、信号X4に含まれるDC成分s1は、図4(c)に示すように、中間周波数f2のAC成分s2に変換される。また、ノイズ成分N2は、中間周波数f2から低い方と高い方に周波数βだけずれた二つのノイズ成分N3,N4に変換される。乗算回路442から出力する信号X5は、周波数f2のAC成分s2と、その周波数f2を中心とする両側に位置するノイズ成分N3,N4を含む。このノイズ成分N3,N4は、次段のフィルタ回路443を構成するローパスフィルタ回路とハイパスフィルタ回路によって除去される。
X相処理回路4の加算回路43によって加算されたX相信号X3はDC成分となっているので、その信号X3と中間周波数f2のローカル信号とによって乗算されたAC成分である信号X5は、振幅のみが目的信号S1の振幅成分と位相成分の情報を保存しており、位相はどのように変動しても問題はない。位相変動が許容されるので、フィルタ回路443には、高次のローパスフィルタ回路と高次のハイパスフィルタ回路を使用することができ、カットオフ周波数を中間周波数f2に近づける事ができ、近隣ノイズ成分N3,N5を効果的に除去することができる。また、中間周波数f2を高くすることで、フィルタ回路443のローパスフィルタ回路のカットオフ周波数を高く出来、即ち、ステップレスポンスを速く出来、高速応答性を保つことが出来る。フィルタ回路443のローパスフィルタ回路やハイパスフィルタ回路としては、IIRフィルタ回路、FIRフィルタ回路、FFTを利用したFIRフィルタ回路、等を利用することができる。
フィルタ回路443から出力されるX相信号X6は、中間周波数f2のAC成分s2を有する。X相信号X6は、検波回路444によって再度DC成分に変換されるので、図4(d)に示すようなDC成分s1のみを有するX相信号X7となる。検波回路444としては、絶対値変換回路とその後にピーク値を検出するピーク検出回路からなる構成、又は、RMS−DC変換回路とその後にスケーリング補正を行う回路からなる構成、等を利用することができる。検波後のX相信号X7は、ローパスフィルタ回路445によって、中間周波数f2の残渣リプル成分が除去される。そして、中間周波数f2のリプル成分を持たない純粋なDC成分s1を有するX相信号X8が出力される。このローパスフィルタ回路445は、中間周波数f2の残渣リプル成分を除去するためであるから、そのカットオフ周波数は十分高くて良く、時定数を小さく抑え、高速応答性を保つ事が出来る。
Y相中間周波数フィルタ回路54は、アンチエイリアシングローパスフィルタ回路541、中間周波数f2のローカル信号LOと乗算を行う乗算回路542、フィルタ回路543、検波回路544、ローパスフィルタ回路545で構成されるが、これらはX相中間周波数フィルタ回路44のローパスフィルタ回路441、乗算回路442、フィルタ回路443、検波回路444、ローパスフィルタ回路445と同様に動作する。Y4〜Y8は前述のX相信号X4〜X8と同様のY相信号である。
以上のように、第2実施例のロックインアンプでは、第1実施例のロックインアンプにX相中間周波数フィルタ回路44とY相中間周波数フィルタ回路54を組み込むことによって、目的信号S1の周波数f1の周辺の周波数のノイズを大きく低減することができる。目的信号S1の振幅成分と位相成分の情報を損ねる事は無い。また、中間周波数f2を十分高い周波数に設定する事により、利用するローパスフィルタの時定数を低く抑える事が出来るので、高速応答性を損ねる事も無い。
1:フィルタ回路
2:第1移相回路
3:第2移相回路
4:X相処理回路、41,42:乗算回路、43:加算回路、44:中間周波数フィルタ回路
5:Y相処理回路、51,52:乗算回路、53:加算回路、54:中間周波数フィルタ回路
6:振幅成分演算回路
7:位相成分演算回路

Claims (3)

  1. 所定の周波数の目的信号を含む受信信号を入力し前記目的信号を位相0度の第1目的信号と位相90度の第2目的信号に分離して出力する第1移相回路と、
    前記目的信号と同じ周波数の参照信号を入力し前記参照信号を位相0度の第1参照信号と位相90度の第2参照信号と位相180度の第3参照信号に分離して出力する第2移相回路と、
    前記第1目的信号と前記第1参照信号を乗算した信号及び前記第2目的信号と前記第2参照信号を乗算した信号を加算して第1X相DC成分を得て、第1X相信号として出力するX相処理回路と、
    前記第1目的信号と前記第2参照信号を乗算した信号及び前記第2目的信号と前記第3参照信号を乗算した信号を加算して第1Y相DC成分を得て、第1Y相信号として出力するY相処理回路と、
    前記第1X相信号と前記第1Y相信号を入力し前記目的信号の振幅成分を演算する振幅成分演算回路と、
    前記第1X相信号と前記第1Y相信号を入力し前記目的信号の位相成分を演算する位相成分演算回路と、
    を備えることを特徴とするロックインアンプ。
  2. 請求項1に記載のロックインアンプにおいて、
    前記X相処理回路は、前記第1X相信号を入力して、ローカル信号との乗算によってX相中間周波数に変換し、X相ハイパスフィルタ及びX相ローパスフィルタによって濾過し、検波によって第2X相DC成分へ再変換して、第2X相信号として出力するX相中間周波数フィルタ回路を備え、
    前記Y相処理回路は、前記第1Y相信号を入力して、前記ローカル信号との乗算によってY相中間周波数に変換し、Y相ハイパスフィルタ及びY相ローパスフィルタによって濾過し、検波によって第2Y相DC成分へ再変換して、第2Y相信号として出力するY相中間周波数フィルタ回路を備え、
    前記振幅成分演算回路は、前記第2X相信号と前記第2Y相信号を入力し前記目的信号の振幅成分を演算し、
    前記位相成分演算回路は、前記第2X相信号と前記第2Y相信号を入力し前記目的信号の位相成分を演算する、
    ことを特徴とするロックインアンプ。
  3. 請求項1に記載のロックインアンプにおいて、
    前記X相処理回路は、前記第1X相信号を入力して、X相アンチエイリアシングフィルタにより高周波成分のノイズを除去し、ローカル信号との乗算によってX相中間周波数に変換し、X相ハイパスフィルタ及びX相第1ローパスフィルタによって濾過し、検波によって第2X相DC成分へ再変換し、X相第2ローパスフィルタによって前記X相中間周波数の成分のリップルを除去してから第2X相信号として出力するX相中間周波数フィルタ回路を備え、
    前記Y相処理回路は、前記第1Y相信号を入力して、Y相アンチエイリアシングフィルタにより高周波成分のノイズを除去し、前記ローカル信号との乗算によってY相中間周波数に変換し、Y相ハイパスフィルタ及びY相第1ローパスフィルタによって濾過し、検波によってDC成分へ再変換し、Y相第2ローパスフィルタによって前記Y相中間周波数の成分のリップルを除去してから第2Y相信号として出力するY相中間周波数フィルタ回路を備え、
    前記振幅成分演算回路は、前記第2X相信号と前記第2Y相信号を入力し前記目的信号の振幅成分を演算し、
    前記位相成分演算回路は、前記第2X相信号と前記第2Y相信号を入力し前記目的信号の位相成分を演算する、
    ことを特徴とするロックインアンプ。
JP2018106609A 2018-06-04 2018-06-04 高速ロックインアンプ Pending JP2019211300A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018106609A JP2019211300A (ja) 2018-06-04 2018-06-04 高速ロックインアンプ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018106609A JP2019211300A (ja) 2018-06-04 2018-06-04 高速ロックインアンプ

Publications (1)

Publication Number Publication Date
JP2019211300A true JP2019211300A (ja) 2019-12-12

Family

ID=68844986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018106609A Pending JP2019211300A (ja) 2018-06-04 2018-06-04 高速ロックインアンプ

Country Status (1)

Country Link
JP (1) JP2019211300A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114221652A (zh) * 2021-12-17 2022-03-22 电子科技大学 一种减小锁相放大器输出信号波动率的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5412351A (en) * 1993-10-07 1995-05-02 Nystrom; Christian Quadrature local oscillator network
JP2002501316A (ja) * 1998-01-07 2002-01-15 クゥアルコム・インコーポレイテッド 直交変調器および直交復調器
US20030072389A1 (en) * 2001-08-13 2003-04-17 Li Frank Xiaohui Precision inphase / Quadrature up-down converter structures and methods
US20060057996A1 (en) * 2001-06-01 2006-03-16 Branislav Petrovic High frequency low noise phase-frequency detector and phase noise reduction method and apparatus
JP2016208340A (ja) * 2015-04-24 2016-12-08 株式会社エヌエフ回路設計ブロック ロックインアンプ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5412351A (en) * 1993-10-07 1995-05-02 Nystrom; Christian Quadrature local oscillator network
JP2002501316A (ja) * 1998-01-07 2002-01-15 クゥアルコム・インコーポレイテッド 直交変調器および直交復調器
US20060057996A1 (en) * 2001-06-01 2006-03-16 Branislav Petrovic High frequency low noise phase-frequency detector and phase noise reduction method and apparatus
US20030072389A1 (en) * 2001-08-13 2003-04-17 Li Frank Xiaohui Precision inphase / Quadrature up-down converter structures and methods
JP2016208340A (ja) * 2015-04-24 2016-12-08 株式会社エヌエフ回路設計ブロック ロックインアンプ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114221652A (zh) * 2021-12-17 2022-03-22 电子科技大学 一种减小锁相放大器输出信号波动率的方法
CN114221652B (zh) * 2021-12-17 2023-04-18 电子科技大学 一种减小锁相放大器输出信号波动率的方法

Similar Documents

Publication Publication Date Title
JP5908472B2 (ja) 信号を解析し、瞬時周波数および短時間フーリエ変換を提供するための方法、ならびに信号を解析するためのデバイス
JP5021390B2 (ja) 信号抽出装置及びそれを含む無効電力補償装置
JP2019211300A (ja) 高速ロックインアンプ
JP6776854B2 (ja) 電子機器、物理量検出装置、プログラム及びサンプリングレート変換方法
JP2009038885A5 (ja)
WO2006077795A1 (ja) サンプリング周波数変換装置
JP6425298B1 (ja) 位相分析回路
JP2001223589A (ja) ディジタル信号処理方法及び装置
JP4488496B2 (ja) 信号処理方法および信号処理装置
JP2013205093A (ja) ディジタル位相検波器
EP1533898A1 (en) Digital filter designing method, digital filter designing program, digital filter
Owen et al. 384 TMAC/s FIR filtering on an Artix-7 FPGA using Prism signal processing
JP5830941B2 (ja) 位相同期検出回路
JP2012005060A (ja) 雑音除去装置
JP2016208340A (ja) ロックインアンプ
JP5629613B2 (ja) 自励式無効電力補償装置の制御装置
JP2004248477A (ja) ディジタル保護リレー
KR101918559B1 (ko) 최대 순시 전력과 최소 순시 전력을 이용한 전력 측정 방법 및 장치
JP2015122701A (ja) 同期検波回路および抵抗測定装置
JP2005214932A (ja) 信号処理装置、この信号処理装置を用いた電圧測定装置及び電流測定装置
JP2017020814A (ja) ヘテロダイン干渉計測装置、及び物品の製造方法
JPS63252017A (ja) Da変換器
WO2017086839A1 (ru) Способ синтеза цифрового фильтра
JP5245038B2 (ja) ノート検出装置
JP2914979B2 (ja) 周波数変換装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20200310

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20200330

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220802