JP2011166791A - データドライバーのデジタルアナログ変換装置及びその変換方法 - Google Patents
データドライバーのデジタルアナログ変換装置及びその変換方法 Download PDFInfo
- Publication number
- JP2011166791A JP2011166791A JP2011028848A JP2011028848A JP2011166791A JP 2011166791 A JP2011166791 A JP 2011166791A JP 2011028848 A JP2011028848 A JP 2011028848A JP 2011028848 A JP2011028848 A JP 2011028848A JP 2011166791 A JP2011166791 A JP 2011166791A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- current
- analog converter
- output
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
- H03M1/687—Segmented, i.e. the more significant bit converter being of the unary decoded type and the less significant bit converter being of the binary weighted type
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
- H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
- H03M1/0682—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
- H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Analogue/Digital Conversion (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】本発明は、液晶表示装置用データドライバーのデジタルアナログ変換装置及びその変換方法に関するものであり、より詳細には、電流伝送路制御とトランスコンダクタンスの割合調整を通じて下位ビットに該当する情報をアナログ信号に変換するデータドライバーのデジタルアナログ変換装置及びその変換方法に関するものである。
【解決手段】本発明によるデータドライバーのデジタルアナログ変換器によれば、デルタ電流生成部と出力バッファー増幅部との間のトランスコンダクタンスの割合を調整して、電流伝送路を制御することを通じて下位ビットに該当する映像データをアナログ信号に変換させることで、データドライバーの面積を画期的に減少させることができるだけでなく、共通モード帰還回路を使わなくてデルタ電流生成部を具現することができて追加的な面積増加がないという長所がある。
【選択図】図5A
【解決手段】本発明によるデータドライバーのデジタルアナログ変換器によれば、デルタ電流生成部と出力バッファー増幅部との間のトランスコンダクタンスの割合を調整して、電流伝送路を制御することを通じて下位ビットに該当する映像データをアナログ信号に変換させることで、データドライバーの面積を画期的に減少させることができるだけでなく、共通モード帰還回路を使わなくてデルタ電流生成部を具現することができて追加的な面積増加がないという長所がある。
【選択図】図5A
Description
本発明は、表示装置用データドライバーのデジタルアナログ変換装置及びその変換方法に関するものであり、より詳細には、電流伝送路制御とトランスコンダクタンスの割合調整を通じて下位ビットに該当する情報をアナログ信号に変換させてくれるデータドライバーのデジタルアナログ変換装置及びその変換方法に関するものである。
液晶表示装置(Liquid Crystal Display、LCD)は、印加電圧によって液晶分子の配列状態が変わる特徴を利用して、液晶で光を通過させることによって映像データがディスプレイされる平板表示装置の一つである。
図1は、一般的な液晶表示装置の構成を示すブロック図である。
図1を参照すれば、液晶表示装置はタイミング制御部10、データドライバー20、ゲートドライバー40及びパネル30を具備する。
タイミング制御部10は、ゲートドライバー40及びソースドライバー20を制御するタイミング信号(クロック信号、水平同期信号、垂直同期信号、データイネーブル信号など)と、RGBのデータ信号をデータドライバー20及びゲートドライバー40に伝達する。
データドライバー20は、タイミング制御部10から出力されたRGBのデータ及びデータドライバー制御信号の入力を受けて水平同期信号に応答して、ライン単位でデータをパネル30に出力する。
ゲートドライバー40はタイミング制御部10から出力されたゲートドライバー制御信号の入力を受けて複数のゲートラインを駆動する。ゲートドライバー40はデータドライバー20から出力されたデータをパネル30に順次に出力するために前記ゲートラインを制御する。
図2は、図1の液晶表示装置のデータドライバーの一実施例を示す図面である。
図2を参照すればデータドライバー21は、タイミング制御信号を伝達する制御部300、シフトレジスター部310、データレジスター部320、ラッチ部330、レベルシフト(図示せず)、デジタル-アナログ変換器340及び出力バッファー350を含む。
制御部300は外部からクロック信号(CLK)及びタイミング制御信号(LOAD、POLなど)の入力を受けてシフトレジスター部310にクロック信号(CLK)を供給して、ラッチ部330、出力バッファー350などにタイミング制御信号(LOAD、POLなど)を伝達する。
データレジスター部320は入力されたクロック信号に基づいて基礎でRGBのデータ信号をラッチ部330に出力する。一方、シフトレジスター部310は、入力されたクロック信号に対して順次にシフト演算を遂行してシフトされたクロック信号をラッチ部330に出力する。
ラッチ部320はシフトされたクロック信号に基づいてRGBのデータ信号をラッチして保存する。
レベルシフト部(図示せず)はラッチ部330に保存されているデジタル電圧をアナログ電圧範囲に育ててデジタル-アナログ変換器340に入力させる。デジタル-アナログ変換器340はレベルシフト部から保存された映像の一ラインに対応するデジタルデータの入力を受けて各チャンネル別に独立的なガンマ基準電圧を利用して、前記デジタルデータをアナログデータに変換して出力バッファー350に出力する。
出力バッファー350はデジタル-アナログ変換器340から変換されたアナログデータをデータドライバー制御信号に応答してパネル30に出力する。
図3は、図2のデータドライバーに使用されるデジタルアナログ変換器を示す図面である。
図3を参照すれば、従来のデジタルアナログ変換器340は、抵抗列と複数のスイッチを含む。抵抗列は階調電圧を供給してスイッチは入力されるデータによって階調電圧を選択して出力バッファー350に出力する。しかし、抵抗列を使用する従来のデジタルアナログ変換器は、データのデジタルビット数を増加させるとスイッチの数が幾何級数的に増加して全体回路の面積が増加する問題があった。
すなわち、データがNビット増加する度に面積は2N倍増加するようになるので、高階調を有するデータドライバー応用分野に適用するためにはデジタルアナログ変換器の面積を減少させる必要性がより大きくなっている。したがって、従来からこのようなデジタルアナログ変換器の面積を減少させるために補間(Interpolation)方式が開発されて来た。
図4は、従来の補間方式によるデジタルアナログ変換装置の構成図である。
図4を参照すれば従来の補間方式によるデジタルアナログ変換装置は、アナログ階調電圧生成部410、第1デコーダー420、第2デコーダー430及び補間電圧生成部440を具備する。
アナログ階調電圧生成部410は、VgammaHとVgammaLとの間に直列で連結された複数の抵抗列で構成されて、各抵抗の分配を通じて2K(=J)レベルのアナログ階調電圧を生成する。
第1デコーダー420はN(8、10ビットなど)ビットの全体映像データのうちで上位Kビットの映像データに応答して2K(=J)レベルのアナログ階調電圧のうちで第1レベル電圧(Vh)と第2レベル電圧(Vl)を生成する。
第2デコーダー430は前記Nビットの全体映像データのうちで残り下位Lビットの映像データに応答して、前記第1レベル電圧(Vh)と第2レベル電圧(Vl)を分配して、M個の分配された出力を生成する。
前記補間電圧生成部440は、前記M個の分配された出力に対応する補間電圧を生成してパネルのデータラインを駆動する。
このような補間方式ではデジタル映像データの全体Nビットのうち上位Kビットの場合に既存の抵抗列を利用したデジタルアナログ変換器構造を使用して代表階調電圧が選択されて、残り下位Lビットの場合補間(Interpolation)方式を使用して、前記選択された階調電圧を分配し、分配された出力電圧を生成する。
しかし、このような従来の補間方式のデジタル-アナログ変換器の場合、補間される下位Lビット数が増加するほど出力電圧の線形性が悪くなって、抵抗列を通じて電圧を出力することができる上位Kビット数を8ビット以下で減らすことが困って、入力側に追加的なトランジスターを具備しなければならない問題があった。
本発明が解決しようとする技術的課題は、デルタ電流生成部と出力バッファー増幅器との間のトランスコンダクタンスの割合を調整して、電流伝送路を制御することを通じて下位ビットに該当する入力情報をアナログ信号に変換させることで、データドライバーの面積を減少させることができるデータドライバーのデジタルアナログ変換器及びその変換方法を提供することにある。
前記技術的課題を達成するための本発明によるデータドライバーのデジタルアナログ変換装置は、N(Nは2以上の自然数)ビットの入力映像データのうちで上位K(Kは、Nより小さな自然数)ビットの入力映像データに応答して、第1レベル電圧(VH)と第2レベル電圧(VL)を出力するデコーダー、前記第1レベル電圧(VH)と第2レベル電圧(VL)の入力を受けて、二つの電流を発生させるデルタ電流生成部、前記デルタ電流生成部で発生された二つの電流を送る二つの伝送線、前記デルタ電流生成部で発生された二つの電流のうちで一つの電流を残り下位L(L=N−K)ビットのうちで最下位2ビットの入力映像データに応答して分配する電流デジタルアナログ変換部(cDAC)、前記デルタ電流生成部で発生された二つの電流のうちで他の一つの電流と前記電流デジタルアナログ変換部(cDAC)を経て出た電流(ICDAC)の印加を受けて出力電圧を生成する出力バッファー増幅部及び入力情報によって前記伝送線の電流を制御するスイッチ部を具備することを特徴とする。
一方、前記他の技術的課題を達成するための本発明によるデータドライバーのデジタルアナログ変換方法は、N(Nは、2以上の自然数)ビットの入力映像データのうちで上位K(Kは、Nより小さな自然数)ビットの入力映像データに応答して第1レベル電圧(VH)と第2レベル電圧(VL)を出力する段階、前記第1レベル電圧(VH)と第2レベル電圧(VL)の入力を受けてネガティブ出力電流及びポジティブ出力電流を生成する段階、第1伝送線を通じて前記ネガティブ出力電流及びポジティブ出力電流のうちで何れか一つの電流を送る段階、第2伝送線を通じて他の一つの電流を送るが、電流デジタルアナログ変換器を通じて残り下位L(L=N−K)ビットのうちで最下位2ビットの入力映像データによって分配して送る段階、前記第1レベル電圧(VH)または、前記第2レベル電圧(VL)の入力を受けて、前記第1伝送線及び前記第2伝送線を通じて伝送された電流によって補間された電圧を加えて出力電圧を生成する段階、を具備することを特徴とする。
本発明によるデータドライバーのデジタルアナログ変換装置によれば、デルタ電流生成部と出力バッファー増幅部との間のトランスコンダクタンスの割合を調整して、電流伝送路を制御することを通じて下位ビットに該当する映像データをアナログ信号に変換させることで、データドライバーの面積を画期的に減少させることができるだけでなく、共通モード帰還回路を使わなくてデルタ電流生成部を具現することができて、追加的な面積増加がないという長所がある。
本発明は、全体Nビットのうちで上位Kビット抵抗列を利用したデコーダーを使用して階調電圧を出力し、残りの下位Lビットはデルタ電流生成部と電流を利用したデジタルアナログ変換部を使用して階調電圧を補間して補間電圧を出力することで全体ビットの階調を表示するものである。
全体ビットを10ビットに仮定する時、抵抗列で上位6ビットを担当し、残り下位4ビット(D3〜D0)を補間(インターポーレーション)して、総10ビット階調を満足させる。この時、補間(インターポーレーション)される下位ビット数が増加するほど出力電圧の線形性が悪くなる問題点を解決するために本発明では電流デジタル-アナログ変換器を取り入れた。すなわち、デルタ電流生成部で発生した電流を線形性が保障される電流デジタル-アナログ変換器を通じて一定に分けて出力バッファー増幅器で印加する方式である。
この時、下位4ビットを4ビット電流デジタル-アナログ変換器を通じて補間(インターポーレーション)すれば線形性を保障することができるが、4ビット電流デジタル-アナログ変換器の面積がデータドライバーで占める比重が小さくない問題がある。
本発明ではこのような点をさらに補うために2ビット(D1、D0)電流デジタル-アナログ変換器を使った。4ビット電流デジタル-アナログ変換器で2ビット電流デジタル-アナログ変換器に変えながら残るようになる残り下位2ビットデルタ電流生成部で発生した二つの電流を出力バッファー増幅器で印加させる電流伝送路を制御することで満たしてくれた。2ビット電流デジタル-アナログ変換器の面積は、4ビット電流デジタル-アナログ変換器のおおよそ30〜40%として、面積の面で大きい利点を有する。
以下では、本発明の具体的な実施例を、図面を参照して詳しく説明する。
図5Aないし図5Bは、本発明によるデータドライバーのデジタルアナログ変換装置の構造を示す図面である。
図5Aは、本発明によるデータドライバーのデジタルアナログ変換装置において、反転端子に第2レベル電圧(VL)が印加される場合を示す図面であり、図5Bは、反転端子に第1レベル電圧(VH)が印加される場合を示す図面である。
図5Aないし図5Bを参照すれば、本発明によるデータドライバーのデジタルアナログ変換装置は、デコーダー510、デルタ電流生成部520、二つの伝送線531、532、電流デジタルアナログ変換部540、出力バッファー増幅部550、スイッチ部560及び二つの掛け算器571、572を具備する。
前記デコーダー510は、N(Nは、2以上の自然数)ビットの入力映像データのうちで上位K(Kは、Nより小さな自然数)ビットの入力映像データに応答して第1レベル電圧(VH)と第2レベル電圧(VL)を出力する。前記デコーダー510は6ビットの抵抗列デジタルアナログ変換器であることがある。
前記デルタ電流生成部520は、前記第1レベル電圧(VH)と第2レベル電圧(VL)の入力を受けて二つの電流(Io−、Io+)を発生させて、所定のトランスコンダクタンス(gm)を有する差動出力の第1増幅器でなされる。
前記第1増幅器は、第1入力端子に前記第1レベル電圧(VH)が印加されて、第2入力端子に前記第2レベル電圧(VL)が印加される。また、前記第1増幅器は第1出力端子でネガティブ出力電流(Io−)を生成して、第2出力端子でポジティブ出力電流(Io+)を生成する。
すなわち、前記デルタ電流生成部520の構造は、シングルエンデッド(Single Ended)出力ではない差動出力増幅器の形態を有する。差動出力増幅器の構造は、共通モードフィードバック(Common Mode FeedBack、CMFB)が出力端に存在しなければならない。しかし、本発明ではデルタ電流生成部520の二つの出力端子を2ビット電流デジタル-アナログ変換部540と出力バッファー増幅部550のローインピーダンスノード(Low Impedance Node)である加算器552に連結させることで、共通モードフィードバック構造をとり除いた。
前記二つの伝送線531、532は、前記ネガティブ出力電流(Io−)及びポジティブ出力電流(Io+)を前記出力バッファー増幅部550に送る。
第1伝送線531は前記ネガティブ出力電流(Io−)を前記出力バッファー増幅部550に印加してくれて、第2伝送線532は前記ポジティブ出力電流(Io+)を、前記電流デジタルアナログ変換部540を経て前記出力バッファー増幅部550に印加する。前記第1伝送線531は荒い補間(coarse interpolation)を遂行して、前記第2伝送線532は微細補間(fine interpolation)を遂行する。これに対しては図7で詳しく説明する。
前記電流デジタルアナログ変換部540は、前記ポジティブ出力電流(Io+)を映像データの残り下位L(L=N−K)ビットのうちで最下の2ビットの入力に応答して分配する。したがって、前記電流デジタルアナログ変換部540は、2ビットの電流デジタルアナログ変換器を使用することが望ましい。
出力バッファー増幅部550は前記デルタ電流生成部520で発生された二つの電流のうちでネガティブ出力電流(Io−)と前記電流デジタルアナログ変換部540を経て出た電流(ICDAC)の印加を受けて出力電圧を生成する。
前記出力バッファー増幅部550は、第2増幅器551、加算器552及び内部増幅器553を具備する。
前記第2増幅器551は反転端子に前記第2レベル電圧(VL)または前記第1レベル電圧(VH)が印加されて、所定のトランスコンダクタンス(2gm)を有する。第2増幅器552のトランスコンダクタンス(2gm)はデルタ電流生成部520である第1増幅器のトランスコンダクタンス(gm)との関係によって決まって、前記第1増幅器のトランスコンダクタンス(gm)の2倍に該当するトランスコンダクタンス(2gm)を有することが望ましい。
前記加算器552では前記第2増幅器551の出力と前記第1伝送線531、または前記第2伝送線532から印加されるか、または抜け出た電流によって補間された電圧が加わるか、または引かれる。
すなわち、前記加算器552に印加されるか、または前記加算器552から抜け出た電流に該当する電圧が前記第2増幅器551の出力電圧に加わるか、または引かれた後内部増幅器553を経て最終出力電圧(Vout)に出力される。
この時、出力端子では出力バッファー増幅部550に入力される電圧が第2レベル電圧(VL)である場合、加算器552に印加された電流に該当する電圧程度増加された電圧が最終出力電圧(Vout)に出力される。一方、出力バッファー増幅部550に入力される電圧が第1レベル電圧(VH)である場合には、加算器552から抜け出た電流に該当する電圧程度減少された電圧が最終出力電圧(Vout)に出力される。
前記スイッチ部560はターンオンまたはターンオフされてネガティブ出力電流(Io−)の伝送可否を制御する。また、第1掛け算器571及び第2掛け算器572は、入力情報によって前記伝送線の伝送経路を制御する。
抵抗列デジタル-アナログ変換器でなされたデコーダー510での上位6ビット、電流デジタル-アナログ変換部540での下位2ビットのみでは総階調10ビットを満足させることができない。この点を解決するために考案された構造がトランスコンダクタンスの割合が接木されているデルタ電流生成部520と出力バッファー増幅部550及び伝送線531、532の電流伝送経路を制御する構造である。
デルタ電流生成部520で発生されるデルタ電流のうちでネガティブ出力を通じて出る電流(Io−)を出力バッファー増幅部550に印加することで出力バッファー増幅部550の出力直流電圧をシフトする。この方法は4ビットに該当する電圧のうちで荒い(coarse)電圧を確保してくれることとして、ネガティブ出力電流(Io−)を通じて荒い補間(コースインターポーレーション)を遂行するようになる。これを通じて電流デジタル-アナログ変換部540を4ビットから2ビットに減らしながら残る2ビットのうちで1ビットに該当する階調を満たしてくれる。
デルタ電流生成部520と出力バッファー増幅部550の第2増幅器551のバイアス条件を、意図的に差を置いてトランスコンダクタンスの割合を1:2に作った状況で電流デジタル-アナログ変換部540の入力端に入って行って電流デジタル-アナログ変換部540の出力端に出た電流(Io+)とデルタ電流生成部520のまた他の出力電流(Io−)の伝送経路を第1掛け算器571及び第2掛け算器572を通じて変える。すなわち、第1掛け算器571及び第2掛け算器572に印加される下位ビットの信号がロジッグハイ(+1)である場合には、ネガティブ出力電流(Io−)及びポジティブ出力電流(Io+)が加算器552に印加されて、下位ビットの信号がロジッグロー(−1)である場合には、ネガティブ出力電流(Io−)及びポジティブ出力電流(Io+)が加算器552から抜け出るようになる。
これを通じて出力バッファー増幅部550の出力電圧が出力バッファー増幅部550の入力電圧である第2レベル電圧(VL)からポジティブ(positive)方向に増加するか、また他の入力電圧である第1レベル電圧(VH)からネガティブ(negative)方向に減少するようにしてくれる。これを通じて一つ残った1ビット階調を満足させてくれるようになる。
本発明によるデータドライバーのデジタルアナログ変換装置は、抵抗列デジタル-アナログ変換器を既存の8ビットから6ビットに減らすことで抵抗列デジタル-アナログ変換器の面積を1/4倍に減らした。また、デルタ電流生成部520と出力バッファー増幅部550との間のトランスコンダクタンスの割合を調整して、2ビットの電流デジタル-アナログ変換器を使用して、電流伝送路を制御する技法を通じて電流デジタル-アナログ変換器の面積を画期的に減らした。
本発明によるデータドライバーのデジタルアナログ変換装置は、抵抗列デジタル-アナログ変換器を既存の8ビットから6ビットに減らすことで抵抗列デジタル-アナログ変換器の面積を1/4倍に減らした。また、デルタ電流生成部520と出力バッファー増幅部550との間のトランスコンダクタンスの割合を調整して、2ビットの電流デジタル-アナログ変換器を使用して、電流伝送路を制御する技法を通じて電流デジタル-アナログ変換器の面積を画期的に減らした。
また、電流デジタル-アナログ変換器を4ビットから2ビットに減少させることによって残る2ビットは、前記言及したデルタ電流伝送経路制御とトランスコンダクタンスの割合を調整する技法を通じて荒い補間(Coarse Interpolation)と微細補間(Fine Interpolation)ができるようにすることで総階調を満たしてくれた。
このような方法を通じてデータドライバーデジタル-アナログ変換装置の面積を大幅に減らしただけでなく、線形性を保障して良い性能を得ることができる。
図6は、4ビット電流デジタル-アナログ変換器の面積を示した図表であり、2ビットに減らした時に減る面積を示す。
図6は、電流デジタル-アナログ変換器のビット数に従って要求される正確度とそれによる面積に関するものである。電流デジタル-アナログ変換器ビット数が増加してもINL<0.5LSB条件を満たさなければならないためにビット数が増加することによって要求される正確度が増加するようになって、また、要求される正確度が増加することによって面積が増加するようになる。
4ビットの電流デジタル-アナログ変換器で2ビットの電流デジタル-アナログ変換器に減るようになれば面積が60〜70%減る。本発明では2ビット電流デジタル-アナログ変換器を組み合わせることで、データドライバーで大きいイシューになっている面積減少の面で大きい利点を有するようになる。
図7は、本発明によるデジタルアナログ変換装置で電流伝送経路を変えることで出力電圧が変わることに対する概念図である。
図7の(a)は、本発明の荒い補間(Coarse Interpolation)が生じないでポジティブな方向に微細補間(Fine Interpolation)が生じた時を示したものである。
6ビットデコーダー510から出た第2レベル電圧(VL)で2ビット(D1、D0)電流デジタル-アナログ変換部540で微細補間(Fine Interpolation)を遂行する。これを通じてVL+(VH−VL)/4までの電圧を出力電圧で作り出す。この時は、スイッチ部560がターンオフされて荒い補間(Coarse Interpolation)は生じない。
図7の(b)は、本発明の荒い補間(Coarse Interpolation)と微細補間(Fine Interpolation)がポジティブ(positive)な方向に生じた時を示したものである。
スイッチ部560がターンオンされて第2レベル電圧(VL)からVL+(VH−VL)/4で残り下位2ビット(D3、D2)に該当する電圧を荒い補間(Coarse Interpolation)を通じて出力直流電圧をシフトして乗せる。その後2ビット(D1、D0)電流デジタル-アナログ変換器で微細補間(Fine Interpolation)を遂行してVL+(VH−VL)/4でVL+(VH−VL)/2間の電圧を出力電圧で作り上げる。
図7の(c)は、本発明の荒い補間が生じないでネガティブ(negative)な方向に微細補間が生じた時を示したものである。
図7の(d)は、本発明の荒い補間(Coarse Interpolation)と微細補間(Fine Interpolation)がネガティブ(negative)な方向に生じた時を示したものである。
図7の(c)と図7の(d)は、ネガティブ(Negative)方向に第1レベル電圧(VH)で出力電圧を減少させて所望の電圧を作り出すことに対する図である。原理は図7の(a)及び図7の(b)と同じであり、差異点はネガティブ(Negative)方向に出力電圧を減少させるというものである。
図8は、本発明によるデータドライバーのデジタルアナログ変換方法の流れを示す図面である。
図8を参考すれば、本発明によるデータドライバーのデジタルアナログ変換方法は、第1レベル電圧(VH)と第2レベル電圧(VL)を出力する段階(S810)、ネガティブ出力電流及びポジティブ出力電流を生成する段階(S820)、第1伝送線を通じる伝送段階(S830)、第2伝送線を通じる伝送段階(S840)及び出力電圧を生成する段階(S850)を具備する。
前記第1レベル電圧(VH)と第2レベル電圧(VL)を出力する段階(S810)では、総N(Nは、2以上の自然数)ビットの入力映像データのうちで上位K(Kは、Nより小さな自然数)ビットの入力映像データに応答して、第1レベル電圧(VH)と第2レベル電圧(VL)を出力する。普通は10ビットの入力映像データのうちで上位6ビットの入力映像データを処理するために6ビット抵抗列のデジタルアナログ変換器を使用する。以後、前記第1レベル電圧(VH)と第2レベル電圧(VL)の入力を受けて、ネガティブ出力電流及びポジティブ出力電流を生成する(S820)。
前記第1伝送線を通じる伝送段階(S830)では、前記第1伝送線を通じて前記ネガティブ出力電流及びポジティブ出力電流のうちで何れか一つの電流を送って、前記第2伝送線を通じる伝送段階(S840)では第2伝送線を通じて他の一つの電流を送るが、電流デジタルアナログ変換器を通じて下位L(L=N−K)ビットのうちで最下位2ビットの入力映像データによって分配して送る。この時、第1伝送線では荒い補間(coarse interpolation)を遂行して、前記第2伝送線では微細補間(fine interpolation)を遂行する。
前記出力電圧を生成する段階(S850)では、前記第1レベル電圧(VH)または前記第2レベル電圧(VL)の入力を受けて、前記第1伝送線及び前記第2伝送線を通じて伝送された電流によって補間された電圧を加えて出力電圧を生成する。
すなわち、前記第1伝送線での荒い補間(coarse interpolation)及び前記第2伝送線での微細補間(fine interpolation)を通じて前記第1レベル電圧(VH)と前記第2レベル電圧(VL)との間で補間された電圧を求めて、これを前記第1レベル電圧(VH)または前記第2レベル電圧(VL)に加えて出力電圧を生成する。
この時、前記出力バッファー増幅部550で第1レベル電圧(VH)の入力を受ける場合には、前記第1伝送線及び前記第2伝送線を通じて伝送された電流によって補間された電圧を陰の方向に加えて出力電圧を生成して、前記出力バッファー増幅部550で第2レベル電圧(VL)の入力を受ける場合には、前記第1伝送線及び前記第2伝送線を通じて伝送された電流によって補間された電圧を陽の方向に加えて出力電圧を生成する。
一方、前記第2伝送線を通じる伝送段階(S840)以後、スイッチ制御を通じて前記第1伝送線と前記第2伝送線の伝送経路を変えることで、下位ビットの入力映像データをアナログ信号に効率的に変えることができる。
以上では、本発明に対する技術思想を添付図面とともに敍述したが、これは本発明の望ましい実施例を例示的に説明したものであって、本発明を限定するものではない。また、本発明が属する技術分野で通常の知識を有した者なら誰も本発明の技術的思想の範疇を離脱しない範囲内で多様な変形及び模倣が可能であることは明白な事実である。
510 デコーダー
520 デルタ電流生成部
531、532 二つの伝送線
540 電流デジタルアナログ変換部
550 出力バッファー増幅部
560 スイッチ部
571、572 二つの掛け算器
520 デルタ電流生成部
531、532 二つの伝送線
540 電流デジタルアナログ変換部
550 出力バッファー増幅部
560 スイッチ部
571、572 二つの掛け算器
Claims (14)
- N(Nは、2以上の自然数)ビットの入力映像データのうちの上位K(Kは、Nより小さな自然数)ビットの入力映像データに応答して第1レベル電圧(VH)と第2レベル電圧(VL)を出力するデコーダーと、
前記第1レベル電圧(VH)と第2レベル電圧(VL)の入力を受けて、二つの電流を発生させるデルタ電流生成部と、
前記デルタ電流生成部で発生された二つの電流を送る二つの伝送線と、
前記デルタ電流生成部で発生された二つの電流のうちの一つの電流を、残り下位L(L=N−K)ビットのうちの最下位2ビットの入力映像データに応答して分配する電流デジタルアナログ変換部と、
前記デルタ電流生成部で発生された二つの電流のうちの他の一つの電流と前記電流デジタルアナログ変換部を介して出た電流(ICDAC)の印加を受けて出力電圧を生成する出力バッファー増幅部と、
入力情報によって前記伝送線の電流を制御するスイッチ部と、
前記デルタ電流生成部で発生された二つの電流の伝送経路を制御する二つの掛け算器と、を具備することを特徴とするデータドライバーのデジタル-アナログ変換装置。 - 前記デルタ電流生成部は第1増幅器を具備して、
前記第1増幅器は、
第1入力端子に前記第1レベル電圧(VH)が印加されて、
第2入力端子に前記第2レベル電圧(VL)が印加されて、
第1出力端子でネガティブ出力電流(Io−)を生成して、
第2出力端子でポジティブ出力電流(Io+)を生成する差動出力増幅器であることを特徴とする請求項1に記載のデータドライバーのデジタル-アナログ変換装置。 - 前記伝送線は、
前記ネガティブ出力電流(Io−)を前記出力バッファー増幅部に印加する第1伝送線と、
前記ポジティブ出力電流(Io+)を、前記電流デジタルアナログ変換部(cDAC)を介して前記出力バッファー増幅部に印加する第2伝送線と、を具備することを特徴とする請求項2に記載のデータドライバーのデジタル-アナログ変換装置。 - 前記第1伝送線は荒い補間(coarse interpolation)を遂行して、
前記第2伝送線は微細補間(fine interpolation)を遂行することを特徴とする請求項3に記載のデータドライバーのデジタル-アナログ変換装置。 - 前記出力バッファー増幅部は、
反転端子に前記第2レベル電圧(VL)または前記第1レベル電圧(VH)が印加される第2増幅器と、
前記第2増幅器の出力と前記第1伝送線から印加された電流または前記第2伝送線から印加された電流によって補間された電圧が加わる加算器と、
前記加算器の出力を増幅させて前記出力電圧を生成する内部増幅器と、を含むことを特徴とする請求項3に記載のデータドライバーのデジタル-アナログ変換装置。 - 前記第2増幅器は
前記第1増幅器のトランスコンダクタンスの2倍に該当するトランスコンダクタンスを有することを特徴とする請求項5に記載のデータドライバーのデジタル-アナログ変換装置。 - 前記電流デジタルアナログ変換部は、
2ビット電流デジタルアナログ変換器を使用することを特徴とする請求項6に記載のデータドライバーのデジタル-アナログ変換装置。 - 前記デコーダーは、
6ビット抵抗列デジタルアナログ変換器を使用することを特徴とする請求項1に記載のデータドライバーのデジタル-アナログ変換装置。 - (a)N(Nは、2以上の自然数)ビットの入力映像データのうちの上位K(Kは、Nより小さな自然数)ビットの入力映像データに応答して、第1レベル電圧(VH)と第2レベル電圧(VL)を出力する段階と、
(b)前記第1レベル電圧(VH)と第2レベル電圧(VL)の入力を受けてネガティブ出力電流及びポジティブ出力電流を生成する段階と、
(c)第1伝送線を通じて前記ネガティブ出力電流及びポジティブ出力電流のうちの何れか一つの電流を送る段階と、
(d)第2伝送線を通じて他の一つの電流を送るが、電流デジタルアナログ変換器を通じて残り下位L(L=N−K)ビットの入力映像データによって分配して送る段階と、
(e)前記第1レベル電圧(VH)または前記第2レベル電圧(VL)の入力を受けて前記第1伝送線及び前記第2伝送線を通じて伝送された電流によって補間された電圧を加えて出力電圧を生成する段階と、を具備することを特徴とするデータドライバーのデジタル-アナログ変換方法。 - 前記(d)段階以後、
(d1)前記第1伝送線と前記第2伝送線の伝送経路を変える段階、
をさらに具備することを特徴とする請求項9に記載のデータドライバーのデジタル-アナログ変換方法。 - 前記(a)段階は、
6ビット抵抗列デジタルアナログ変換器を使用することを特徴とする請求項9または10に記載のデータドライバーのデジタル-アナログ変換方法。 - 前記(c)段階は、
前記第1伝送線で荒い補間(coarse interpolation)を遂行することを特徴とする請求項9または10に記載のデータドライバーのデジタル-アナログ変換方法。 - 前記(d)段階は、
前記第2伝送線で微細補間(fine interpolation)を遂行して、
2ビット電流デジタルアナログ変換器を使用することを特徴とする請求項9または10に記載のデータドライバーのデジタル-アナログ変換方法。 - 前記(e)段階は、
前記第1レベル電圧(VH)の入力を受ける場合には前記第1伝送線及び前記第2伝送線を通じて伝送された電流によって補間された電圧を陰の方向に加えて出力電圧を生成して、
前記第2レベル電圧(VL)の入力を受ける場合には前記第1伝送線及び前記第2伝送線を通じて伝送された電流によって補間された電圧を陽の方向に加えて出力電圧を生成することを特徴とする請求項9または10に記載のデータドライバーのデジタル-アナログ変換方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20100013549 | 2010-02-12 | ||
KR10-2010-0013549 | 2010-02-12 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011166791A true JP2011166791A (ja) | 2011-08-25 |
Family
ID=44369283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011028848A Withdrawn JP2011166791A (ja) | 2010-02-12 | 2011-02-14 | データドライバーのデジタルアナログ変換装置及びその変換方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8325075B2 (ja) |
JP (1) | JP2011166791A (ja) |
KR (1) | KR101239613B1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI482439B (zh) * | 2012-08-09 | 2015-04-21 | Ili Technology Corp | Interpolated digital to analog converter |
TWI513191B (zh) * | 2013-04-16 | 2015-12-11 | Sitronix Technology Corp | Buffer amplifier circuit with digital analog conversion function |
KR101865849B1 (ko) * | 2017-02-21 | 2018-07-13 | 주식회사 에이코닉 | 데이터 집적회로 및 이를 이용한 표시장치 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5877717A (en) * | 1997-12-15 | 1999-03-02 | Industrial Technology Research Institute | D/A converter with a Gamma correction circuit |
US6346899B1 (en) * | 1998-12-04 | 2002-02-12 | Asahi Kasei Kabushiki Kaisha | Analog current mode D/A converter using transconductors |
GB2362277A (en) * | 2000-05-09 | 2001-11-14 | Sharp Kk | Digital-to-analog converter and active matrix liquid crystal display |
KR101202981B1 (ko) * | 2005-06-16 | 2012-11-20 | 엘지디스플레이 주식회사 | 액정표시장치용 소스 드라이버 구동회로 |
KR100770723B1 (ko) * | 2006-03-16 | 2007-10-30 | 삼성전자주식회사 | 평판 표시 장치의 소스 드라이버의 디지털/아날로그변환장치 및 디지털/아날로그 변환방법. |
US7286071B1 (en) * | 2006-08-14 | 2007-10-23 | Ipo Displays Corp | System for displaying images |
KR20090093440A (ko) * | 2008-02-29 | 2009-09-02 | 삼성전자주식회사 | 디지털-아날로그 변환기, 소스 드라이버 및 액정디스플레이 장치 |
-
2011
- 2011-02-07 KR KR1020110010416A patent/KR101239613B1/ko active IP Right Grant
- 2011-02-10 US US13/024,848 patent/US8325075B2/en active Active
- 2011-02-14 JP JP2011028848A patent/JP2011166791A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US20110199248A1 (en) | 2011-08-18 |
KR20110093651A (ko) | 2011-08-18 |
KR101239613B1 (ko) | 2013-03-11 |
US8325075B2 (en) | 2012-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101640448B1 (ko) | 디지털-아날로그 변환 회로 및 이를 포함하는 컬럼 드라이버 | |
JP5334353B2 (ja) | 液晶表示装置のソースドライバ | |
JP5076001B2 (ja) | 二段式デジタル/アナログ変換器 | |
JP3594125B2 (ja) | Da変換器およびそれを用いた液晶駆動装置 | |
JP5179557B2 (ja) | 液晶ディスプレイパネル駆動回路 | |
JP2006174180A (ja) | 差動増幅器及びそれを用いた表示装置のデータドライバ並びに差動増幅器の制御方法 | |
JP2008118375A (ja) | デジタルアナログ変換回路とデータドライバ及びそれを用いた表示装置 | |
WO2011145152A1 (ja) | デジタル-アナログ変換器及びデジタル-アナログ変換装置 | |
US9153188B2 (en) | Driving apparatus of display with pre-charge mechanism | |
JP2008067145A (ja) | デコーダ回路並びにそれを用いた表示装置用駆動回路及び表示装置 | |
JP2011166791A (ja) | データドライバーのデジタルアナログ変換装置及びその変換方法 | |
US11443672B2 (en) | Data driver, display apparatus including the same and method of driving display panel using the same | |
Woo et al. | High-speed 10-bit LCD column driver with a split DAC and a class-AB output buffer | |
TWI436320B (zh) | 源極驅動器 | |
TWI430563B (zh) | 信號產生裝置及方法 | |
JP4819921B2 (ja) | 差動増幅器及びそれを用いた表示装置のデータドライバ並びに差動増幅器の制御方法 | |
CN109672443B (zh) | 数模转换器以及显示装置 | |
WO2020010648A1 (zh) | 显示面板的驱动系统及应用其的显示装置 | |
JP2006050572A (ja) | D/a変換器 | |
JP2007226173A (ja) | ディジタルデータドライバ及びこれを用いた表示デバイス | |
JPH0420991A (ja) | 液晶画像信号制御回路および制御方法 | |
Ryu et al. | 12‐2: Distinguished Paper: A 13‐bit Universal Column Driver for Various Displays of OLED and LCD | |
JP2007110737A (ja) | Da変換器、及び液晶表示装置の駆動回路の設計方法 | |
JP2008054116A (ja) | D/a変換器及びd/a変換システム | |
JP2008066998A (ja) | 高速ディジタルアナログコンバータおよび差動型高速出力アナログコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140513 |