TWI482439B - Interpolated digital to analog converter - Google Patents

Interpolated digital to analog converter Download PDF

Info

Publication number
TWI482439B
TWI482439B TW101128774A TW101128774A TWI482439B TW I482439 B TWI482439 B TW I482439B TW 101128774 A TW101128774 A TW 101128774A TW 101128774 A TW101128774 A TW 101128774A TW I482439 B TWI482439 B TW I482439B
Authority
TW
Taiwan
Prior art keywords
voltage
bit
routing
switch
output
Prior art date
Application number
TW101128774A
Other languages
English (en)
Other versions
TW201407966A (zh
Original Assignee
Ili Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ili Technology Corp filed Critical Ili Technology Corp
Priority to TW101128774A priority Critical patent/TWI482439B/zh
Priority to US13/764,824 priority patent/US8749418B2/en
Publication of TW201407966A publication Critical patent/TW201407966A/zh
Application granted granted Critical
Publication of TWI482439B publication Critical patent/TWI482439B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/682—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Description

內插式數位至類比轉換器
本發明是有關於一種數位至類比轉換器，特別是指一種內插式數位至類比轉換器。
參閱圖1，一種習知的六位元數位至類比轉換器1用於將一個數位信號D[5：0]轉換成一個類比信號Vout。數位信號D[5：0]具有一個第一位元至一個第六位元D[0]~D[5]。習知的六位元數位至類比轉換器包括一百二十六個開關11及一個緩衝級12，並接收第一位元至第六位元D[0]~D[5]，及幅值呈等差級數的一個第一參考電壓至一個第六十四參考電壓Vref0~Vref63，且利用開關11根據第一位元至第六位元D[0]~D[5]進行二元樹解碼，以輸出第一參考電壓至第六十四參考電壓Vref0~Vref63中的一者經由緩衝級12緩衝後產生類比信號Vout。在圖1中，對應D[*]的開關11在D[*]=0時不導通，在D[*]=1時導通，對應D[*]的開關11在D[*]=0時導通，在D[*]=1時不導通，因此，在D[5：0]=000000時，Vout=Vref0，在D[5：0]=000001時，Vout=Vref1，在D[5：0]=000010時，Vout=Vref2，...，在D[5：0]=111111時，Vout=Vref63。
然而，習知的六位元數位至類比轉換器1所使用的開關11之數目較多，導致佈局時拉線較複雜，且開關11及拉線所佔據的面積較大。
因此，本發明之目的即在提供一種內插式數位至類比轉換器，可以改善先前技術的缺點。
於是，本發明內插式數位至類比轉換器用於將一個數位信號轉換成一個類比信號。該數位信號具有一個第一位元至一個第N位元，N>1。該內插式數位至類比轉換器包含一個路由單元及一個插補單元。該路由單元用於接收該第一位元、該第二位元、一個第一電壓及一個第二電壓，並在接收到該第一電壓及該第二電壓時，根據該第一位元及該第二位元，輸出該第一電壓及該第二電壓中的一者作為一個第一路由電壓，輸出該第一電壓及該第二電壓中的一者作為一個第二路由電壓。該插補單元電連接到該路由單元，用於接收該第一位元、該第一路由電壓及該第二路由電壓，並根據該第一位元對該第一路由電壓及該第二路由電壓進行插補，以產生介於該第一路由電壓及該第二路由電壓之間的該類比信號。
本發明之功效在於：藉由該路由單元及該插補單元，在N足夠大時，可以減少該內插式數位至類比轉換器所使用的開關之數目，導致佈局時拉線較簡單，且開關及拉線所佔據的面積較小。
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之三個較佳實施例的詳細說明中，將可清楚地呈現。
在本發明被詳細描述之前，要注意的是，在以下的說 明內容中，類似的元件是以相同的編號來表示。
第一較佳實施例
參閱圖2，本發明內插式數位至類比轉換器之第一較佳實施例2用於將一個數位信號D[N-1：0]轉換成一個類比信號Vout。數位信號具有一個第一位元至一個第N位元D[0]~D[N-1]，N>2。本實施例內插式數位至類比轉換器2包含一個多工單元21、一個路由單元22及一個插補單元23。
多工單元21用於接收第三位元至第N位元D[2]~D[N-1]，及幅值呈等差級數的一個第一參考電壓至一個第M+1參考電壓Vref0~VrefM，並根據第三位元至第N位元D[2]~D[N-1]，輸出參考電壓Vref0~VrefM中序號相鄰的兩者，分別作為一個第一電壓V0及一個第二電壓V1，M=2N-2 。
路由單元22電連接到多工單元21，用於接收第一位元D[0]、第二位元D[1]、第一電壓V0及第二電壓V1，並在接收到第一電壓V0及第二電壓V1時，根據第一位元D[0]及第二位元D[1]，輸出第一電壓V0及第二電壓V1中的一者作為一個第一路由電壓Vr0，輸出第一電壓V0及第二電壓V1中的一者作為一個第二路由電壓Vr1。
插補單元23電連接到路由單元22，用於接收第一位元D[0]、第一路由電壓Vr0及第二路由電壓Vr1，並根據第一位元D[0]對第一路由電壓Vr0及第二路由電壓Vr1進行插補，以產生介於第一路由電壓Vr0及第二路由電壓Vr1之 間的類比信號Vout。
參閱圖2、圖3與圖4，以下舉N=6為例進行說明。
多工單元21包括四十個開關211。在圖3中，對應D[*]的開關211在D[*]=0時不導通，在D[*]=1時導通，對應D[*]的開關在D[*]=0時導通，在D[*]=1時不導通，因此，在D[5：2]=0000時，V0=Vref0，V1=Vref1，在D[5：2]=0001時，V0=Vref1，V1=Vref2，在D[5：2]=0010時，V0=Vref2，V1=Vref3，...，在D[5：2]=1111時，V0=Vref15，V1=Vref16，如表1所示。
路由單元22包括一個第一輸入端220、一個第二輸入端221、一個第一輸出端222、一個第二輸出端223、一個第一開關224、一個第二開關225、一個第三開關226、一個第四開關227、一個第五開關228及一個第六開關229。第一輸入端220用於接收第一電壓V0。第二輸入端221用於接收第二電壓V1。第一輸出端222用於輸出第一路由電壓Vr0。第二輸出端223用於輸出第二路由電壓Vr1。第一開關224電連接在第一輸入端220與第一輸出端222之間，受第二位元D[1]控制在導通與不導通之間切換。第二開關225與第三開關226在第一輸入端220與第二輸出端223之間串聯。第二開關225受第二位元D[1]控制在導通與不導通之間切換。第三開關226受第一位元D[0]控制在導通與不導通之間切換。第四開關227電連接在第二輸入端221與第一輸出端222之間，受第二位元D[1]控制在導通與不導通之間切換。第五開關228與第六開關229在第二輸入 端221與第二輸出端223之間並聯。第五開關228受第二位元D[1]控制在導通與不導通之間切換。第六開關229受第一位元D[0]控制在導通與不導通之間切換。當第一位元D[0]為0時，第三開關226導通，第六開關229不導通，而當第一位元D[0]為1時，第三開關226不導通，第六開關229導通。當第二位元D[1]為0時，第一開關224及第五開關228導通，第二開關225及第四開關227不導通，而當第二位元D[1]為1時，第一開關224及第五開關228不導通，第二開關225及第四開關227導通。
因此，路由單元22在第一位元D[0]為0、第二位元D[1]為0時，輸出第一電壓V0作為第一路由電壓Vr0，輸出第二電壓V1作為第二路由電壓Vr1，在第一位元D[0]為1、第二位元D[1]為0時，輸出第一電壓V0作為第一路由電壓Vr0，輸出第二電壓V1作為第二路由電壓Vr1，在第一位元D[0]為0、第二位元D[1]為1時，輸出第二電壓V1作為第一路由電壓Vr0，輸出第一電壓V0作為第二路由電壓Vr1，在第一位元D[0]為1、第二位元D[1]為1時，輸出第二電壓V1作為第一路由電壓Vr0，輸出第二電壓V1作為第二路由電壓Vr1，如表1所示。
插補單元23包括一個負載231、一個第一差動對232、一個第二差動對233、一個可變電流源234及一個輸出級236。負載231具有一個第一端2311及一個第二端2312。第一差動對232包括一個第一電晶體2321及一個第二電晶體2322。第一電晶體2321具有一個電連接到負載231之第 一端2311的第一端、一個第二端，及一個接收第一路由電壓Vr0的控制端。第二電晶體2322具有一個電連接到負載231之第二端2312的第一端、一個電連接到第一電晶體2321之第二端的第二端，及一個接收類比信號Vout的控制端。第二差動對233包括一個第三電晶體2331及一個第四電晶體2332。第三電晶體2331具有一個電連接到負載231之第一端2311的第一端、一個第二端，及一個接收第二路由電壓Vr1的控制端。第四電晶體2332具有一個電連接到負載231之第二端2312的第一端、一個電連接到第三電晶體2331之第二端的第二端，及一個接收類比信號Vout的控制端。可變電流源234具有一個電連接到第一電晶體2321之第二端的第一端2341，及一個電連接到第三電晶體2331之第二端的第二端2342，用於根據第一位元D[0]，於其第一端2341供應一個第一可變電流，及於其第二端2342供應一個第二可變電流，在第一位元D[0]為0時，第一可變電流與第二可變電流的比例為(k+1)：1，在第一位元D[0]為1時，第一可變電流與第二可變電流的比例為k：2，k>0。輸出級236電連接到負載231的第一端2311，用於根據負載231的第一端2311上的電壓產生類比信號Vout。
因此，插補單元23產生類比信號Vout的方式為：在第一位元D[0]為0時，Vout=Vr0×(k +1)/(k +2)+Vr1×1/(k +2)，在第一位元D[0]為1時，Vout=Vr0×k /(k +2)+Vr1×2/(k +2)，如表1所示，其中描述k=2的情況。
圖4至圖7分別顯示插補單元23的四種實施態樣。在 插補單元23中，可以如圖4與圖6所示那般，負載231以P型金氧半電晶體實現，第一差動對232、第二差動對233及可變電流源234以N型金氧半電晶體實現，輸出級236以互補金氧半電晶體實現，但也可以如圖5與圖7所示那般，負載231以N型金氧半電晶體實現，第一差動對232、第二差動對233及可變電流源234以P型金氧半電晶體實現，輸出級236以互補金氧半電晶體實現。圖4與圖6所示的插補單元23的不同之處在於可變電流源234以不同的電路達到相同的功能。圖5與圖7所示的插補單元23的不同之處在於可變電流源234以不同的電路達到相同的功能。
值得注意的是，k的數值端視設計需要而定，不以2為限。舉例來說，在第一參考電壓至第M+1參考電壓Vref0~VrefM的幅值呈等差級數時，如果期望數位信號D[5：0]與類比信號Vout之間呈線性關係，則選擇k=2，而如果期望數位信號D[5：0]與類比信號Vout之間呈非線性關係，則選擇k≠2。當然，第一參考電壓至第M+1參考電壓Vref0~VrefM的幅值也可以不是呈等差級數。
本實施例內插式數位至類比轉換器2藉由路由單元22及插補單元23，在N足夠大時，可以減少所使用的開關211、224~229之數目，這導致佈局時拉線較簡單，且開關及拉線所佔據的面積較小。例如本實施例內插式數位至類比轉換器2在N=6時總共使用四十六個開關211、224~229，而習知的六位元數位至類比轉換器1(見圖1)則使用一百二十六個開關11。
值得注意的是，本實施例可以經修改而運用於N=2的情況，此時，內插式數位至類比轉換器2不包括多工單元21，第一電壓V0等於第一參考電壓Vref0，第二電壓V1等 於第二參考電壓Vref1。
第二較佳實施例
參閱圖8，本發明內插式數位至類比轉換器之第二較佳實施例3用於將一個數位信號D[N-1：0]轉換成一個類比信號Vout。數位信號具有一個第一位元至一個第N位元D[0]~D[N-1]，N>2。本實施例內插式數位至類比轉換器3包含P個多工單元31-1~31-P、P個路由單元32-1~32-P，及一個插補單元33，P>1。
多工單元31-1用於接收第三位元至第N位元D[2]~D[N-1]，及幅值不同的多個參考電壓，並根據第三位元至第N位元D[2]~D[N-1]，在輸出與不輸出參考電壓中的兩者分別作為一個第一電壓V0及一個第二電壓V1之間切換。
其餘多工單元31-2~31-P中的每一個31-J用於接收第一位元D[0]、第二位元D[1]，及幅值不同的多個參考電壓，並根據第一位元D[0]及第二位元D[1]，輸出參考電壓中的一者，作為一個第J+1電壓VJ，J=2,…,P。
路由單元32-1電連接到多工單元31-1，用於接收第一位元D[0]、第二位元D[1]、第一電壓V0及第二電壓V1，並在接收到第一電壓V0及第二電壓V1時，根據第一位元D[0]及第二位元D[1]，輸出第一電壓V0及第二電壓V1中的一者作為一個第一路由電壓Vr0，輸出第一電壓V0及第二電壓V1中的一者作為一個第二路由電壓Vr1。
其餘路由單元32-2~32-P中的每一個32-J電連接到多 工單元31-J，用於接收第三位元至第N位元D[2]~D[N-1]及第J+1電壓VJ，並根據第三位元至第N位元D[2]~D[N-1]，在輸出與不輸出第J+1電壓VJ作為第一路由電壓Vr0及第二路由電壓Vr1之間切換。在路由單元32-J輸出第J+1電壓VJ作為第一路由電壓Vr0及第二路由電壓Vr1時，路由單元32-1沒有接收到第一電壓及第二電壓。
插補單元33電連接到路由單元32-1~32-P，用於接收第一位元D[0]、第一路由電壓Vr0及第二路由電壓Vr1，並根據第一位元D[0]對第一路由電壓Vr0及第二路由電壓Vr1進行插補，以產生介於第一路由電壓Vr0及第二路由電壓Vr1之間的類比信號Vout。
參閱圖8與圖9，以下舉N=6、P=3為例進行說明。
多工單元31-1包括四十個開關311，且接收幅值呈等差級數的十五個參考電壓Vref3~Vref17。在圖7中，對應D[*]的開關311在D[*]=0時不導通，在D[*]=1時導通，對應D[*]的開關311在D[*]=0時導通，在D[*]=1時不導通，因此，在D[5：2]=0000時，不輸出參考電壓Vref3~Vref17中的兩者分別作為第一電壓V0及第二電壓V1，在D[5：2]=0001時，V0=Vref3，V1=Vref4，在D[5：2]=0010時，V0=Vref4，V1=Vref5，...，在D[5：2]=1110時，V0=Vref16，V1=Vref17，在D[5：2]=1111時，不輸出參考電壓Vref3~Vref17中的兩者分別作為第一電壓V0及第二電壓V1，如表2所示。
多工單元31-2包括六個開關312，且接收幅值呈等差 級數的四個參考電壓Vref0~Vref3。在圖7中，對應D[*]的開關312在D[*]=0時不導通，在D[*]=1時導通，對應D[*]的開關312在D[*]=0時導通，在D[*]=1時不導通，因此，在D[1：0]=00時，V2=Vref0，在D[1：0]=01時，V2=Vref1，在D[1：0]=10時，V2=Vref2，在D[1：0]=11時，V2=Vref3，如表2所示。
多工單元31-3包括六個開關313，且接收幅值呈等差級數的四個參考電壓Vref18~Vref21。在圖7中，對應D[*]的開關313在D[*]=0時不導通，在D[*]=1時導通，對應D[*]的開關313在D[*]=0時導通，在D[*]=1時不導通，因此，在D[1：0]==00時，V3=Vref18，在D[1：0]=01時，V3=Vref19，在D[1：0]=10時，V3=Vref20，在D[1：0]=11時，V3=Vref21，如表2所示。
路由單元32-1與第一較佳實施例的路由單元22(見圖3)相同，此處不再多加說明。路由單元32-1在D[5：2]=0001~1110時所得到的第一路由電壓Vr0及第二路由電壓Vr1如表2所示。
路由單元32-2包括八個開關322。在圖7中，對應D[*]的開關322在D[*]=0時導通，在D[*]=1時不導通，因此，在D[5：2]=0000時，Vr0=V2，Vr1=V2，在D[5：2]為其它狀態時，路由單元32-2不輸出第三電壓V2作為第一路由電壓Vr0及第二路由電壓Vr1，如表2所示。
路由單元32-3包括八個開關323。在圖7中，對應D[*]的開關323在D[*]=0時不導通，在D[*]=1時導通，因 此，在D[5：2]=1111時，Vr0=V3，Vr1=V3，在D[5：2]為其它狀態時，路由單元32-3不輸出第四電壓V3作為第一路由電壓Vr0及第二路由電壓Vr1，如表2所示。
插補單元33與第一較佳實施例的插補單元23(見圖4至圖7)相同，此處不再多加說明。插補單元33所產生的類比信號Vout如表2所示，其中描述k=2的情況。
值得注意的是，當k=2時，如果參考電壓Vref0~Vref3的公差、參考電壓Vref3~Vref17的公差及參考電壓Vref17~Vref21的公差之比例為1：4：1，則數位信號D[5：0]與類比信號Vout之間呈線性關係。
本實施例內插式數位至類比轉換器3藉由路由單元32-1~32-3及插補單元33，在N足夠大時，可以減少所使用的開關之數目，這導致佈局時拉線較簡單，且開關及拉線所佔據的面積較小。例如本實施例內插式數位至類比轉換器3在N=6時總共使用七十四個開關(只計算多工單元31-1~31-3及路由單元32-1~32-2的部分)，而習知的六位元數位至類比轉換器1(見圖1)則使用一百二十六個開關11。
第三較佳實施例
參閱圖10，本發明內插式數位至類比轉換器之第三較佳實施例與第二較佳實施例相似，不同之處在於本實施例的多工單元31-1’以不同的電路達到相同的功能。以下舉N=6、P=3為例進行說明。
本實施例的多工單元31-1’包括四十四個開關311，其中，六個開關311受第三位元D[2]控制在導通與不導通之 間切換，八個開關311受第四位元D[3]控制在導通與不導通之間切換，十八個開關311受第五位元D[4]控制在導通與不導通之間切換，十二個開關311受第六位元D[5]控制在導通與不導通之間切換，而第二較佳實施例的多工單元31-1(見圖9)包括四十個開關311，其中，六個開關311受第三位元D[2]控制在導通與不導通之間切換，六個開關311受第四位元D[3]控制在導通與不導通之間切換，十八個開關311受第五位元D[4]控制在導通與不導通之間切換，十個開關311受第六位元D[5]控制在導通與不導通之間切換。
惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。
1‧‧‧六位元數位至類比轉換器
11‧‧‧開關
12‧‧‧緩衝級
2‧‧‧內插式數位至類比轉換器
21‧‧‧多工單元
211‧‧‧開關
22‧‧‧路由單元
220、221‧‧‧輸入端
222、223‧‧‧輸出端
224~229‧‧‧開關
23‧‧‧插補單元
231‧‧‧負載
2311、2312‧‧‧端
232、233‧‧‧差動對
2321、2322‧‧‧電晶體
2331、2332‧‧‧電晶體
234‧‧‧可變電流源
2341、2342‧‧‧端
236‧‧‧輸出級
3‧‧‧內插式數位至類比轉換器
31-1~31-P‧‧‧多工單元
31-1’‧‧‧多工單元
311~313‧‧‧開關
32-1~32-P‧‧‧路由單元
322、323‧‧‧開關
33‧‧‧插補單元
圖1是一個電路圖，說明一種習知的六位元數位至類比轉換器；圖2是一個方塊圖，說明本發明內插式數位至類比轉換器的第一較佳實施例；圖3是一個電路圖，說明第一較佳實施例的一個多工單元及一個路由單元；圖4是一個電路圖，說明第一較佳實施例的一個插補單元的第一種實施態樣；圖5是一個電路圖，說明第一較佳實施例的插補單元 的第二種實施態樣；圖6是一個電路圖，說明第一較佳實施例的插補單元的第三種實施態樣；圖7是一個電路圖，說明第一較佳實施例的插補單元的第四種實施態樣；圖8是一個方塊圖，說明本發明內插式數位至類比轉換器的第二較佳實施例；圖9是一個電路圖，說明第二較佳實施例的三個多工單元及三個路由單元；及圖10是一個電路圖，說明本發明內插式數位至類比轉換器的第三較佳實施例的三個多工單元及三個路由單元。
2‧‧‧內插式數位至類比轉換器
21‧‧‧多工單元
22‧‧‧路由單元
23‧‧‧插補單元

Claims (7)

  1. 一種內插式數位至類比轉換器，用於將一個數位信號轉換成一個類比信號，該數位信號具有一個第一位元至一個第N位元，N>1，該內插式數位至類比轉換器包含：一個第一路由單元，用於接收該第一位元、該第二位元、一個第一電壓及一個第二電壓，並在接收到該第一電壓及該第二電壓時，根據該第一位元及該第二位元，輸出該第一電壓及該第二電壓中的一者作為一個第一路由電壓，輸出該第一電壓及該第二電壓中的一者作為一個第二路由電壓；及一個插補單元，電連接到該第一路由單元，用於接收該第一位元、該第一路由電壓及該第二路由電壓，並根據該第一位元對該第一路由電壓及該第二路由電壓進行插補，以產生介於該第一路由電壓及該第二路由電壓之間的該類比信號。
  2. 依據申請專利範圍第1項所述之內插式數位至類比轉換器，其中，該第一路由單元在該第一位元為0、該第二位元為0時，輸出該第一電壓作為該第一路由電壓，輸出該第二電壓作為該第二路由電壓，在該第一位元為1、該第二位元為0時，輸出該第一電壓作為該第一路由電壓，輸出該第二電壓作為該第二路由電壓，在該第一位元為0、該第二位元為1時，輸出該第二電壓作為該第一路由電壓，輸出該第一電壓作為該第二路由電壓，在該第一位元為1、該第二位元為1時，輸出該第二電 壓作為該第一路由電壓，輸出該第二電壓作為該第二路由電壓。
  3. 依據申請專利範圍第2項所述之內插式數位至類比轉換器，其中，該第一路由單元包括：一個第一輸入端，用於接收該第一電壓；一個第二輸入端，用於接收該第二電壓；一個第一輸出端，用於輸出該第一路由電壓；一個第二輸出端，用於輸出該第二路由電壓；一個第一開關，電連接在該第一輸入端與該第一輸出端之間，受該第二位元控制在導通與不導通之間切換；一個第二開關與一個第三開關，在該第一輸入端與該第二輸出端之間串聯，該第二開關受該第二位元控制在導通與不導通之間切換，該第三開關受該第一位元控制在導通與不導通之間切換；一個第四開關，電連接在該第二輸入端與該第一輸出端之間，受該第二位元控制在導通與不導通之間切換；及一個第五開關與一個第六開關，在該第二輸入端與該第二輸出端之間並聯，該第五開關受該第二位元控制在導通與不導通之間切換，該第六開關受該第一位元控制在導通與不導通之間切換；當該第一位元為0時，該第三開關導通，該第六開關不導通，而當該第一位元為1時，該第三開關不導通 ，該第六開關導通；當該第二位元為0時，該第一開關及該第五開關導通，該第二開關及該第四開關不導通，而當該第二位元為1時，該第一開關及該第五開關不導通，該第二開關及該第四開關導通。
  4. 依據申請專利範圍第3項所述之內插式數位至類比轉換器，其中，該插補單元產生該類比信號的方式為：在該第一位元為0時， 該類比信號=該第一路由電壓×+該第二路由電壓×； 在該第一位元為1時， 該類比信號=該第一路由電壓×+該第二路由電壓×； k>0。
  5. 依據申請專利範圍第4項所述之內插式數位至類比轉換器，其中，該插補單元包括：一個負載，具有一個第一端及一個第二端；一個第一差動對，包括一個第一電晶體及一個第二電晶體，該第一電晶體具有一個電連接到該負載之第一端的第一端、一個第二端，及一個接收該第一路由電壓的控制端，該第二電晶體具有一個電連接到該負載之第二端的第一端、一個電連接到該第一電晶體之第二端的第二端，及一個接收該類比信號的控制端；一個第二差動對，包括一個第三電晶體及一個第四 電晶體，該第三電晶體具有一個電連接到該負載之第一端的第一端、一個第二端，及一個接收該第二路由電壓的控制端，該第四電晶體具有一個電連接到該負載之第二端的第一端、一個電連接到該第三電晶體之第二端的第二端，及一個接收該類比信號的控制端；一個可變電流源，具有一個電連接到該第一電晶體之第二端的第一端，及一個電連接到該第三電晶體之第二端的第二端，用於根據該第一位元，於其第一端供應一個第一可變電流，及於其第二端供應一個第二可變電流，在該第一位元為0時，該第一可變電流與該第二可變電流的比例為(k+1)：1，在該第一位元為1時，該第一可變電流與該第二可變電流的比例為k：2；及一個輸出級，電連接到該負載的第一端，用於根據該負載的第一端上的電壓產生該類比信號。
  6. 依據申請專利範圍第1項所述之內插式數位至類比轉換器，N>2，該內插式數位至類比轉換器還包含：一個第一多工單元，電連接到該第一路由單元，用於接收該第三位元至該第N位元，及幅值不同的多個參考電壓，並根據該第三位元至該第N位元，輸出該等參考電壓中的兩者，分別作為該第一電壓及該第二電壓。
  7. 依據申請專利範圍第1項所述之內插式數位至類比轉換器，N>2，該內插式數位至類比轉換器還包含：一個第二多工單元，用於接收該第一位元、該第二位元，及幅值不同的多個參考電壓，並根據該第一位元 及該第二位元，輸出該等參考電壓中的一者，作為一個第三電壓；及一個第二路由單元，電連接到該第二多工單元及該插補單元，用於接收該第三位元至該第N位元及該第三電壓，並根據該第三位元至該第N位元，在輸出與不輸出該第三電壓作為該第一路由電壓及該第二路由電壓之間切換；其中，在該第二路由單元輸出該第三電壓作為該第一路由電壓及該第二路由電壓時，該第一路由單元沒有接收到該第一電壓及該第二電壓。
TW101128774A 2012-08-09 2012-08-09 Interpolated digital to analog converter TWI482439B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101128774A TWI482439B (zh) 2012-08-09 2012-08-09 Interpolated digital to analog converter
US13/764,824 US8749418B2 (en) 2012-08-09 2013-02-12 Interpolative digital-to-analog converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101128774A TWI482439B (zh) 2012-08-09 2012-08-09 Interpolated digital to analog converter

Publications (2)

Publication Number Publication Date
TW201407966A TW201407966A (zh) 2014-02-16
TWI482439B true TWI482439B (zh) 2015-04-21

Family

ID=50065801

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101128774A TWI482439B (zh) 2012-08-09 2012-08-09 Interpolated digital to analog converter

Country Status (2)

Country Link
US (1) US8749418B2 (zh)
TW (1) TWI482439B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI597711B (zh) * 2015-05-15 2017-09-01 瑞鼎科技股份有限公司 源極驅動器及其運作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW341009B (en) * 1996-02-14 1998-09-21 Harris Corp Interpolating digital to analog converter architecture for improved spurious signal suppression
US20020033763A1 (en) * 2000-07-25 2002-03-21 Tomoaki Nakao DA converter and liquid crystal driving device incorporating the same
US20060132344A1 (en) * 2004-12-16 2006-06-22 Nec Corporation Output circuit, digital/analog circuit and display apparatus
US7368990B2 (en) * 2004-12-16 2008-05-06 Nec Corporation Differential amplifier and data driver employing the differential amplifier
US20080211703A1 (en) * 2006-11-02 2008-09-04 Nec Electronics Corporation Digital-to-analog converter circuit, data driver, and display device using the digital-to-analog converter circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7015847B1 (en) * 2005-02-11 2006-03-21 Analog Devices, Inc. Digital to analog converter
KR101239613B1 (ko) * 2010-02-12 2013-03-11 주식회사 실리콘웍스 데이터 드라이버의 디지털 아날로그 변환장치 및 그 변환방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW341009B (en) * 1996-02-14 1998-09-21 Harris Corp Interpolating digital to analog converter architecture for improved spurious signal suppression
US20020033763A1 (en) * 2000-07-25 2002-03-21 Tomoaki Nakao DA converter and liquid crystal driving device incorporating the same
US20060132344A1 (en) * 2004-12-16 2006-06-22 Nec Corporation Output circuit, digital/analog circuit and display apparatus
US7368990B2 (en) * 2004-12-16 2008-05-06 Nec Corporation Differential amplifier and data driver employing the differential amplifier
US20080211703A1 (en) * 2006-11-02 2008-09-04 Nec Electronics Corporation Digital-to-analog converter circuit, data driver, and display device using the digital-to-analog converter circuit

Also Published As

Publication number Publication date
US8749418B2 (en) 2014-06-10
US20140043178A1 (en) 2014-02-13
TW201407966A (zh) 2014-02-16

Similar Documents

Publication Publication Date Title
US7948418B2 (en) Digital-to-analog conversion circuit and column driver including the same
KR101291803B1 (ko) 폴딩 아날로그 디지털 컨버터
TWI330469B (en) Digital-to-analog converter
US20140002289A1 (en) Multi-stage string dac
KR100735493B1 (ko) 디지털/아날로그 변환기
KR20090032942A (ko) 다입력 연산 증폭회로, 그것을 사용한 디지털/아날로그변환기 및 그것을 사용한 표시장치의 구동회로
US7541844B2 (en) Current weighted voltage interpolation buffer
US20140320323A1 (en) Pipeline analog-to-digital converter
JP2011018974A (ja) Ｄ／ａコンバータ
TWI482439B (zh) Interpolated digital to analog converter
WO2014162591A1 (ja) 電力変換装置
KR20090031184A (ko) 디지털 투 아날로그 컨버터
CN108540135A (zh) 一种数模转换器及转换电路
TW200820632A (en) Folding circuit and analog-to-digital converter
CN101753143A (zh) 具有高效率开关架构的数字模拟转换器
KR100514320B1 (ko) 디지털/아날로그 변환기
CN101399547B (zh) 数字/模拟转换器与数字信号转换至模拟信号的方法
JP3275966B2 (ja) ディジタル・アナログ変換器
CN108702158A (zh) 数模转换器和数模转换方法
CN107809250B (zh) 数模转换器电路
CN101409559B (zh) 数字模拟转换器
US20130113640A1 (en) Digital-to-analog converting device
CN101488756B (zh) 数字模拟转换器及其转换方法
CN103634012A (zh) 内插式数字至模拟转换器
KR950022158A (ko) 아날로그/디지탈 플래시 변환용 병합 디코딩 회로