JP2011166119A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2011166119A5 JP2011166119A5 JP2010280532A JP2010280532A JP2011166119A5 JP 2011166119 A5 JP2011166119 A5 JP 2011166119A5 JP 2010280532 A JP2010280532 A JP 2010280532A JP 2010280532 A JP2010280532 A JP 2010280532A JP 2011166119 A5 JP2011166119 A5 JP 2011166119A5
- Authority
- JP
- Japan
- Prior art keywords
- forming
- etching
- silicon layer
- manufacturing
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
本発明の一実施形態で、前記基板の上部面と平行な平面とトレンチとの傾斜面との角度は４０°〜９０°の範囲であってもよい。
Claims (9)
- 半導体基板にゲート電極を形成する段階と、
前記ゲート電極に側壁スペーサを形成する段階と、
前記側壁スペーサの両側の半導体基板を一部エッチングしてトレンチを形成する段階と、
前記トレンチ内にＳｉＧｅ混晶層を形成する段階と、
前記ＳｉＧｅ混晶層上にシリコン層を形成する段階と、
前記シリコン層の面の結晶方向に従って、エッチング率が異なるエッチング液を利用して前記シリコン層の一部をエッチングすることによって１１１傾斜面を有するシリコンファセット（Ｓｉ ｆａｃｅｔ）を含むキャッピング層を形成する段階と、を有することを特徴とする半導体素子の製造方法。 - 前記キャッピング層及び該キャッピング層の両側の基板に不純物を注入してソースドレイン不純物領域を形成する段階を更に含むことを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記シリコン層はエピタキシャル成長工程を通じて形成することを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記シリコン層は側壁が垂直傾斜を有するように前記エピタキシャル成長工程を遂行することを特徴とする請求項３に記載の半導体素子の製造方法。
- 前記シリコン層をエッチングするためのエッチング液は１１１面に対するエッチング率が他の面に比べて低い特性を有するエッチング液であることを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記シリコン層をエッチングするためのエッチング液は−ＯＨ基が含まれたエッチング液であることを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記エッチング液は水酸化アンモニウムＮＨ４ＯＨ及びＴＭＡＨ（ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ）のうちの少なくとも一つであることを特徴とする請求項６に記載の半導体素子の製造方法。
- 前記キャッピング層上に金属シリサイド膜を形成する段階を更に含むことを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記基板の上部面と平行な平面とトレンチとの傾斜面との角度は４０°〜９０°であることを特徴とする請求項１に記載の半導体素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2010-0013123 | 2010-02-12 | ||
| KR1020100013123A KR101576529B1 (ko) | 2010-02-12 | 2010-02-12 | 습식 식각을 이용한 실리콘 파셋트를 갖는 반도체 장치 및 제조방법 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2011166119A JP2011166119A (ja) | 2011-08-25 |
| JP2011166119A5 true JP2011166119A5 (ja) | 2013-11-28 |
| JP5659416B2 JP5659416B2 (ja) | 2015-01-28 |
Family
ID=44369924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010280532A Active JP5659416B2 (ja) | 2010-02-12 | 2010-12-16 | 半導体素子の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8207040B2 (ja) |
| JP (1) | JP5659416B2 (ja) |
| KR (1) | KR101576529B1 (ja) |
| CN (1) | CN102157380B (ja) |
| TW (1) | TWI505349B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102487015A (zh) * | 2010-12-03 | 2012-06-06 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
| US8383485B2 (en) * | 2011-07-13 | 2013-02-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Epitaxial process for forming semiconductor devices |
| KR20140038826A (ko) | 2012-09-21 | 2014-03-31 | 삼성전자주식회사 | 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법 |
| CN104217956B (zh) * | 2013-06-05 | 2017-05-17 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管及其制作方法 |
| US9209175B2 (en) | 2013-07-17 | 2015-12-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | MOS devices having epitaxy regions with reduced facets |
| US9202916B2 (en) | 2013-12-27 | 2015-12-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device structure |
| US9613974B2 (en) | 2015-03-13 | 2017-04-04 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| CN106558499B (zh) * | 2015-09-30 | 2019-09-27 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的形成方法 |
| CN106887408B (zh) * | 2015-12-15 | 2019-12-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| US10319832B2 (en) | 2017-04-28 | 2019-06-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET device and method of forming same |
| KR102365109B1 (ko) | 2017-08-22 | 2022-02-18 | 삼성전자주식회사 | 집적회로 장치 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2964925B2 (ja) | 1994-10-12 | 1999-10-18 | 日本電気株式会社 | 相補型ｍｉｓ型ｆｅｔの製造方法 |
| TW497120B (en) * | 2000-03-06 | 2002-08-01 | Toshiba Corp | Transistor, semiconductor device and manufacturing method of semiconductor device |
| TWI225715B (en) * | 2001-09-11 | 2004-12-21 | Asia Pacific Microsystems Inc | Manufacturing method of film bulk acoustic device |
| US7303949B2 (en) * | 2003-10-20 | 2007-12-04 | International Business Machines Corporation | High performance stress-enhanced MOSFETs using Si:C and SiGe epitaxial source/drain and method of manufacture |
| JP4837902B2 (ja) * | 2004-06-24 | 2011-12-14 | 富士通セミコンダクター株式会社 | 半導体装置 |
| US7288448B2 (en) * | 2004-08-24 | 2007-10-30 | Orlowski Marius K | Method and apparatus for mobility enhancement in a semiconductor device |
| US7485941B2 (en) * | 2004-12-15 | 2009-02-03 | Tower Semiconductor Ltd. | Cobalt silicide schottky diode on isolated well |
| KR100882930B1 (ko) * | 2004-12-17 | 2009-02-10 | 삼성전자주식회사 | 소오스 및 드레인 영역들을 갖는 씨모스 반도체 소자들 및 그 제조방법들 |
| JP4369359B2 (ja) | 2004-12-28 | 2009-11-18 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置 |
| US7195985B2 (en) | 2005-01-04 | 2007-03-27 | Intel Corporation | CMOS transistor junction regions formed by a CVD etching and deposition sequence |
| US7629273B2 (en) * | 2006-09-19 | 2009-12-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for modulating stresses of a contact etch stop layer |
| US20090166625A1 (en) | 2007-12-28 | 2009-07-02 | United Microelectronics Corp. | Mos device structure |
-
2010
- 2010-02-12 KR KR1020100013123A patent/KR101576529B1/ko active IP Right Grant
- 2010-12-16 JP JP2010280532A patent/JP5659416B2/ja active Active
- 2010-12-31 CN CN201010623025.9A patent/CN102157380B/zh active Active
- 2010-12-31 TW TW099147377A patent/TWI505349B/zh active
-
2011
- 2011-02-04 US US13/021,029 patent/US8207040B2/en active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011166119A5 (ja) | ||
| US10658175B2 (en) | Semiconductor device and manufacturing method therefor | |
| US8263451B2 (en) | Epitaxy profile engineering for FinFETs | |
| US8709897B2 (en) | High performance strained source-drain structure and method of fabricating the same | |
| US8426284B2 (en) | Manufacturing method for semiconductor structure | |
| US8912568B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2012505547A5 (ja) | ||
| US9502244B2 (en) | Manufacturing method for forming semiconductor structure | |
| JP2012504345A5 (ja) | ||
| JP2006186240A5 (ja) | ||
| TW200746430A (en) | Method of manufacturing semiconductor device, and semiconductor device | |
| KR101522792B1 (ko) | 리세싱된 상부 표면을 갖는 소스 및 드레인 스트레서 | |
| CN103545212A (zh) | 半导体器件制造方法 | |
| TW200709333A (en) | Method for fabricating semiconductor device | |
| JP2012516555A5 (ja) | ||
| US20160093718A1 (en) | Semiconductor structures and fabrication method thereof | |
| JP2008199029A5 (ja) | ||
| CN105514158A (zh) | 半导体结构和测试结构的形成方法、测试方法 | |
| CN105226021A (zh) | 半导体结构及其形成方法 | |
| JP2012504326A5 (ja) | ||
| CN103367399B (zh) | 晶体管及晶体管的形成方法 | |
| CN103137445B (zh) | 形成Finfet掺杂鳍状物的方法 | |
| WO2017067157A1 (zh) | 一种提高锗硅源漏区质量的制造方法 | |
| JP5141037B2 (ja) | 半導体装置の製造方法 | |
| US9349864B1 (en) | Methods for selectively forming a layer of increased dopant concentration |