JP2011165858A - 半導体パッケージ - Google Patents

Abstract

【課題】現実的な実装方法で寄生インダクタンスを低減する手段を提供する。
【解決手段】半導体パッケージ１表層には、ワイヤボンディングの接続点である該半導体パッケージ表層上で突出する複数の櫛歯状グラウンドパッド３１を有するグラウンドパッドを設ける。櫛歯状グラウンドパッドの間には、電源パッド２５を配置する。
１つの櫛歯状グラウンドパッド３１には長短二本のグラウンドワイヤが配される。また、１つの電源パッド２５には長短二本の電源ワイヤが配される。
長いグラウンドワイヤ１２−２と長い電源ワイヤ１１−２、短い電源ワイヤ１１−１と短いグラウンドワイヤ１２−１を平行かつ近接するように配置することで寄生インダクタンスを低減する。
【選択図】図６

Description

本発明は、半導体パッケージ、特にボンディング時の誤差に左右されること無く寄生インダクタンスの低減を可能とする半導体パッケージのパッド配置及びパッド形状に関する。

半導体パッケージは、半導体チップとプリント基板を電気的に接続する役割を持っており、半導体チップの信号ピンとプリント基板の信号配線の接続をとっている。同時に、半導体チップへの電源供給を担っており、チップの電源ピンおよびグラウンドピンとプリント基板の電源およびグラウンドを電気的に接続している。

半導体チップの安定動作の実現には、半導体チップの給電点における電源およびグラウンドの動的な電圧変動、すなわち電源ノイズを抑える必要がある。一方で、近年の半導体チップの動作周波数の高速化と低電圧動作により、電源ノイズは増大し、ノイズマージンが低下する傾向にある。したがって、半導体パッケージの給電能力の向上が必要となっている。

動的な電源ノイズは、チップに流れる電流の時間変化をｄｉ／ｄｔとし、変動電圧をＶｎｏｉｓｅとすると、Ｖｎｏｉｓｅ＝Ｌ×ｄｉ／ｄｔで表すことができる。ここで、Ｌは給電経路のインダクタンスであり、半導体パッケージの給電経路のインダクタンスを低減することで、電源ノイズの改善が見込める。

また、半導体チップの信号伝送の高速化に対応するために、チップの信号配線とＩ／Ｏ電源およびグラウンド間のインダクタンスに起因する同時駆動ノイズ低減が課題となっており、Ｉ／Ｏ電源およびグラウンド間のインダクタンス低減も必要となっている。

半導体パッケージには、半導体チップとパッケージの接続にワイヤボンディングを使用するものがある。図１は、ワイヤボンディングを使用した接続によるパッケージをプリント基板に搭載した状態の一例の鳥瞰図である。また、図２はワイヤボンディングを使用した接続によるパッケージをプリント基板に搭載した状態の一例の断面図である。

半導体チップ１はパッケージ２の表層に固定される。信号、電源、グラウンドの接続を取るために、半導体チップ１はボンディングワイヤ４によってパッケージ２の導体層５に接続される。パッケージ２は二層以上の多層構造となっており、各導体層はビアホール６によって接続される。またハンダボール７によりパッケージ２とプリント基板３が接続される。プリント基板３にも、パッケージ基板導体層８が多層にわたって設けられており、パッケージ基板ビアホール１０を通してバイパスコンデンサ９に接続されている。

図３は、ワイヤボンディングを使用した接続によるパッケージの電源及びグラウンドの接続の一部分についての上面図である。

電源パッド２５及びグラウンドパッド２６は、半導体チップ１を囲む半導体表層に形成されている。電源パッド２５に対して電源ワイヤ１１が接続され、グラウンドパッド２６に対してグラウンドワイヤ１２がそれぞれ接続される。

図示してはいないが、半導体チップ１から電源パッド２５よりも遠い位置に信号パッドが配置され、電源パッド２５およびグラウンドパッド２６を飛び越える形で信号ワイヤがボンディングされる。電源パッド２５とグラウンドパッド２６のいずれが半導体チップ１に近いかは設計事項である。したがって、図３と異なり、電源パッド２５が半導体チップ１に近い配置になることも考えられる。

このようにワイヤボンディングを用いた半導体パッケージのボンディングワイヤ起因のインダクタンスは、電流の閉ループを形成する電源ワイヤとグラウンドワイヤの自己インダクタンスの和から、電源ワイヤとグラウンドワイヤ間の相互インダクタンスの和を引いたものとなる。図４はこの自己インダクタンス、相互インダクタンスの関係を示すモデルである。

このモデルでは、半導体チップ１を定電流源と、パッケージ２を直流電源と見做す。電源パッド２５に接続されたボンディングワイヤ（電源ワイヤ１１）の自己インダクタンスをＬ＿ｐｏｗ、グラウンドパッド２６に接続されたボンディングワイヤ（グラウンドワイヤ１２）の自己インダクタンスをＬ＿ｇｎｄと定義する。また、電源ボンディングワイヤとグラウンドボンディングワイヤとの間の相互インダクタンスをＭとおくと、寄生インダクタンスＬは以下の式で表される。

数１からも明らかな通り、寄生インダクタンスを小さくするためには、各自己インダクタンスを小さくすると共に相互インダクタンスＭを大きくしてやればよい。

図３に示したようなパッケージでは、電源ワイヤ１１とグラウンドワイヤ１２のワイヤ長が異なることとなる。そのため、電源ワイヤ１１とグラウンドワイヤ１２を隣接させて配置しても、相互インダクタンスは小さくなってしまう。このため、電源ワイヤ１１とグラウンドワイヤ１２が作るループの寄生インダクタンスが大きくなってしまい、パッケージの給電性能低下の一要因となる。また、同様に図示しない信号ワイヤとグラウンドワイヤ１２の相互インダクタンスも小さくなる為、同時駆動ノイズの悪化要因となる。

この問題に対して、過去にも多くの解決手段が提唱されている。

特開２０００−２６０８０９号公報（特許文献１）記載の発明では、パッケージ２の表層における電源パッド２５及びグラウンドパッド２６を櫛歯状にして組み合わせることで、電源ワイヤ１１とグランウンドワイヤ１２双方の長さを短くし、これにより自己インダクタンスを低減する技術を開示する。

図５は特許文献１記載のパッケージの電源及びグラウンドの接続の一部分についての上面図である。この図からも明らかなように電源パッド２５からは櫛歯状電源パッド３３を、グラウンドパッド２６からは櫛歯状グラウンドパッド３４を互いに組み合うように突出させる。これにより、半導体チップ１のパッド２９からの距離を電源及びグラウンド共に等しくすることが可能となる。

また特開２００６−３４４７４０号公報（特許文献２）では、特許文献１同様の構造に加え、ビアホールをパッドの櫛歯状の部分に配置することでビアホールまでの距離を短縮する方法が示されている。すなわち電源とグラウンドを近接させることで、相互インダクタンスＭを低減させる。

特開平６−１１２３５９号公報（特許文献３）も特許文献２同様に、ワイヤ長を短くし、電源およびグラウンドを近接させることで、相互インダクタンスＭを低減させる技術を開示する。

特開２０００−２６０８０９号公報 特開２００６−３４４７４０号公報 特開平６−１１２３５９号公報

しかし、上記各特許文献記載の技術にも種々の問題点がある。

上記各特許文献記載の技術では、電源ワイヤ１１とグラウンドワイヤ１２を同じ長さとするために、チップ側パッドの間隔とほぼ等しい間隔で、パッケージ２の表層の電源パッド２５及びグラウンドパッド２６にワイヤをボンディングする必要がある。

しかし、パッケージ２の表層のボンディング位置のずれが生じると、電源グラウンド間の短絡の虞がある。この問題の回避のために隣接する電源パッド２５・グラウンドパッド２６間のピッチを広く取る必要はある。これではワイヤ間の狭ピッチ化は困難である。

また、信号配線とグラウンドワイヤ間の相互インダクタンスを大きくすることで同時駆動ノイズの低減を図ることも難しい。

本発明の目的は、現実的な実装方法で寄生インダクタンスを低減する手段を提供することにある。

本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。

本発明の代表的な実施の形態に関わる半導体パッケージは、半導体チップを搭載し、この半導体チップとワイヤボンディングによる接続を有し、この半導体パッケージはワイヤボンディングの接続点であるグラウンドパッドを表層に有し、グラウンドパッドは半導体パッケージ表層上で突出する櫛歯状グラウンドパッドを有し、櫛歯状グラウンドパッドに２以上のグラウンドワイヤが接続されることを特徴とする。

この半導体パッケージにおいて、更に２以上の電源ワイヤが接続される電源パッドを有し、２以上のグラウンドワイヤの一のグラウンドワイヤと２以上の電源ワイヤの一の電源ワイヤは略平行かつ略同長の組みを構成することを特徴としても良い。

この半導体パッケージにおいて、櫛歯状グラウンドパッドは２以上存在し、電源パッドは２つの櫛歯状グラウンドパッドに挟まれるように該半導体パッケージ表層に配置されることを特徴としても良い。

この半導体パッケージにおいて、櫛歯状グラウンドパッドに接続される２以上のグラウンドワイヤの長さが半導体チップ側のワイヤパッドの間隔以上に差があることを特徴としても良い。

この半導体パッケージにおいて、櫛歯状のグラウンドパッドの一部が電源パッドと平行する部分の２倍以上の長さを有し、２倍以上の長さを有する櫛歯状グラウンドパッドの先端側に半導体チップからグラウンドワイヤとは異なる長さのグラウンドワイヤが接続され、２倍以上の長さを有する櫛歯状グラウンドパッドの先端側に接続されたグラウンドワイヤと平行になるように信号ワイヤが配置されることを特徴としても良い。

この半導体パッケージにおいて、さらに半導体パッケージ表層上にＩ／Ｏ電源用パッドを有し、信号ワイヤと平行になるようにＩ／Ｏ電源用パッドにＩ／Ｏ電源ワイヤが接続されていることを特徴としても良い。

この半導体パッケージにおいて、電源パッドの該半導体パッケージの外周側に接触するように電源ビアホールを有し、Ｉ／Ｏ用電源のパッドの半導体チップ側に接触するようにＩ／Ｏ電源ビアホールを有し、電源ビアホールあるいはＩ／Ｏ電源ビアホール近傍の櫛歯状グラウンドパッド部にグラウンドビアホールを有することを特徴としても良い。

この半導体パッケージにおいて、電源ワイヤ及び電源ワイヤと平行かつ等しい長さであるグラウンドワイヤは長いワイヤと短いワイヤが交互に配置され、信号ワイヤ及び、信号ワイヤとＩ／Ｏ用の電源ワイヤに平行かつ等しい長さであるグラウンドワイヤは長いワイヤと短いワイヤが交互に配置されることを特徴しても良い。

本発明の代表的な実施の形態に関わる半導体パッケージは、半導体チップを搭載し、この半導体チップとワイヤボンディングによる接続を有し、この半導体パッケージはワイヤボンディングの接続点であるグラウンドパッド、及び電源パッドを表層に有し、グラウンドパッドは該半導体パッケージ表層上で突出する櫛歯状グラウンドパッドを有し、電源パッドは該半導体パッケージ表層上で突出する櫛歯状電源パッドを有し、櫛歯状グラウンドパッド及び前記櫛歯状電源パッドが該半導体パッケージの周方向で隣接することを特徴とする。

この半導体パッケージにおいて、グラウンドパッドを該半導体パッケージの内周側に、電源パッドを該半導体パッケージの外周側に配置することを特徴としても良い。

この半導体パッケージにおいて、櫛歯状グラウンドパッド及び櫛歯状電源パッドにはそれぞれ長さの異なるワイヤが２本配置され、櫛歯状グラウンドパッドに配置された２本のワイヤ及び櫛歯状電源パッドに配置された２本のワイヤは長さの長いワイヤと長さの短いワイヤが交互に配置されることを特徴としても良い。

この半導体パッケージにおいて、櫛歯状グラウンドパッド及び櫛歯状電源パッドの形状がチップ端に対して斜めとなる略平行四辺形の形状を持つことを特徴としても良い。

この半導体パッケージにおいて、櫛歯状グラウンドパッドには２種類の長さを持つワイヤが計４本配置され、櫛歯状グラウンドパッドに配置された長いワイヤの接続点と短いワイヤの接続点の間にグラウンド接続用のビアホールが配置されることを特徴としても良い。

この半導体パッケージにおいて、櫛歯状グラウンドパッドをチップ端に対して斜めとなった平行四辺形とし、同じ櫛歯状グラウンドパッドに接続された４本のワイヤの接続位置を櫛歯状グラウンドパッドの中心線から等間隔とすることを特徴としても良い。

この半導体パッケージにおいて、櫛歯状グラウンドパッドをチップ端に対して斜めとなった台形とし、同じ櫛歯状グラウンドパッドに接続された４本のワイヤの接続位置を櫛歯状グラウンドパッドの中心線から等間隔とすることを特徴としても良い。

この半導体パッケージにおいて、櫛歯状電源パッドには２種類の長さを持つワイヤが計４本配置され、櫛歯状電源パッドに配置された長いワイヤの接続点と短いワイヤの接続点の間に電源接続用のビアホールが配置されることを特徴としても良い。

この半導体パッケージにおいて、櫛歯状電源パッドをチップ端に対して斜めとなった平行四辺形とし、同じ櫛歯状電源パッドに接続された４本のワイヤの接続位置を櫛歯状電源パッドの中心線から等間隔とすることを特徴としても良い。

この半導体パッケージにおいて、櫛歯状電源パッドをチップ端に対して斜めとなった台形とし、同じ櫛歯状電源パッドに接続された４本のワイヤの接続位置を櫛歯状電源パッドの中心線から等間隔とすることを特徴としても良い。

これらの半導体パッケージにおいて、半導体チップの表層上にワイヤパッドを接続した配線を持ち、半導体チップ内配線との接続箇所において電源とグラウンドが交互になるように配置することを特徴としても良い。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。

本発明の代表的な実施の形態に関わる半導体パッケージにおいては、２種類以上の長さのワイヤによって、電源ワイヤとグラウンドワイヤを構成することで、同じ長さの電源ワイヤとグラウンドワイヤを平行かつ近接して配置しながらも、電源パッドおよびグラウンドパッドの幅をチップ側のパッドピッチよりも広くすることができる。これにより、ボンディング位置のずれによる電源とグラウンドの短絡を回避することができる。結果、ワイヤ起因の寄生インダクタンス低減とワイヤの狭ピッチ化の両立が可能になる。

また、グラウンドワイヤおよびＩ／Ｏ電源ワイヤと信号ワイヤを平行かつ近接して配置することができるため、信号とＩ／Ｏ電源およびグラウンド間のループインダクタンスを低減し、同時駆動ノイズを軽減することが可能となる。

ワイヤボンディングを使用した接続によるパッケージをプリント基板に搭載した状態の一例の鳥瞰図である。 ワイヤボンディングを使用した接続によるパッケージをプリント基板に搭載した状態の一例の断面図である。 従来のワイヤボンディングを使用した接続によるパッケージの電源及びグラウンドの接続の一部分についての上面図である。 自己インダクタンス、相互インダクタンスの関係を示すモデルである。 特許文献１記載のパッケージの電源及びグラウンドの接続の一部分についての上面図である。 本発明の第１の実施の形態に関わるパッケージの電源及びグラウンドの接続の一部分についての上面図である。 本発明の第１の実施の形態に関わる別のパッケージの電源及びグラウンドの接続の一部分についての上面図である。 本発明の第２の実施の形態に関わるパッケージの電源及びグラウンドの接続の一部分についての上面図である。 本発明の第３の実施の形態に関わるパッケージの電源及びグラウンドの接続の一部分についての上面図である。 本発明の第３の実施の形態に関わるチップの電源及びグラウンドの接続の一部分についての上面図である。 本発明の第３の実施の形態に関わる別のパッケージの電源及びグラウンドの接続の一部分についての上面図である。

以下図を用いて本発明の実施の形態について説明する。

（第１の実施の形態）
図６は、本発明の第１の実施の形態に関わるパッケージの電源及びグラウンドの接続の一部分についての上面図である。

本実施の形態の半導体パッケージに搭載される半導体チップ１は外周に近いパッド列２９−１と、チップの内側に位置するパッド列２９−２を持つ。

パッド列２９−１に属するパッドには電源及びグラウンドのワイヤが接続される。パッド列２９−２に属するパッドには、信号、グラウンド、及びＩ／Ｏ電源のワイヤが接続される。

グラウンドパッド２６にはチップを囲む配線形状の部分に短い櫛歯状グラウンドパッド３１、長い櫛歯状グラウンドパッド３２が突出して設けられている。櫛歯状パッド３１、３２の幅はパッド列２９−１に属するパッドから並行に張られたワイヤ２本が接続可能な幅とする。そして、パッド列２９−１に属するパッドから異なる２種類の長さのグラウンドワイヤ１２−１、１２−２をボンディングする。なお、電源とグラウンドワイヤの距離をチップ側のパッドより広げることが本発明の目的であるため、グラウンドワイヤ１２−１とグラウンドワイヤ１２−２の長さの差は、パッド列２９−１に属する隣接するパッド同士の間隔以上とする。

長い櫛歯状グラウンドパッド３２にはパッド列２９−２に属するパッドから異なる２種類の長さのグラウンドワイヤ１２−３、１２−４をボンディングする。グラウンドワイヤ１２−３とグラウンドワイヤ１２−４の長さの差もパッド列２９−２に属する隣接するパッドの間隔以上とする。

グラウンドワイヤ１２−１、１２−２の間（ここで用いる「間」とはワイヤ間の意味であり、必ずしもワイヤ接続点の間ではない）、グラウンドワイヤ１２−３、１２−４の間には、それぞれビアホールが接続可能なスペースを空けてボンディングを行う。この設けたスペースに、それぞれビアホール２１−１、２１−２を設ける。

図６において、ボンディングに必要なパッド幅を効率的にとるために、短い櫛歯状グラウンドパッド３１、長い櫛歯状グラウンドパッド３２はチップ端に対して斜めとなった平行四辺形形状としているが、本発明はこれに制限されるものではない。

短い櫛歯状グラウンドパッド３１、長い櫛歯状グラウンドパッド３２に挟まれる位置に、電源パッド２５を配置する。グラウンドビア２１−２近傍に電源ビア配置する。これにより、電源パッド２５と図示しない下層の配線との接続を取る。

各櫛歯状グラウンドパッド３１、３２同様に、電源パッド２５もパッド列２９−１に属するパッドから２本分のワイヤボンディングが可能な幅とする。この電源パッド２５に接続される電源ワイヤ１１−１、１１−２は各櫛歯状グラウンドパッド３１、３２に接続されるグラウンドワイヤと平行になるようにパッド列２９−１に属するパッドと接続されている。電源ワイヤ１１−１のワイヤ長はグラウンドワイヤ１２−１のワイヤ長とほぼ等しい。また、電源ワイヤ１１−２のワイヤ長はグラウンドワイヤ１２−２のワイヤ長とほぼ等しいものとする。

電源ワイヤ１１−１とグラウンドワイヤ１２−１の間に電源ワイヤ１１−２あるいはグラウンドワイヤ１２−２が配置されるようにする。この際、略等しい長さの電源ワイヤとグラウンドワイヤがチップパッドの一つおきに配置されるようにする。このように配置することで、パッケージ表層３０へのボンディング間隔がチップ列２９−１に属するチップ間隔の約２倍とすることが可能となる。これにより、狭ピッチのワイヤボンディングであっても、長さの等しい電源ワイヤとグラウンドワイヤを平行に配置することができる。結果、寄生インダクタンスを低減できる。

また、グラウンドワイヤ１２−３、１２−４と平行かつ近接して信号ワイヤ１３−１、１３−２をボンディングできるように長い櫛歯状グラウンドパッド３２の先端近傍に信号パッド２７−１、２７−２を配置する。

信号パッド２７−１には信号ワイヤ１３−１が接続されている。信号ワイヤ１３−１はパッド列２９−２に属するパッドと接続されている。この信号ワイヤ１３−１のワイヤ長とグラウンドワイヤ１２−３のワイヤ長はほぼ等しいものとするグラウンドワイヤ１２−３と信号ワイヤ１３−１の間にはグラウンドワイヤ１２−４あるいは信号ワイヤ１３−２が配置されるようにする。これにより、電源ワイヤとグラウンドワイヤ同様に、パッケージ表層３０へのボンディング間隔をチップ列２９−２に属するチップの間隔の２倍とすることができる。合わせて、狭ピッチのボンディングであっても、信号ワイヤとグラウンドワイヤを同じ長さで平行かつ近接させることができる。結果、寄生インダクタンスの低減が可能となる。

同様に、Ｉ／Ｏ電源パッド２８を信号パッド２７−１、２７−２近傍に配置する。これにより、信号ワイヤと近傍かつ平行になるように電源ワイヤ１４−１、１４−２をボンディング可能になる。結果規制インダクタンスを低減可能となる。

なお、前記電源パッド２５と前記Ｉ／Ｏ電源パッド２８の両方に平行となるため、長い櫛歯状グラウンドパッド３２は前記電源パッド２５及び前記電源パッド２８に平行する区間の２倍以上の長さを持つものとする。

図７は、本発明の第１の実施の形態に関わる別のパッケージの電源及びグラウンドの接続の一部分についての上面図である。

本図においてもグラウンドパッド２６から突出する形で、短い櫛歯状グラウンドパッド３１、長い櫛歯状グラウンドパッド３２がパッケージ２上に設けられている。そしてこれらの短い櫛歯状グラウンドパッド３１、長い櫛歯状グラウンドパッド３２に挟まれる形で電源パッド２５を持つ点では図６同様である。

しかし図６と異なり、電源ワイヤ１１−１とグラウンドワイヤ１２−１が最も接近するように配置する。図上では対象となる電源ワイヤ１１−１とグラウンドワイヤ１２−１の図番に実線で囲みを加えている。また同じように、同じ長さの電源ワイヤ１１−２とグラウンドワイヤ１２−２が最も接近するように配置する。図上では対象となる電源ワイヤ１１−２とグラウンドワイヤ１２−２の図番に一点鎖線で囲みを加えている。

このようにすることで、電源ワイヤとグラウンドワイヤ間の相互インダクタンスが最大化され、ワイヤの寄生インダクタンスを低減することができる。

図７の実施の形態は、ワイヤの寄生インダクタンス低減に重きを置いたものである。パッケージ表層３０でのボンディングピッチを広げる効果は、図６に比べると小さくなるが、ワイヤ１本分のパッド幅となっている特許文献１のような構造よりはパッドサイズが大きく、狭ピッチのボンディングへの適用も容易となっている。

以上のように、自己インダクタンスを小さくすると共に、相互インダクタンスを可能な限り大きくすることで、寄生インダクタンスの低減を図ることを可能とする。

（第２の実施の形態）
次に、本発明の第２の実施の形態について説明する。

図８は、本発明の第２の実施の形態に関わるパッケージの電源及びグラウンドの接続の一部分についての上面図である。なお、本図においては、信号ワイヤとＩ／Ｏ電源ワイヤについては図示していない。

本実施の形態は電源ワイヤとグラウンドワイヤの寄生インダクタンス低減に特化したものである。

本実施の形態では、グラウンドパッド２６から櫛歯状グラウンドパッド３４が突出する点は第１の実施の形態と同様である。本実施の形態では、電源についても配線上のパッド２５から櫛歯状電源パッド３３が突出した形状となっている点に特徴がある。

櫛歯状電源パッド３３および櫛歯状グラウンドパッド３４には、短いワイヤと長いワイヤが交互になるように配置している。また、パッケージ表層３０でのボンディングワイヤのピッチをパッド列２９に配された隣接するパッドの間隔の２倍に広げている。

加えて、短いワイヤの長さと長いワイヤの長さの差はパッド列２９に配された隣接するパッドの間隔以上の差があるとする。

合わせて、電源用のビアホール２０とグラウンド用のビアホール２１は、電源パッド２５とグラウンドパッド２６に接続される。

このようにすることで、図７同様の効果を発揮することが可能となる。また、従来の実施の形態として示した図３の構造の置き換えが容易であり、多種のパッケージの給電系インダクタンスの低減に有用である。

（第３の実施の形態）
次に、本発明の第３の実施の形態について説明する。

図９は、本発明の第３の実施の形態に関わるパッケージの電源及びグラウンドの接続の一部分についての上面図である。

本発明の第３の実施の形態は、第２の実施の形態同様に、電源ワイヤとグラウンドワイヤの寄生インダクタンス低減に特化したものである。

電源パッド２５とグラウンドパッド２６が櫛歯状のパッド部分を持つ点は第２の実施の形態同様である。ただし、櫛歯状電源パッド３３及び櫛歯状グラウンドパッド３４の幅がワイヤ４本分となっている点が第２の実施の形態と相違する。

櫛歯状電源パッド３３には、２種類の長さの電源ワイヤ１１−１、１１−２、１１−３、１１−４がボンディングされている。

また櫛歯状グラウンドパッド３４にも、２種類の長さのグラウンドワイヤ１２−１、１２−２、１２−３、１２−４がボンディングされている。

これらの電源ワイヤ及びグラウンドワイヤは長いワイヤと短いワイヤが交互になるように配置されている。このように配置することで、第２の実施の形態同様に、パッケージ表層でのボンディングピッチを広くし、狭ピッチのボンディングであっても同じ長さの電源ワイヤとグラウンドワイヤを近接して平行配置することが可能となる。この結果ワイヤ起因の寄生インダクタンスの低減が可能となる。

さらに本実施の形態では、櫛歯状電源パッド３３及び櫛歯状グラウンドパッド３４の幅を４本のワイヤ分とすることで、櫛歯状電源パッド３３及び櫛歯状グラウンドパッド３４上に、それぞれ電源用のビアホール２０とグラウンド用のビアホール２１を配置することが可能となる。これにより本実施の形態では、電源ビアホール２０とグラウンドビアホール２１が近接して配置されるため、ビアホールの寄生インダクタンスも低減できる利点がある。

図１０は、本発明の第３の実施の形態に関わるチップの電源及びグラウンドの接続の一部分についての上面図である。

この図のワイヤボンディングの配置、電源パッド２５及びグラウンドパッド２６の形状は、図９同様である。

本図においては、半導体チップ１側のワイヤパッドとは別に電源とグラウンドが交互に配置されたチップ内配線との接続点３５を持ち、その間をチップ上配線３６で接続されている点を新たに開示する。

このように電源とグラウンドが交互に並ぶように、チップ内配線との接続点３５を配置することで、チップ側のワイヤパッドで電源とグラウンドが連続して４個並ぶことによるチップ内給電の偏りを回避することを可能にすることも可能である。

図１１は、本発明の第３の実施の形態に関わる別のパッケージの電源及びグラウンドの接続の一部分についての上面図である。

本図においても、電源パッド２５とグラウンドパッド２６が櫛歯状電源パッド３３及び櫛歯状グラウンドパッド３４を持つ点は同様である。ただし、本図における櫛歯状電源パッド３３及び櫛歯状グラウンドパッド３４は電源ワイヤ１１−４とグラウンドワイヤ１２−１〜４の接続点を結ぶと台形となるようにボンディングを行い、櫛歯状パッド３３と３４も台形となっている点が異なる。

櫛歯状パッドを台形とすることで、電源用のビアホール２０およびグラウンド用のビアホール２１を櫛歯状パッド３３と３４内に配置するスペースを広くとることができる利点がある。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更が可能であることは言うまでもない。

本発明は、半導体チップのワイヤボンディング方法についてのものである。半導体チップ上に実装されるアプリケーション回路、すなわちＣＰＵや無線通信用回路、などに拘束されることなく広く適用可能である。

１…半導体チップ、２…パッケージ、３…プリント基板、４…ボンディングワイヤ、
５…導体層、６…ビアホール、７…ハンダボール、８…パッケージ基板導体層、
９…バイパスコンデンサ、１０…パッケージ基板ビアホール、
１１、１１−１、１１−２、１１−３、１１−４…電源ワイヤ、
１２、１２−１、１２−２、１２−３、１２−４…グラウンドワイヤ、
１３−１、１３−２…信号ワイヤ、１４−１、１４−２…電源ワイヤ、
２０、２１、２１−１、２１−２…ビアホール、
２５…電源パッド、２６…グラウンドパッド、２７−１、２７−２…信号パッド、
２８…Ｉ／Ｏ電源パッド、２９、２９−１、２９−２…パッド列、
３０…パッケージ表層、
３１…短い櫛歯状グラウンドパッド、３２…長い櫛歯状グラウンドパッド、
３３…櫛歯状電源パッド、３４…櫛歯状グラウンドパッド、
３５…接続点、３６…チップ上配線。

Claims (19)

1. 半導体チップを搭載し、前記半導体チップとワイヤボンディングによる接続を有する半導体パッケージであって、
   該半導体パッケージは前記ワイヤボンディングの接続点であるグラウンドパッドを表層に有し、
   前記グラウンドパッドは該半導体パッケージ表層上で突出する櫛歯状グラウンドパッドを有し、
   前記櫛歯状グラウンドパッドに２以上のグラウンドワイヤが接続されることを特徴とする半導体パッケージ。
2. 請求項１記載の半導体パッケージにおいて、更に２以上の電源ワイヤが接続される電源パッドを有し、
   前記２以上のグラウンドワイヤの一のグラウンドワイヤと前記２以上の電源ワイヤの一の電源ワイヤは略平行かつ略同長の組みを構成することを特徴とする半導体パッケージ。
3. 請求項２記載の半導体パッケージにおいて、前記櫛歯状グラウンドパッドは２以上存在し、
   前記電源パッドは２つの前記櫛歯状グラウンドパッドに挟まれるように該半導体パッケージ表層に配置されることを特徴とする半導体パッケージ。
4. 請求項１記載の半導体パッケージにおいて、前記櫛歯状グラウンドパッドに接続される前記２以上のグラウンドワイヤの長さが前記半導体チップ側のワイヤパッドの間隔以上に差があることを特徴とする半導体パッケージ。
5. 請求項４記載の半導体パッケージにおいて、
   前記櫛歯状のグラウンドパッドの一部が電源パッドと平行する部分の２倍以上の長さを有し、
   前記２倍以上の長さを有する櫛歯状グラウンドパッドの先端側に前記半導体チップから前記グラウンドワイヤとは異なる長さのグラウンドワイヤが接続され、
   前記２倍以上の長さを有する櫛歯状グラウンドパッドの先端側に接続されたグラウンドワイヤと平行になるように信号ワイヤが配置されることを特徴とする半導体パッケージ。
6. 請求項５記載の半導体パッケージにおいて、さらに該半導体パッケージ表層上にＩ／Ｏ電源用パッドを有し、
   前記信号ワイヤと平行になるように前記Ｉ／Ｏ電源用パッドにＩ／Ｏ電源ワイヤが接続されていることを特徴とする半導体パッケージ。
7. 請求項６記載の半導体パッケージにおいて、
   前記電源パッドの該半導体パッケージの外周側に接触するように電源ビアホールを有し、
   前記Ｉ／Ｏ電源用パッドの半導体チップ側に接触するようにＩ／Ｏ電源ビアホールを有し、
   前記電源ビアホールあるいは前記Ｉ／Ｏ電源ビアホール近傍の前記櫛歯状グラウンドパッドにグラウンドビアホールを有することを特徴とする半導体パッケージ。
8. 請求項７記載の半導体パッケージにおいて、
   前記Ｉ／Ｏ電源ワイヤ及び前記Ｉ／Ｏ電源ワイヤと平行かつ等しい長さである前記グラウンドワイヤは長いワイヤと短いワイヤが交互に配置され、
   前記信号ワイヤ及び、前記信号ワイヤと前記Ｉ／Ｏ電源ワイヤに平行かつ等しい長さであるグラウンドワイヤは長いワイヤと短いワイヤが交互に配置されることを特徴する半導体パッケージ。
9. 半導体チップを搭載し、前記半導体チップとワイヤボンディングによる接続を有する半導体パッケージであって、
   該半導体パッケージは前記ワイヤボンディングの接続点であるグラウンドパッド、及び電源パッドを表層に有し、
   前記グラウンドパッドは該半導体パッケージ表層上で突出する櫛歯状グラウンドパッドを有し、
   前記電源パッドは該半導体パッケージ表層上で突出する櫛歯状電源パッドを有し、
   前記櫛歯状グラウンドパッド及び前記櫛歯状電源パッドが該半導体パッケージの周方向で隣接することを特徴とする半導体パッケージ。
10. 請求項９記載の半導体パッケージにおいて、前記グラウンドパッドを該半導体パッケージの内周側に、前記電源パッドを該半導体パッケージの外周側に配置することを特徴とする半導体パッケージ。
11. 請求項１０記載の半導体パッケージにおいて、前記櫛歯状グラウンドパッド及び前記櫛歯状電源パッドにはそれぞれ長さの異なるワイヤが２本配置され、
    前記櫛歯状グラウンドパッドに配置された２本のワイヤ及び前記櫛歯状電源パッドに配置された２本のワイヤは長さの長いワイヤと長さの短いワイヤが交互になることを特徴とする半導体パッケージ。
12. 請求項１１記載の半導体パッケージにおいて、前記櫛歯状グラウンドパッド及び前記櫛歯状電源パッドの形状がチップ端に対して斜めとなる略平行四辺形の形状を持つことを特徴とする半導体パッケージ。
13. 請求項１０記載の半導体パッケージにおいて、前記櫛歯状グラウンドパッドには２種類の長さを持つワイヤが計４本配置され、
    前記櫛歯状グラウンドパッドに配置された長いワイヤの接続点と短いワイヤの接続点の間にグラウンド接続用のビアホールが配置されることを特徴とする半導体パッケージ。
14. 請求項１３記載の半導体パッケージにおいて、前記櫛歯状グラウンドパッドをチップ端に対して斜めとなった平行四辺形とし、同じ前記櫛歯状グラウンドパッドに接続された４本の前記ワイヤの接続位置を前記櫛歯状グラウンドパッドの中心線から等間隔とすることを特徴とする半導体パッケージ。
15. 請求項１３記載の半導体パッケージにおいて、前記櫛歯状グラウンドパッドをチップ端に対して斜めとなった台形とし、同じ前記櫛歯状グラウンドパッドに接続された４本の前記ワイヤの接続位置を前記櫛歯状グラウンドパッドの中心線から等間隔とすることを特徴とする半導体パッケージ。
16. 請求項１０記載の半導体パッケージにおいて、前記櫛歯状電源パッドには２種類の長さを持つワイヤが計４本配置され、
    前記櫛歯状電源パッドに配置された長いワイヤの接続点と短いワイヤの接続点の間に電源接続用のビアホールが配置されることを特徴とする半導体パッケージ。
17. 請求項１６記載の半導体パッケージにおいて、前記櫛歯状電源パッドをチップ端に対して斜めとなった平行四辺形とし、同じ前記櫛歯状電源パッドに接続された４本の前記ワイヤの接続位置を前記櫛歯状電源パッドの中心線から等間隔とすることを特徴とする半導体パッケージ。
18. 請求項１６記載の半導体パッケージにおいて、前記櫛歯状電源パッドをチップ端に対して斜めとなった台形とし、同じ前記櫛歯状電源パッドに接続された４本の前記ワイヤの接続位置を前記櫛歯状電源パッドの中心線から等間隔とすることを特徴とする半導体パッケージ。
19. 請求項９ないし１８のいずれか１項に記載の半導体パッケージにおいて、
    前記半導体チップの表層にワイヤパッドに接続した配線を持ち、前記半導体チップ内配線との接続箇所において電源とグラウンドが交互になるように配置することを特徴とする半導体パッケージ。

Images