JP3111974B2 - 半導体装置用基板 - Google Patents

半導体装置用基板

Info

Publication number
JP3111974B2
JP3111974B2 JP10119550A JP11955098A JP3111974B2 JP 3111974 B2 JP3111974 B2 JP 3111974B2 JP 10119550 A JP10119550 A JP 10119550A JP 11955098 A JP11955098 A JP 11955098A JP 3111974 B2 JP3111974 B2 JP 3111974B2
Authority
JP
Japan
Prior art keywords
wiring
power supply
ground
ground wiring
supply wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10119550A
Other languages
English (en)
Other versions
JPH11312705A (ja
Inventor
賢治 大谷内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10119550A priority Critical patent/JP3111974B2/ja
Publication of JPH11312705A publication Critical patent/JPH11312705A/ja
Application granted granted Critical
Publication of JP3111974B2 publication Critical patent/JP3111974B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48233—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置用基板に
関する。
【０００２】
【従来の技術】図５、図６は従来の半導体装置用基板を
示す。１は半導体素子であり、その周囲には、半導体素
子１を囲むように電源配線４、グランド配線５がそれぞ
れリング状に配置され、さらにその周囲にフィンガー状
に形成されたフィンガーリード６が形成されている。前
記電源配線４及びグランド配線５はそれぞれ四角状に形
成されており、ワイヤ−の長さが違う群の数は３つあっ
た。すなわち、半導体素子１上の電極２と電源配線４，
グランド配線５及びフィンーリード６にそれそれ接続す
る、金属細線である電源配線４に接続する金属細線３４
と、グランド配線５に接続する金属配線３５と、フィン
ガーリードに接続する金属細線３６の３種類あった。
【０００３】
【発明が解決しようとする課題】上述の従来の半導体装
置用基板にあっては次の問題があった。ワイヤーの長さ
の違う群が３つと多く、また、最短ワイヤーの群と最長
ワイヤーの群のワイヤーの長さが極端に違ってしまうた
め、各群に対してワイヤーの形状制御のパラメータ設定
を行わなければならず、また、その設定作業は高度な技
術を必要としていた。
【０００４】本発明の目的は、半導体素子の電極と電源
配線、グランド配線、フィンガーリードの各配線とを接
続する金属細線（ワイヤー）として、その長さがせいぜ
い２種類あれば足り、電極と電源配線、グランド配線、
フィンガーリードの各配線とを金属細線で接続するワイ
ヤーボンディング工程におけるパラメータ設定の作業が
大幅に簡素化できる半導体装置用基板を提供することに
ある。
【０００５】
【課題を解決するための手段】請求項１にかかる発明で
は、半導体素子の周囲を囲むように電源配線、グランド
配線をリング状に配置し、その周囲にフィンガー状に複
数形成されたフィンガーリードを配置した半導体装置用
基板において、前記電源配線及びグランド配線を、それ
ぞれ、基部と該基部から一側方へ突出する複数の歯部と
を有する櫛歯形状に形成し、それら櫛歯形状の電源配線
及びグランド配線のそれぞれの歯部を、同じ方向を向く
ようにかつ側方から見て重なるように互い違いに配置
し、前記電源配線と前記グランド配線の基部の一方に
は、歯部との干渉を避ける凹所が設けられていることを
特徴としている。請求項２にかかる発明では、半導体素
子の周囲を囲むように電源配線、グランド配線をリング
状に配置し、その周囲にフィンガー状に複数形成された
フィンガーリードを配置した半導体装置用基板におい
て、前記電源配線及びグランド配線を、それぞれ、基部
と該基部から一側方へ突出する複数の歯部とを有する櫛
歯形状に形成し、それら櫛歯形状の電源配線及びグラン
ド配線のそれぞれの歯部を、互いに対向するようにかつ
側方から見て重なるように互い違いに配置したことを特
徴としている。請求項３にかかる発明では、前記フィン
ガーリードを、前記電源配線及びグランド配線の歯部ど
うしの間に、配置したことを特徴としている。
【０００６】本発明によれば、半導体素子の電極と電源
配線及び同電極とグランド配線をそれぞれ接続する金属
細線は同じ長さのもので足り、さらには電極とフィンガ
ーリードを接続する金属細線も同じ長さとすることもで
きる。したがって、電極と電源配線、グランド配線、フ
ィンガーリードの各配線とを金属細線で接続するワイヤ
ーボンディング工程におけるパラメータ設定の作業が大
幅に簡素化できる。
【０００７】
【発明の実施の形態】以下、本発明の実施の形態につい
て図を参照して詳細に説明する。 ＜第１の実施の形態＞図１、図２は本発明にかかる半導
体装置基板の第１の実施の形態を示すものである。１は
半導体素子、２は半導体素子の電極、４１は半導体素子
１を搭載する領域の周囲を囲むようにリング状に形成さ
れた電源配線，５１はさらにその外側にリング状の形成
されたグランド配線、６は複数のフィンガーリード、７
は基板である。
【０００８】前記電源配線４１及びグランド配線５１
は、それぞれ、基部４２、５２と、該基部４２、５２か
ら一側方へ突出する複数の歯部４３，…５３，…とを有
する櫛歯形状に形成されている。そして、櫛歯形状に形
成した電源配線４１及びグランド配線５１は、それぞれ
の歯部４３，…、５３，…どうしがかみ合うように配置
されている。具体的には、歯部４３，…、５３，…どう
しが対向するように、かつ側方から見て互いに重なり合
うよう配置している。
【０００９】上記構成の半導体装置用基板では、電源配
線４１，グランド配線５１を櫛歯形状に形成し、かつ互
いに歯部４３，…５３，…どうしがかみ合うように配置
されているため、半導体素子１上の電極２と電源配線４
１，グランド配線５１及びフィンガーリード６１にそれ
それ接続する金属細線は、その接続する位置（具体的に
は歯部４３，…、５３，…を接続する位置として選ぶ場
合）により、電源配線４１に接続する金属細線７４と、
グランド配線５１に接続する金属細線７５の第１群と、
フィンガーリード６１に接続する金属細線７６の第２群
の２つの群に分類することが可能となる。すなわち、金
属細線の長さの違う２つの群に分類することが可能とな
る。
【００１０】このように、電極２と電源配線４１、グラ
ンド配線５１及びフィンガーリード６１とを接続する金
属細線として、長さの違う群が２つあれば足り、半導体
素子１上の電極２と電源配線４１、グランド配線５１、
フィンガーリード６１の各配線とを金属細線で接続する
ワイヤーボンディング工程において、半導体素子１上の
電極２から各配線までの金属細線の形状を制御する作業
が２つの群に対して行うだけですむことから、ボンディ
ング装置へのパラメータ設定の作業が大幅に簡素化する
ことが可能となる。
【００１１】また、電源配線４１，グランド配線５１を
形成し、金属細線を接続する領域（歯部４３，…、５
３，…）をだぶらせて配置することが可能になるため、
グランド配線５１及びフィンガーリード６１を半導体素
子１近くに配置することが可能となる。この結果、グラ
ンド配線５１に接続する金属細線及びフィンガーリード
６１に接続する金属細線を短くすることができ、資材コ
ストを低減することが可能となる。
【００１２】＜第２の実施の形態＞図３、図４は本発明
にかかる半導体装置基板の第２の実施の形態を示すもの
である。この実施の形態では、前記櫛歯形状の電源配線
４１及びグランド配線５１のそれぞれの歯部４３，…、
５３，…を、同じ方向（外方）を向くように配置し、外
側に配置されるグランド配線５１の基部５２の一方に
は、内側の電源配線４１の歯部４３との干渉を避けるた
めの凹所５４が設けられている。また、フィンガーリー
ド６１の先端を、前記電源配線４１及びグランド配線５
１の歯部４３，…、５３，…どうしの間に配置してい
る。すなわち、櫛歯形状に形成した電源配線４１，グラ
ンド配線５１の歯部４３，…、５３，…を互いにかみ合
うように構成し、さらにフィンガーリード６の先端をも
かみ合うように構成した。
【００１３】この実施の形態では、半導体素子１上の電
極２と電源配線４１，グランド配線５１及びフィンガー
リード６１にそれそれ接続する金属細線である電源配線
４１に接続する金属細線７４とグランド配線５１に接続
する金属細線７５とフィンガーリード６１に接続する金
属細線７６は全て一つの分類とすることが可能となる。
すなわち、金属細線の長さは全て同じ一つの群に集約す
ることが可能となる。
【００１４】したがって、半導体素子１上の電極２と電
源配線４１、グランド配線５１、フィンガーリード６１
の各配線とを金属細線で接続するワイヤーボンディング
工程において半導体素子１上の電極２から各配線までの
金属細線の形状を制御する作業は１つの群に対して行う
だけですむため、ボンディング装置へのパラメータ設定
の作業がさらに大幅に簡素化することが可能になる。
【００１５】また、電源配線４１，グランド配線５１及
びフィンガーリード６１と金属細線を接続する領域をだ
ぶらせて配置することが可能になるため、グランド配線
５１及びフィンガーリード６１を半導体素子１近くに配
置することが可能となり、グランド配線５１に接続する
金属細線及びフィンガーリード６１に接続する金属細線
を短くすることができ、資材コストを低減することが可
能となる。
【００１６】なお、上記実施の形態では、半導体素子１
の外側に電源配線４１及びグランド配線５１を順に配置
した例について本発明を適用した例について説明してい
るが、これに限られることなく、逆に、半導体素子１に
近い方にグランド配線５１を配置し、その外側に電源配
線４１を配置するものについても本発明は適用可能であ
る。
【００１７】
【発明の効果】以上説明したように、本発明によれば、
半導体素子上の電極と電源配線，グランド配線及びフィ
ンガーリードにそれそれ接続する金属細線は、その接続
する位置により、電源配線に接続する金属細線と、グラ
ンド配線に接続する金属配線の第１群と、フィンガーリ
ードに接続する金属細線の第２群の２つの群に分類する
こと、あるいはそれらを全て共通の群とすることができ
る。
【００１８】このように、電極と電源配線、グランド配
線及びフィンガーリードとを接続する金属細線として、
長さの違う群が２つ、あるいは１つあれば足り、半導体
素子上の電極と電源配線、グランド配線、フィンガーリ
ードの各配線とを金属細線で接続するワイヤーボンディ
ング工程において、半導体素子上の電極から各配線まで
の金属細線の形状を制御する作業が２つの群あるいは１
つの群に対して行うだけですむことから、ボンディング
装置へのパラメータ設定の作業が大幅に簡素化すること
が可能となる。また、電源配線，グランド配線を形成
し、金属細線を接続する領域をだぶらせて配置すること
が可能になるため、グランド配線及びフィンガーリード
を半導体素子近くに配置することが可能となる。この結
果、グランド配線に接続する金属細線及びフィンガーリ
ードに接続する金属細線を短くすることができ、資材コ
ストを低減することが可能となる。
【図面の簡単な説明】
【図１】 図１は本発明の実施の形態の上面図
【図２】 図２は本発明の実施の形態の側面図
【図３】 図３は本発明の他の実施の形態の上面図
【図４】 図４は本発明の他の実施の形態の側面図
【図５】 図５は従来技術の技術を示す上面図
【図６】 図６は従来の技術を示す側面図
【符号の説明】
１…半導体素子、 ２…電極、７…基板、
４１…電源配線、４２…基部 ４
３…歯部 ５１…グランド配線、 ５２…基部 ５３…歯部 ６１…フィンガーリード、７
４…電源配線に接続する金属細線、７５…グランド配線
に接続する金属細線、７６…フィンガーリードに接続す
る金属細線、

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体素子の周囲を囲むように電源配
    線、グランド配線をリング状に配置し、その周囲にフィ
    ンガー状に複数形成されたフィンガーリードを配置した
    半導体装置用基板において、 前記電源配線及びグランド配線を、それぞれ、基部と該
    基部から一側方へ突出する複数の歯部とを有する櫛歯形
    状に形成し、それら櫛歯形状の電源配線及びグランド配
    線のそれぞれの歯部を、同じ方向を向くようにかつ側方
    から見て重なるように互い違いに配置し、前記電源配線
    と前記グランド配線の基部の一方には、歯部との干渉を
    避ける凹所が設けられていることを特徴とする半導体装
    置用基板。
  2. 【請求項２】 半導体素子の周囲を囲むように電源配
    線、グランド配線をリング状に配置し、その周囲にフィ
    ンガー状に複数形成されたフィンガーリードを配置した
    半導体装置用基板において、 前記電源配線及びグランド配線を、それぞれ、基部と該
    基部から一側方へ突出する複数の歯部とを有する櫛歯形
    状に形成し、それら 櫛歯形状の電源配線及びグランド配
    線のそれぞれの歯部を、互いに対向するようにかつ側方
    から見て重なるように互い違いに配置したことを特徴と
    する半導体装置用基板。
  3. 【請求項３】 前記フィンガーリードを、前記電源配線
    及びグランド配線の歯部どうしの間に、配置したことを
    特徴とする請求項１記載の半導体装置用基板。
JP10119550A 1998-04-28 1998-04-28 半導体装置用基板 Expired - Fee Related JP3111974B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10119550A JP3111974B2 (ja) 1998-04-28 1998-04-28 半導体装置用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10119550A JP3111974B2 (ja) 1998-04-28 1998-04-28 半導体装置用基板

Publications (2)

Publication Number Publication Date
JPH11312705A JPH11312705A (ja) 1999-11-09
JP3111974B2 true JP3111974B2 (ja) 2000-11-27

Family

ID=14764095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10119550A Expired - Fee Related JP3111974B2 (ja) 1998-04-28 1998-04-28 半導体装置用基板

Country Status (1)

Country Link
JP (1) JP3111974B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368153A (ja) * 2001-06-01 2002-12-20 Ibiden Co Ltd 電子部品搭載用基板
JP2005032871A (ja) 2003-07-09 2005-02-03 Renesas Technology Corp 半導体装置
JP2010010419A (ja) * 2008-06-27 2010-01-14 Nec Electronics Corp 半導体装置
JP2011165858A (ja) * 2010-02-09 2011-08-25 Renesas Electronics Corp 半導体パッケージ

Also Published As

Publication number Publication date
JPH11312705A (ja) 1999-11-09

Similar Documents

Publication Publication Date Title
JPH0482279A (ja) 半導体装置
JP3111974B2 (ja) 半導体装置用基板
JPH07263665A (ja) 半導体装置
JP2003289138A5 (ja)
JPH01268038A (ja) ワイヤボンディング方法とボンディングツール及び半導体装置
JPH04243156A (ja) プラスチックｐｇａパッケージ
JPS58207646A (ja) 半導体装置
JP2504232B2 (ja) 半導体装置用リ―ドフレ―ム
JP2002246410A (ja) 半導体装置
JPH01110752A (ja) 半導体装置
JP3292014B2 (ja) 弾性表面波フィルタ
JPS62242365A (ja) Ｍｏｓ形出力回路素子
JPH01312866A (ja) 半導体装置用リードフレーム
JP3893328B2 (ja) 電力用半導体装置
JPH04147634A (ja) 半導体装置用セラミックパッケージ
JPH0322448A (ja) Ｔａｂ方式半導体装置用リードフレーム
JPS6230498B2 (ja)
JPH0750314A (ja) 半導体装置とそのワイヤボンディング方法
JPH0545065B2 (ja)
JPH03230556A (ja) 半導体装置用リードフレーム
JPH05243467A (ja) 半導体装置のリードフレーム
JPS6294968A (ja) 半導体素子用リ−ドフレ−ム
JP2000294716A (ja) リードフレーム
JP2021182825A5 (ja)
JPS61194774A (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000822

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 10

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130922

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees