JP2003133470A - アレイ型ボンディングパッドを備える半導体チップおよびそのパッケージ - Google Patents

アレイ型ボンディングパッドを備える半導体チップおよびそのパッケージ

Info

Publication number
JP2003133470A
JP2003133470A JP2002188887A JP2002188887A JP2003133470A JP 2003133470 A JP2003133470 A JP 2003133470A JP 2002188887 A JP2002188887 A JP 2002188887A JP 2002188887 A JP2002188887 A JP 2002188887A JP 2003133470 A JP2003133470 A JP 2003133470A
Authority
JP
Japan
Prior art keywords
pads
bonding pad
row
bonding
bonding pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002188887A
Other languages
English (en)
Inventor
Wen-Lung Cheng
文隆 鄭
I-Feng Chang
▲逸▼鳳 張
Hung-Cheng Huang
宏政 黄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ali Corp
Original Assignee
Acer Laboratories Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Acer Laboratories Inc filed Critical Acer Laboratories Inc
Publication of JP2003133470A publication Critical patent/JP2003133470A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48233—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】アレイ型ボンディングパッドを備える半導体チ
ップおよびそのパッケージを提供する。 【解決手段】半導体チップは、チップの上表面周辺に位
置する複数のボンディングパッドを備え、その特徴は、
ボンディングパッドは最内列ボンディングパッドと、内
列ボンディングパッドと、外列ボンディングパッド及び
最外列ボンディングパッドと、からなる、少なくとも４
列に配列され、最内列ボンディングパッド及び内列ボン
ディングパッドは信号パッドからなり、最外列ボンディ
ングパッド及び外列ボンディングパッドはパワーパッド
及び接地パッドからなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップおよ
びチップパッケージに関するものであって、特に、少な
くとも４列のアレイ型ボンディングパッドのワイヤボン
ディング（wire−bonding）チップパッケージ、例えば
ボールグリッドアレイ（Ball Grid Array、BGA）構造
或いは、フリップチップ（Flip Chip）構造に関するも
のである。
【０００２】半導体技術の発展に伴って、半導体チップ
の動作速度及びその設計の複雑度は日増しに高まってい
る。よって、半導体のパッケージ（packaging）も絶え
間なく創作され、パッケージの効率を向上させている。
【０００３】半導体チップのワイヤボンディングのパッ
ケージ構造において、チップ上のボンディングパッド
（bonding pad）の配置は重要視されている。例えばボ
ールグリッドアレイパッケージ等の基板上の導電トレー
スはリソグラフィー技術により規定され、精細なピッチ
を達成することが出来る。しかし、ボンディングパッド
ピッチは一般に、ワイヤボンディングの作業スペースと
設計基準に制限されるため、導電トレースに見合う大き
さに設計することが出来ない。このように、ICボンディ
ングパッド配置の設計は、パッケージング効率を決定す
る重要な要素の一つとなっている。
【０００４】一般的に、半導体チップの構造と性能は、
外部回路素子との接続数を決定する（入力／出力接続或
いはI／O接続）。更に具体的に言うと、高性能のチップ
は、更に多くのI／O接続を備える。これにより、ICボン
ディングパッド設計はその性能に応じて決定しなければ
ならない。
【０００５】
【従来の技術】現在よく見られる公知のICボンディング
パッド配置設計は、一列（si ngle in line）ボンデ
ィングパッド設計及び交互型（staggered）ボンディン
グパッド設計である。チップの性能に応じて、チップ表
面に設計できる最大許容ボンディングパッド数を増加さ
せることが望ましいが、一列ボンディングパッド設計で
はこの要求を満たすことが出来ない。交互型ボンディン
グパッド設計は最大許容ボンディングパッド数を増加さ
せることが出来、幅広く用いられている。
【０００６】図１及び図２は、公知の交互型ＢＧＡパッ
ケージ１００を示している。パッケージ構造１００は、
基板１２０の上表面に位置する交互型（つまり二列配
列）のボンディングパッド設計のチップ１１０を備え
る。更に、基板１２０の上表面には、接地リング１３
０、パワーリング１４０、複数の導電トレース１６０を
備える。図２で示されるように、チップ１１０上の上表
面には、２列に配列された複数のボンディングパッドを
備える。チップ１１０上のボンディングパッド１２２
は、接地ポテンシャルを供給する接地パッドと、ソース
電圧を提供するパワーパッド及び信号を入力／出力する
信号パッド（或いはＩ／Ｏパッドと称する）とを備え
る。ボンディングパッド１２２は、ボンディングワイヤ
１２２ａ、１２２ｂ、１２２ｃ及び１２２ｄにより、そ
れぞれ、接地リング１３０、パワーリング１４０及び導
電トレース１６０に接続され、基板１２０の上表面の一
部はパッケージボディ１５０に封入されている。
【０００７】図２で示されるように、ボンディングワイ
ヤ１２２ａは、接地パッドとなる外列ボンディングパッ
ド１２２を接地リング１３０と接続する。ボンディング
ワイヤ１２２ｂは、パワーパッドとなる外列ボンディン
グパッド１２２をパワーリング１４０と接続する。ボン
ディングワイヤ１２２ｃと１２２ｄは、外列ボンディン
グパッドとＩ／Ｏパッドとなる内列ボンディングパッド
１２２を導電トレース１６０と接続する。この公知の交
互型ＢＧＡパッケージ１００において、ボンディングパ
ッド１２２は更に多くのＩ／Ｏパッドを備えるため、接
地リング１３０とパワーリング１４０にチップ１１０近
くで接続される接地パッド及びパワーパッドは、外列ボ
ンディングパッド１２２として配置される。更に、少な
くとも４層のボンディングワイヤは異なるループ高さを
備え、ショートの発生を防ぐ。つまり、ワイヤ１２２ａ
と１２２ｂのループ高さ（loop height）は、ボンディ
ングワイヤ１２２ｃより低く、ボンディングワイヤ１２
２ｃのループ高さはボンディングワイヤ１２２ｄより低
い。
【０００８】しかし、公知の交互型ＢＧＡパッケージの
チップに設計できる最大許容ボンディングパッド数は限
りがあり、パッド数を増加させたければチップ面積を大
きくしなければならないため、チップが大きくなり、コ
ストや歩留まり率に影響を与える。
【０００９】図３及び図４は３列型ＢＧＡパッケージ２
００を示している。パッケージ２００は基板２２０の上
表面に設置された３列型ボンディングパッド設計のチッ
プ２１０を備える。更に、基板２２０の上表面には、接
地リング２３０と、パワーリング２４０及び複数の導電
トレース２６０を備える。図４で示されるように、チッ
プ２１０表面は３列に配列されたボンディングパッド２
２２を備えている。チップ２１０上のボンディングパッ
ド２２２は、パワーパッド、接地パッド、Ｉ／Ｏパッド
を備え、外列ボンディングパッド２２２はパワーパッド
及び接地パッドからなり、中間と内列ボンディングパッ
ド２２２はＩ／Ｏパッドからなる。図３で示されるよう
に、ボンディングパッド２２２は３段のボンディングワ
イヤ２２２ａ、２２２ｂ及び２２２ｃにより、それぞ
れ、接地リング２３０、パワーリング２４０、導電トレ
ース２６０に接続される。ボンディングワイヤ２２２ａ
は外列ボンディングパッド２２２を接地リング２３０或
いはパワーリング２４０に接続し、中間層ボンディング
ワイヤ２２２ｂと高層ボンディングワイヤ２２２ｃは、
中間と内側ボンディングパッド２２２を導電トレース２
６０に接続する。なお、チップ２１０、ボンディングワ
イヤ２２２ａ、２２２ｂ、２２２ｃ及び基板２２０の上
表面の一部はパッケージボディ２５０に封入される。
【００１０】公知の３列型ＢＧＡパッケージ２００は、
チップ上に設計できる最大許容ボンディングパッド数を
増加させることができる。しかし、外列ボンディングパ
ッド２２２はパワーパッド及び接地パッドのみであるか
ら、パワーパッド及び接地パッドの数は列数に制限され
る。更に、パワーリング２４０又は接地リング２３０に
パワーパッド又は接地パッドを接続するボンディングワ
イヤ２２２ａは近接して配置され、よって、ボンディン
グワイヤのインダクタンス効果により雑音を生じて、信
号伝達の品質に影響を与える。
【００１１】
【発明が解決しようとする課題】本発明は、アレイ型ボ
ンディングパッドを備える半導体チップのパッケージに
関するものであって、チップ上に設計できる最大許容ボ
ンディングパッド数を増加させることを目的とする。つ
まり、本発明は、同じボンディングパッド数の時、チッ
プサイズを減少させることが出来、コストを抑制し、チ
ップのパッケージ品質を向上させる。
【００１２】本発明は、アレイ型ボンディングパッドを
備える半導体チップのパッケージに関するものであっ
て、ボンディングパッドが生じるインダクタンス効果を
減少させて雑音を減少し、信号伝達の品質を向上させ
る。
【００１３】
【課題を解決するための手段】本発明はパッケージを開
示し、上表面を備え、上表面に接地リング、パワーリン
グ、複数の導電トレースが提供されている基板と、前記
基板上表面に設置され、最内列ボンディングパッドと、
内列ボンディングパッドと、外列ボンディングパッド及
び最外列ボンディングパッドとからなる前記ボンディン
グパッドが、周囲に少なくとも４列に配列されたチップ
と、からなり、前記最内列ボンディングパッド及び前記
内列ボンディングパッドは、信号パッドからなり、前記
外列ボンディングパッド及び前記最外列ボンディングパ
ッドは、パワーパッド及び接地パッドからなる。
【００１４】前述のパッケージは、フリップチップ構造
である。
【００１５】パッケージは、更に、チップの最外列ボン
ディングパッドを前記基板の対応する導電トレースに電
気的に接続する第一組ボンディングワイヤと、チップの
前記外列ボンディングパッドを前記基板の対応する導電
トレースに電気的に接続する第二組ボンディングワイヤ
と、チップの前記内列ボンディングパッドを前記基板の
対応する導電トレースに電気的に接続する第三組ボンデ
ィングワイヤと、チップの前記最内列ボンディングパッ
ドを前記基板の対応する導電トレースにそれぞれ電気的
に接続する第四組ボンディングワイヤと、チップ、ボン
ディングワイヤ及び基板上表面を覆うように形成された
パッケージボディと、からなる。パッケージはボールグ
リッドアレイ（BGA）パッケージである。
【００１６】前記パッケージにおいて、前記最内列ボン
ディングパッドと前記内列ボンディングパッドは、前記
チップの側辺に垂直で、互い違いに配列され、前記外列
ボンディングパッドは、前記チップの側辺に垂直で、前
記最内列ボンディングパッドと一列であり、前記最外列
ボンディングパッドは、前記チップの側辺に垂直で、前
記内列ボンディングパッドと一列である。
【００１７】また、前記ボンディングパッドは、好まし
くは複数のボンディングパッド組を構成し、各ボンディ
ングパッド組は、最内列ボンディングパッドと、内列ボ
ンディングパッドと、外列ボンディングパッドと、最外
列ボンディングパッドと、からなる。さらに、各ボンデ
ィングパッド組の幅は、ボンディングパッドピッチの幅
の２つ分に等しい。
【００１８】本発明は更に、上表面周辺に位置する複数
のボンディングパッドを備える半導体チップを開示し、
半導体チップの特徴は、ボンディングパッドはチップの
各側辺に沿って、少なくとも４列に配列され、その４列
とは、最内列ボンディングパッドと、内列ボンディング
パッドと、外列ボンディングパッド及び最外列ボンディ
ングパッドと、であり、最内列ボンディングパッド及び
内列ボンディングパッドは信号パッドからなり、最外列
ボンディングパッド及び外列ボンディングパッドはパワ
ーパッド及び接地パッドからなる。
【００１９】前記半導体チップにおいて、最内列ボンデ
ィングパッドと内列ボンディングパッドは、チップの側
辺に垂直で互い違いに配列され、外列ボンディングパッ
ドは、チップの側辺に垂直で最内列ボンディングパッド
と一列であり、最外列ボンディングパッドは、チップの
側辺に垂直で内列ボンディングパッドと一列である。
【００２０】また、前記パッケージにおいて、ボンディ
ングパッドは好ましくは、複数のボンディングパッド組
を構成し、各ボンディングパッド組は、最内列ボンディ
ングパッドと、内列ボンディングパッドと、外列ボンデ
ィングパッドと、最外列ボンディングパッドと、からな
る。この他、各ボンディングパッド組の幅は、ボンディ
ングパッドピッチの幅の２つ分に等しい。
【００２１】前記半導体チップは、フリップチップ構
造、或いは、ボールグリッドアレイ構造に適用すること
が出来る。
【００２２】
【発明の実施の形態】上述した本発明の目的、特徴、及
び長所をより一層明瞭にするため、以下に本発明の好ま
しい実施の形態を挙げ、図を参照にしながらさらに詳し
く説明する。
【００２３】図５は、本発明の一具体例によるチップ１
０を説明する。
【００２４】具体例において、チップ１０上にチップの
上表面周辺に位置する複数のボンディングパッド２０が
配置される。本発明の特徴は、ボンディングパッドの設
計にあり、ボンディングパッド２０は少なくとも４列以
上に配列され（具体例では４列）、内側から外側にそれ
ぞれ、最内列ボンディングパッド２４、内列ボンディン
グパッド２３、外列ボンディングパッド２２及び最外列
ボンディングパッド２１である。最内列ボンディングパ
ッド２４及び内列ボンディングパッド２３は信号パッド
となり、外列ボンディングパッド２２及び最外列ボンデ
ィングパッド２１はパワーパッド及び接地パッドとな
る。
【００２５】本発明のボンディングパッド配列を具体的
に説明するため、図６を参照し、図５中のボンディング
パッド２０配列に関する特徴を説明する。
【００２６】図６において、最内列ボンディングパッド
２４と内列パッド２３（即ち、信号パッド）は、公知の
交互型ボンディングパッド配置の方法に類似しており、
チップ１０の側辺に互い違いに配列され、外列ボンディ
ングパッド２２は、チップ１０の側辺に垂直で、最内列
ボンディングパッド２４と一列であり、最外列ボンディ
ングパッド２１は、チップ１０の側辺に垂直で、内列ボ
ンディングパッド２３と一列である。特に、外列ボンデ
ィングパッド２２及び最外列ボンディングパッド２１
（即ち接地パッドとパワーパッド）も、チップ１０の側
辺に互い違いに配列されている。
【００２７】注目すべきことは、隣接するボンディング
パッド２０の間は、ボンディングパッドピッチPを有
し、更に、各列ボンディングパッド２０は、最内列ボン
ディングパッド２４、内列ボンディングパッド２３、外
列ボンディングパッド２２、及び最外列ボンディングパ
ッド２１により、一組のボンディングパッド組２５を構
成している。これにより、各ボンディングパッド２５の
幅は、図６で示されるように、２つのボンディングパッ
ドピッチPの幅２Pに等しい。
【００２８】図７と図８は、本発明の具体例によるアレ
イ型ボンディングパッドチップパッケージ１を説明す
る。
【００２９】図７と図８で示されるように、アレイ型ボ
ンディングパッドを備える半導体チップパッケージ１
は、基板１２を備え、基板１２の上表面に接地リング３
０と、パワーリング４０と、複数の導電トレース６０
と、半導体チップ１０と、を備えている。更に、チップ
１０表面は上述したように、ボンディングパッド２０が
設置され、チップ１０の内から外へ、同様に、最内列ボ
ンディングパッド２４、内列ボンディングパッド２３、
外列ボンディングパッド２２及び最外列ボンディングパ
ッド２１である。
【００３０】図７で示されるように、複数の第一組ボン
ディングワイヤ２１ａは最外列ボンディングパッド２１
を接地リング３０に接続し、ループ高さが第一組ボンデ
ィングワイヤ２１ａより高い複数の第二組ボンディング
ワイヤ２２ａは、外列ボンディングパッド２２をパワー
リング４０に接続し、内列ボンディングパッド２３及び
最内列ボンディングパッド２４は信号パッドとなり、複
数の第三組ボンディングワイヤ２３ａ及び第四ボンディ
ングワイヤ２４ａは、内列ボンディングパッド２３及び
最内列ボンディングパッド２４を導電トレース６０に接
続する。第三ボンディングワイヤ２３ａは第二ボンディ
ングワイヤ２２ａより高いループ高さを備え、第四ボン
ディングワイヤ２４ａはボンディングワイヤ間で、一番
高いループ高さを備える。更に、チップ１０、ワイヤ２
１ａ、２２ａ、２３ａ、２４ａ及び基板１２上表面はパ
ッケージボディ５０に封入される。前記第一組２１ａ、
前記第二組２２ａ、前記第三組２３ａ、前記第四組ボン
ディングワイヤ２４ａは、それぞれ、異なるループ高さ
を備えて、ショートするのを防ぐ。
【００３１】本発明は、半導体チップ上に設計できる最
大許容ボンディングパッド数を増加させることができ
る。つまり、チップサイズはチップ上に提供される同数
のボンディングパッドにより減少させることができ、コ
ストを抑制し、パッケージの品質を向上させることがで
きる。
【００３２】更に、本発明において、パワーパッドと接
地パッドは最外列ボンディングパッドと外列ボンディン
グパッドに配置され、パワーパッドと接地パッドの数は
公知の３列型パッケージより増加する。これは、パワー
パッドと接地パッドをパワーリングと接地リングに接続
する更に多くのボンディングワイヤが必要である。つま
り、本発明は好ましい信号伝達品質を備える半導体チッ
プのパッケージを提供する。
【００３３】ここで、注目すべきことは、本具体例にお
いて、最外列ボンディングパッド２１は接地パッドと
し、第一ボンディングワイヤ２１ａにより、接地リング
３０に接続し、外列ボンディングパッド２２はパワーパ
ッドとし、第二ボンディングワイヤ２２ａにより、パワ
ーリング４０に接続されることである。しかし、本発明
は、このような配置に限定するものではなく、各組ワイ
ヤが隔離されてショートが生じないようにすれば、最外
列ボンディングパッド２１及び外列ボンディングパッド
２２は、パワーパッド或いは接地パッドのどちらにもす
ることが出来る。
【００３４】本発明の半導体チップ及びそのパッケージ
は、フリップチップ構造或いはボールグリッドアレイ構
造及びその他同類のパッケージに適用することが出来
る。また、本発明は、上述の具体例の４列のボンディン
グパッドに限定するものではなく、チップ設計の必要に
応じて、列数を増やすことが出来、チップの機能要求を
満たすことが出来る。
【００３５】本発明では好ましい形態を前述の通り開示
したが、これらは決して本発明に限定するものではな
く、当該技術を熟知する者なら誰でも、本発明の精神と
領域を脱しない範囲内で各種の変更を加えることがで
き、本発明の保護範囲は特許請求の範囲で指定した内容
を基準とする。
【００３６】
【発明の効果】コストの抑制、チップのパッケージ品質
の向上、雑音の減少、信号伝達の品質を向上させること
が出来る。
【図面の簡単な説明】
【図１】公知の交互型ボンディングパッドを備える公知
のBGAパッケージの断面図である。
【図２】図１のパッケージボディが取り除かれたパッケ
ージの上面図である。
【図３】３列型ボンディングパッドを備える公知のBGA
パッケージの断面図である。
【図４】図３のパッケージボディが取り除かれたパッケ
ージの上面図である。
【図５】本発明のアレイ型に配列されたボンディングパ
ッドを備えるチップの具体例を示す図である。
【図６】図５のボンディングパッドの配列を示す上面図
である。
【図７】本発明のパッケージの具体例を示す図である。
【図８】図７のパッケージボディが取り除かれたパッケ
ージの上面図である。
【符号の説明】
１…パッケージ １０…アレイ型ボンディングパッドを備える半導体チッ
プ １２、１２０、２２０…基板 ２０、１２２、２２２…ボンディングパッド ２１…最外列ボンディングパッド ２２…外列ボンディングパッド ２３…内列ボンディングパッド ２４…最内列ボンディングパッド ２１ａ…第一組ボンディングワイヤ ２２ａ…第二組ボンディングワイヤ ２３ａ…第三組ボンディングワイヤ ２４ａ…第四組ボンディングワイヤ ２５…ボンディングパッド組 ３０、１３０、２３０…接地リング ４０、１４０、２４０…パワーリング ５０、１５０、２５０…パッケージボディ ６０、１６０、２６０…導電トレース Ｐ…ボンディングパッドピッチ １００…交互型BGAのチップパッケージ １１０…交互型ボンディングパッドチップ １２２ａ、１２２ｂ、１２２ｃ、１２２ｄ、２２２ａ、
２２２ｂ、２２２ｃ…ボンディングワイヤ ２００…３層型BGAチップパッケージ ２１０…３列型ボンディングパッド設計のチップ

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】パッケージであって、 上表面を備え、前記上表面に接地リング、パワーリン
    グ、導電トレースを設置する基板と、 前記基板の上表面に設置され、周辺に複数のボンディン
    グパッドを備え、最内列ボンディングパッドと、内列ボ
    ンディングパッドと、外列ボンディングパッド及び最外
    列ボンディングパッドとからなる前記ボンディングパッ
    ドが、少なくとも４列に配列された半導体チップと、か
    らなり、 前記最内列ボンディングパッド及び前記内列ボンディン
    グパッドは、信号パッドからなり、前記外列ボンディン
    グパッド及び前記最外列ボンディングパッドは、パワー
    パッド及び接地パッドからなることを特徴とするパッケ
    ージ。
  2. 【請求項２】前記パッケージは、更に、 前記チップの前記最外列ボンディングパッドを前記基板
    の対応する前記導電トレースに電気的に接続する複数の
    第一組ボンディングワイヤと、 前記チップの前記外列ボンディングパッドを前記基板の
    対応する前記導電トレースに電気的に接続する複数の第
    二組ボンディングワイヤと、 前記チップの前記内列ボンディングパッドを前記基板の
    対応する前記導電トレースに電気的に接続する複数の第
    三組ボンディングワイヤと、 前記チップの前記最内列ボンディングパッドを前記基板
    の対応する前記導電トレースに電気的に接続する複数の
    第四組ボンディングワイヤと、 前記チップ、前記ボンディングワイヤ及び前記基板上表
    面を覆うパッケージボディと、からなることを特徴とす
    る請求項１に記載のパッケージ。
  3. 【請求項３】前記最内列ボンディングパッドと前記内列
    ボンディングパッドは、前記チップの側辺に互い違いに
    位置し、 前記外列ボンディングパッドは、前記チップの側辺に垂
    直で、前記最内列ボンディングパッドと一列に配列さ
    れ、 前記最外列ボンディングパッドは、前記チップの側辺に
    垂直で、前記内列ボンディングパッドと一列に配列され
    ることを特徴とする請求項２に記載のパッケージ。
  4. 【請求項４】前記ボンディングパッドは複数のボンディ
    ングパッド組を構成し、各ボンディングパッド組は、最
    内列ボンディングパッドと、内列ボンディングパッド
    と、外列ボンディングパッドと、最外列ボンディングパ
    ッドと、からなり、前記外列ボンディングパッドは前記
    最内列ボンディングパッドと一列に、前記最外列ボンデ
    ィングパッドは前記内列ボンディングパッドと一列に配
    列されていることを特徴とする請求項２に記載のパッケ
    ージ。
  5. 【請求項５】前記各ボンディングパッド組の幅は、ボン
    ディングパッドピッチの幅の２つ分に等しいことを特徴
    とする請求項４に記載のパッケージ。
  6. 【請求項６】前記パッケージは、ボールグリットアレイ
    パッケージであることを特徴とする請求項２に記載のパ
    ッケージ。
  7. 【請求項７】パッケージであって、 前記最内列ボンディングパッドと前記内列ボンディング
    パッドは、前記チップの側辺に互い違いに配列され、 前記外列ボンディングパッドは、前記チップの側辺に垂
    直で、前記最内列ボンディングパッドと一列に配列さ
    れ、 前記最外列ボンディングパッドは、前記チップの側辺に
    垂直で、前記内列ボンディングパッドと一列に配列され
    ることを特徴とする請求項１に記載のパッケージ。
  8. 【請求項８】前記ボンディングパッドは複数のボンディ
    ングパッド組を構成し、各ボンディングパッド組は、最
    内列ボンディングパッドと、内列ボンディングパッド
    と、外列ボンディングパッドと、最外列ボンディングパ
    ッドと、からなり、前記外列ボンディングパッドは前記
    最内列ボンディングパッドと一列で、前記最外列ボンデ
    ィングパッドは前記内列ボンディングパッドに一列で配
    列されることを特徴とする請求項１に記載のパッケー
    ジ。
  9. 【請求項９】各ボンディングパッド組の幅は、ボンディ
    ングパッドピッチの幅の２つ分に等しいことを特徴とす
    る請求項８に記載のパッケージ。
  10. 【請求項１０】前記パッケージはフリップチップ構造で
    あることを特徴とする請求項１に記載のパッケージ。
  11. 【請求項１１】上表面周辺に位置する複数のボンディン
    グパッドからなる半導体チップであって、その特徴は、 最内列ボンディングパッドと、内列ボンディングパッド
    と、外列ボンディングパッド及び最外列ボンディングパ
    ッドとからなるボンディングパッドが、チップの各側辺
    に沿って、少なくとも４列に配列され、 前記最内列ボンディングパッド及び前記内列ボンディン
    グパッドは、信号パッドからなり、前記外列ボンディン
    グパッド及び前記最外列ボンディングパッドは、パワー
    パッド及び接地パッドからなることを特徴とする半導体
    チップ。
  12. 【請求項１２】半導体チップであって、 前記最内列ボンディングパッドと前記内列ボンディング
    パッドは、前記チップの側辺に互い違いに配列され、 前記外列ボンディングパッドは、前記チップの側辺に垂
    直で、前記最内列ボンディングパッドと一列であり、 前記最外列ボンディングパッドは、前記チップの側辺に
    垂直で、前記内列ボンディングパッドと一列であること
    を特徴とする請求項１１に記載の半導体チップ。
  13. 【請求項１３】前記ボンディングパッドは複数のボンデ
    ィングパッド組を構成し、各ボンディングパッド組は、
    最内列ボンディングパッドと、内列ボンディングパッド
    と、外列ボンディングパッドと、最外列ボンディングパ
    ッドと、からなり、前記外列ボンディングパッドは前記
    最内列ボンディングパッドに一列で、前記最外列ボンデ
    ィングパッドは前記内列ボンディングパッドに一列であ
    ることを特徴とする請求項１１に記載の半導体チップ。
  14. 【請求項１４】各ボンディングパッド組の幅は、ボンデ
    ィングパッドピッチの幅の２つ分に等しいことを特徴と
    する請求項１３に記載の半導体チップ。
  15. 【請求項１５】前記半導体チップはフリップチップ構造
    に適用することを特徴とする請求項１１に記載の半導体
    チップ。
  16. 【請求項１６】前記チップはボールグリッドアレイパッ
    ケージに適用することを特徴とする請求項１１に記載の
    半導体チップ。
JP2002188887A 2001-10-19 2002-06-28 アレイ型ボンディングパッドを備える半導体チップおよびそのパッケージ Pending JP2003133470A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW090125929A TW536765B (en) 2001-10-19 2001-10-19 Chip package structure for array type bounding pad
TW90125929 2001-10-19

Publications (1)

Publication Number Publication Date
JP2003133470A true JP2003133470A (ja) 2003-05-09

Family

ID=21679545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002188887A Pending JP2003133470A (ja) 2001-10-19 2002-06-28 アレイ型ボンディングパッドを備える半導体チップおよびそのパッケージ

Country Status (3)

Country Link
US (1) US6707164B2 (ja)
JP (1) JP2003133470A (ja)
TW (1) TW536765B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191447A (ja) * 2003-12-26 2005-07-14 Renesas Technology Corp 半導体装置およびその製造方法
KR20170033964A (ko) * 2015-09-17 2017-03-28 삼성전자주식회사 재배선 패드를 갖는 반도체 소자

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100814A (ja) * 1998-09-18 2000-04-07 Hitachi Ltd 半導体装置
US6987032B1 (en) 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same
US6979594B1 (en) 2002-07-19 2005-12-27 Asat Ltd. Process for manufacturing ball grid array package
AU2003302783A1 (en) * 2002-12-10 2004-06-30 Koninklijke Philips Electronics N.V. High density package interconnect wire bond strip line and method therefor
TW571410B (en) * 2002-12-24 2004-01-11 Via Tech Inc BGA package with the same power ballout assignment for wire bonding packaging and flip chip packaging
JP3986989B2 (ja) * 2003-03-27 2007-10-03 松下電器産業株式会社 半導体装置
US6812580B1 (en) * 2003-06-09 2004-11-02 Freescale Semiconductor, Inc. Semiconductor package having optimized wire bond positioning
US7203916B2 (en) * 2003-06-24 2007-04-10 International Business Machines Corporation System, method and program product for positioning I/O pads on a chip
US7372151B1 (en) 2003-09-12 2008-05-13 Asat Ltd. Ball grid array package and process for manufacturing same
US20050073059A1 (en) * 2003-09-29 2005-04-07 Caruba James Frank Integrated circuit with dual electrical attachment PAD configuration
US20050285281A1 (en) * 2004-06-29 2005-12-29 Simmons Asher L Pad-limited integrated circuit
US7145782B2 (en) 2004-07-16 2006-12-05 Intel Corporation Reducing loadline impedance in a system
JP2006202866A (ja) * 2005-01-19 2006-08-03 Nec Electronics Corp 半導体装置
US7420286B2 (en) * 2005-07-22 2008-09-02 Seagate Technology Llc Reduced inductance in ball grid array packages
US7456505B2 (en) * 2005-07-29 2008-11-25 Infineon Technologies Ag Integrated circuit chip and integrated device
US7361977B2 (en) * 2005-08-15 2008-04-22 Texas Instruments Incorporated Semiconductor assembly and packaging for high current and low inductance
US7327043B2 (en) * 2005-08-17 2008-02-05 Lsi Logic Corporation Two layer substrate ball grid array design
US20070145607A1 (en) * 2005-12-28 2007-06-28 Mathew Ranjan J System to wirebond power signals to flip-chip core
JP2009164195A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 半導体チップ
JP5779748B2 (ja) * 2010-11-02 2015-09-16 リコー電子デバイス株式会社 半導体パッケージ及び電子部品実装体
KR20160000953A (ko) 2014-06-25 2016-01-06 삼성전자주식회사 기판 및 반도체 패키지의 제조방법
US10262926B2 (en) * 2016-10-05 2019-04-16 Nexperia B.V. Reversible semiconductor die

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995028005A2 (en) * 1994-04-07 1995-10-19 Vlsi Technology, Inc. Staggered pad array
KR100276165B1 (ko) * 1995-01-24 2000-12-15 피터 엔. 데트킨 고성능집적회로패키지
JP3362545B2 (ja) * 1995-03-09 2003-01-07 ソニー株式会社 半導体装置の製造方法
US5751015A (en) * 1995-11-17 1998-05-12 Micron Technology, Inc. Semiconductor reliability test chip
US5691568A (en) * 1996-05-31 1997-11-25 Lsi Logic Corporation Wire bondable package design with maxium electrical performance and minimum number of layers
US5841191A (en) * 1997-04-21 1998-11-24 Lsi Logic Corporation Ball grid array package employing raised metal contact rings
US5962926A (en) * 1997-09-30 1999-10-05 Motorola, Inc. Semiconductor device having multiple overlapping rows of bond pads with conductive interconnects and method of pad placement
US6008532A (en) * 1997-10-23 1999-12-28 Lsi Logic Corporation Integrated circuit package having bond fingers with alternate bonding areas
US6410990B2 (en) * 1997-12-12 2002-06-25 Intel Corporation Integrated circuit device having C4 and wire bond connections
US6020631A (en) * 1998-01-06 2000-02-01 Intel Corporation Method and apparatus for connecting a bondwire to a bondring near a via
US6064113A (en) * 1998-01-13 2000-05-16 Lsi Logic Corporation Semiconductor device package including a substrate having bonding fingers within an electrically conductive ring surrounding a die area and a combined power and ground plane to stabilize signal path impedances
JP2000252363A (ja) * 1999-03-01 2000-09-14 Kawasaki Steel Corp 半導体集積回路
JP3516608B2 (ja) * 1999-04-27 2004-04-05 沖電気工業株式会社 半導体装置
US6414386B1 (en) * 2000-03-20 2002-07-02 International Business Machines Corporation Method to reduce number of wire-bond loop heights versus the total quantity of power and signal rings
US6291898B1 (en) * 2000-03-27 2001-09-18 Advanced Semiconductor Engineering, Inc. Ball grid array package
US6448639B1 (en) * 2000-09-18 2002-09-10 Advanced Semiconductor Engineering, Inc. Substrate having specific pad distribution
JP3825252B2 (ja) * 2000-12-21 2006-09-27 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191447A (ja) * 2003-12-26 2005-07-14 Renesas Technology Corp 半導体装置およびその製造方法
JP4570868B2 (ja) * 2003-12-26 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置
KR20170033964A (ko) * 2015-09-17 2017-03-28 삼성전자주식회사 재배선 패드를 갖는 반도체 소자
KR102456667B1 (ko) * 2015-09-17 2022-10-20 삼성전자주식회사 재배선 패드를 갖는 반도체 소자

Also Published As

Publication number Publication date
TW536765B (en) 2003-06-11
US6707164B2 (en) 2004-03-16
US20030075812A1 (en) 2003-04-24

Similar Documents

Publication Publication Date Title
JP2003133470A (ja) アレイ型ボンディングパッドを備える半導体チップおよびそのパッケージ
US6489688B1 (en) Area efficient bond pad placement
JP3599108B2 (ja) アレー型ボンディングパッドを備える半導体チップの内部回路構造及びその製造方法
US6242814B1 (en) Universal I/O pad structure for in-line or staggered wire bonding or arrayed flip-chip assembly
US8288848B2 (en) Semiconductor chip package including a lead frame
US11901251B2 (en) Semiconductor device having electrode pads arranged between groups of external electrodes
US7872283B2 (en) Semiconductor integrated circuit and multi-chip module
US5650660A (en) Circuit pattern for a ball grid array integrated circuit package
US6407462B1 (en) Irregular grid bond pad layout arrangement for a flip chip package
US6774498B2 (en) Flip-chip package substrate
JPH0927512A (ja) 半導体装置
US6921981B2 (en) Ball grid array package
JP4708865B2 (ja) 半導体装置
JP3838907B2 (ja) 半導体装置
JP2007149809A (ja) 半導体装置およびその製造方法
JP3540232B2 (ja) 半導体装置
US7138725B2 (en) Semiconductor device
JP2004103751A (ja) 半導体装置
WO2009150775A1 (ja) 半導体集積回路
JPH08330351A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040907