JP2011151232A - 半導体装置、半導体パッケージ、半導体装置の製造方法、及び半導体装置の情報読み取り方法 - Google Patents
半導体装置、半導体パッケージ、半導体装置の製造方法、及び半導体装置の情報読み取り方法 Download PDFInfo
- Publication number
- JP2011151232A JP2011151232A JP2010011782A JP2010011782A JP2011151232A JP 2011151232 A JP2011151232 A JP 2011151232A JP 2010011782 A JP2010011782 A JP 2010011782A JP 2010011782 A JP2010011782 A JP 2010011782A JP 2011151232 A JP2011151232 A JP 2011151232A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- chip
- printing
- semiconductor
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】半導体チップに付された情報を確実に読み取ることのできる、半導体装置、半導体パッケージ、半導体装置の製造方法、及び半導体装置の情報読み取り方法を提供する。
【解決手段】集積回路が形成され、印字面を有するチップと、前記印字面の一部の領域に印字された印字部とを具備する。前記印字部は、超音波探傷を用いて前記印字面における他の領域と区別可能な材料により、形成されている。
【選択図】図1
【解決手段】集積回路が形成され、印字面を有するチップと、前記印字面の一部の領域に印字された印字部とを具備する。前記印字部は、超音波探傷を用いて前記印字面における他の領域と区別可能な材料により、形成されている。
【選択図】図1
Description
本発明は、半導体装置、半導体パッケージ、半導体装置の製造方法、及び半導体装置の情報読み取り方法に関する。
半導体製品の製造過程では、ウエハ状態において、集積回路が形成される。その後、ウエハを切断することにより、複数の半導体チップが得られる。複数の半導体チップは、通常、全て同じ構造を有している。一度ウエハを切断してしまうと、各半導体チップがウエハにおけるどの位置に存在していたものであるのかが、全くわからなくなる。そのため、ウエハ状態において、各チップを識別するためのIDが付されることがある。IDを付すことにより、切断後に得られる各半導体チップが不良になった場合でも、不良になったチップがウエハにおけるどの位置に存在していたかを確認することができる。その結果、不良原因の解析が容易になり、製造工程へ不良原因対策をフィードバックさせ易くなり、良品率及び製品品質を向上させやすくなる。
関連技術として、特許文献1(特開2002−280276)に記載された手法が挙げられる。特許文献1には、半導体ウェハに含まれる各々の半導体チップをプローブテストして、良品の半導体チップおよび不良品の半導体チップを判別し、X線を透過しにくい顔料を含むインクを用いて、各々の良品の半導体チップの表面又は裏面に、当該半導体チップに関する情報をコード化してマーキングすることを特徴とする半導体装置のマーキング方法が開示されている。
特許文献1に記載された手法によれば、X線を用いることにより、非破壊で半導体装置のチップトレーサビリティを向上させることができる。しかしながら、X線を用いる場合、X線を出射する出射装置と、観察対象を透過したX線を検出する検出装置との間に、観察対象以外にX線を遮断するような物質が存在していてはならない。半導体チップは、通常、半導体パッケージとして用いられる。しかしながら、観察対象の半導体パッケージが両面実装基板上に実装されている場合には、観察対象の半導体パッケージの反対側に、X線を遮断する物体(例えば金属配線など)が設けられている場合が多い。このような場合、X線を用いて半導体チップに付された情報を取得することができない、という問題点があった。
本発明に係る半導体装置は、集積回路が形成され、印字面を有するチップと、前記印字面の一部の領域に印字された印字部とを具備する。前記印字部は、超音波探傷により前記印字面における他の領域と区別可能な材料により、形成されている。
本発明に係る半導体パッケージは、上述の半導体装置と、前記半導体装置を封止する封止体とを具備する。
本発明に係る半導体装置の製造方法は、チップに集積回路を形成する工程と、前記チップの印字面における一部の領域に、超音波探傷を用いて前記印字面における他の領域と区別可能な材料を用いて、情報を印字し、印字部を形成する工程とを具備する。
本発明に係る半導体装置の情報読み取り方法は、チップに集積回路を形成する工程と、前記チップの印字面における一部の領域に、超音波探傷により前記印字面における他の領域と区別可能な材料を用いて、情報を印字し、印字部を形成する工程と、超音波探傷により、前記印字部に含まれる情報を読み取る工程とを具備する。
本発明によれば、半導体チップに付された情報を確実に読み取ることのできる、半導体装置、半導体パッケージ、半導体装置の製造方法、及び半導体装置の情報読み取り方法が提供される。
以下に、図面を参照しつつ、本発明の実施形態について説明する。
図1は、本実施形態に係る半導体パッケージ9を示す、概略断面図である。図1に示されるように、半導体パッケージ9は、半導体チップ2(半導体装置)、パッケージ基板4、半田ボール電極6、及び封止体5を備えている。半導体チップ2は、パッケージ基板4の主面に実装されている。半導体チップ2には、集積回路が形成されており、その集積回路は、例えば図示しないボンディングワイヤ等を介して、パッケージ基板4に設けられた配線と電気的に接続されている。半田ボール電極6は、パッケージ基板4の裏面に設けられている。半田ボール電極6は、パッケージ基板4に設けられた配線と電気的に接続されており、半導体チップ2の集積回路を図示しない外部装置と電気的に接続している。封止体5は、半導体チップ2を保護するために設けられており、パッケージ基板4の主面において半導体チップ2を被覆している。
半導体チップ2は、一部の領域に印字部3が設けられた、印字面を有している。本実施形態では、半導体チップ2は、表面(回路形成面)を上向にして、パッケージ基板4上に搭載されている。そして、印字部3が、半導体チップ2の表面に設けられている。すなわち、本実施形態では、印字面は、半導体チップ2の表面である。印字部3は、例えば、文字、記号、及び二次元バーコード等により形成され、製造時におけるウエハのロットを示す情報、及びウエハ上における位置座標を示す情報等を有している。
ここで、印字部3は、超音波探傷を用いて印字面における他の領域と区別可能な材料により、形成されている。すなわち、印字部3は、超音波を半導体チップ2に当てた場合に、印字面における印字部3と他の領域との間で、反射波の音響インピーダンスが異なるような材料により、形成されている。半導体チップ2がシリコン製である場合には、印字部3を形成する材料として、例えば、熱硬化型シリコーン樹脂などを用いることができる。
続いて、本実施形態に係る半導体装置の読み取り方法について説明する。
図1に示されるように、トランスデューサー7を用いて、超音波を半導体パッケージ9に向けて出射する。半導体パッケージ9に入射した超音波の入射波は、半導体チップ2あるいは印字部3と、封止体5との境界面において反射され、反射波としてトランスデューサー7によって検出される。トランスデューサー7は、反射波の音響インピーダンスを検出するように構成されている。トランスデューサー7は、検出結果を、図示しない画像処理装置に送る。そして、画像処理装置により、音響インピーダンスの検出結果が二次元画像化され、表示装置などに出力される。反射波においては、印字面における印字部3と他の領域との間で、音響インピーダンスが異なっている。従って、二次元画像を確認することにより、印字部3の形状を視覚的に確認することができ、印字部3として記述された情報を読み取ることができる。
本実施形態に係る半導体パッケージ9では、パッケージ基板4の裏面に、半田ボール電極6が設けられている。仮に、X線を用いる場合には、半田ボール電極6がX線を遮断し、X線を検出することが出来ないと考えられる。これに対して、本実施形態によれば、超音波探傷が用いられる。従って、半田ボール電極6のようなX線を遮断するような物質が存在する場合であっても、半導体チップ2に記された情報を読み取ることができる。
続いて、本実施形態に係る半導体装置の製造方法について説明する。図2は、本実施形態に係る半導体装置の製造方法を説明するための説明図である。
図2(a)に示されるように、まず、ウエハ1を用意し、ウエハ1に集積回路を形成する。この際、ウエハ1には、複数のチップ領域8が設定され、各チップ領域8毎に集積回路が形成される。
次いで、各チップ領域8に、印字部3を形成する。印字部3が例えば樹脂により形成される場合には、各チップ領域8上に液状樹脂を塗布して乾燥(熱硬化型の場合は加熱)させることにより、印字部3を形成することができる。
次いで、ウエハ1を、複数のチップ領域8に対応させて切断する。これにより、複数のチップ2が得られる。図2(b)には、得られた各チップ2が描かれている。その後、各チップ2を、パッケージ基板4上に実装し、封止体5によって各チップ2を封止する。これにより、図1に示した半導体パッケージ9が得られる。その後、必要に応じて、超音波探傷により、半導体チップ2に記載された印字部3が有する情報が、読み取られる。
以上説明したように、本実施形態によれば、超音波探傷を用いることにより、半導体チップ2が封止された後であっても、非破壊で半導体チップ2に記載された情報を読み取ることができる。
また、超音波探傷を用いるため、観察対象(半導体チップ2)の前後にX線を遮断する物質が存在する場合であっても、印字部3として記載された情報を読み取ることが可能になる。
また、半導体パッケージ9をモジュールに組み込んだ後であっても、半導体パッケージ9の表面が露出してさえいれば、モジュールから半導体パッケージ9を取り外すことなく、印字部3に記載された情報を読み取ることができる。
尚、本実施形態では、印字部3が、半導体チップ2の表面(回路形成面)に形成される場合について説明した。すなわち、半導体チップ2の表面が印字面である場合について説明した。但し、印字面は、必ずしも半導体チップ2の表面である必要は無い。例えば、半導体パッケージ9の形態によっては、印字部3が半導体チップ2の裏面(回路形成面の反対側の面)に形成されていてもよい。すなわち、印字面が、半導体チップ2の裏面であってもよい。
1 ウエハ
2 半導体チップ(半導体装置)
3 印字部
4 パッケージ基板
5 封止体
6 半田ボール電極
7 トランスデューサー
8 チップ領域
9 半導体パッケージ
2 半導体チップ(半導体装置)
3 印字部
4 パッケージ基板
5 封止体
6 半田ボール電極
7 トランスデューサー
8 チップ領域
9 半導体パッケージ
Claims (7)
- 集積回路が形成され、印字面を有するチップと、
前記印字面における一部の領域に印字された印字部と、
を具備し、
前記印字部は、超音波探傷を用いて前記印字面における他の領域と区別可能な材料により、形成されている
半導体装置。 - 請求項1に記載された半導体装置であって、
超音波が前記印字部において反射されて生成される反射波の音響インピーダンスは、超音波が前記他の領域において反射されて生成される反射波の音響インピーダンスとは異なっている
半導体装置。 - 請求項1または2に記載された半導体装置であって、
前記チップは、シリコンにより形成され、
前記印字部は、樹脂により形成される
半導体装置。 - 請求項1乃至3のいずれかに記載された半導体装置であって、
前記印字部は、前記チップを特定する情報を有している
半導体装置。 - 請求項1乃至4のいずれかに記載された半導体装置と、
前記半導体装置を封止する封止体と、
を具備する
半導体パッケージ。 - チップに集積回路を形成する工程と、
前記チップの印字面における一部の領域に、超音波探傷により前記チップの表面と区別可能な材料を用いて、情報を印字し、印字部を形成する工程と、
を具備する
半導体装置の製造方法。 - チップに集積回路を形成する工程と、
前記チップの印字面における一部の領域に、超音波探傷により前記チップの表面と区別可能な材料を用いて、情報を印字し、印字部を形成する工程と、
超音波探傷により、前記印字部に含まれる情報を読み取る工程と、
を具備する
半導体装置の情報読み取り方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010011782A JP2011151232A (ja) | 2010-01-22 | 2010-01-22 | 半導体装置、半導体パッケージ、半導体装置の製造方法、及び半導体装置の情報読み取り方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010011782A JP2011151232A (ja) | 2010-01-22 | 2010-01-22 | 半導体装置、半導体パッケージ、半導体装置の製造方法、及び半導体装置の情報読み取り方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011151232A true JP2011151232A (ja) | 2011-08-04 |
Family
ID=44537947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010011782A Pending JP2011151232A (ja) | 2010-01-22 | 2010-01-22 | 半導体装置、半導体パッケージ、半導体装置の製造方法、及び半導体装置の情報読み取り方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011151232A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0653100A (ja) * | 1992-07-29 | 1994-02-25 | Sony Corp | 半導体ウエハ及びその結晶方位検出方法 |
JP2002033250A (ja) * | 2000-07-17 | 2002-01-31 | Mitsubishi Electric Corp | 半導体基板、半導体基板の識別方法および半導体基板の製造方法 |
JP2004506327A (ja) * | 2000-08-10 | 2004-02-26 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 半導体構成素子および半導体構成素子を同定するための方法 |
-
2010
- 2010-01-22 JP JP2010011782A patent/JP2011151232A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0653100A (ja) * | 1992-07-29 | 1994-02-25 | Sony Corp | 半導体ウエハ及びその結晶方位検出方法 |
JP2002033250A (ja) * | 2000-07-17 | 2002-01-31 | Mitsubishi Electric Corp | 半導体基板、半導体基板の識別方法および半導体基板の製造方法 |
JP2004506327A (ja) * | 2000-08-10 | 2004-02-26 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 半導体構成素子および半導体構成素子を同定するための方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW440915B (en) | Semiconductor device and its manufacture | |
KR100721356B1 (ko) | 반도체 장치의 생산 관리 방법 | |
JP4843488B2 (ja) | 故障解析のための方法およびシステム | |
JP5474630B2 (ja) | 電子部品およびその製造方法、部品実装基板 | |
JP2008294014A (ja) | 半導体装置 | |
EP3361504A1 (en) | Power electronic substrate with marker, manufacturing of a power electronic substrate and detection of a marker | |
JP2009105210A (ja) | 半導体チップのチップidマーキング方法及びマーキング装置 | |
JP2011151232A (ja) | 半導体装置、半導体パッケージ、半導体装置の製造方法、及び半導体装置の情報読み取り方法 | |
JP2014062828A (ja) | パターンマッチング方法および半導体装置の製造方法 | |
US20130119282A1 (en) | Wafer level packaging, optical detection sensor and method of forming same | |
JP2012079929A (ja) | 半導体装置およびその製造方法 | |
JP2016048751A (ja) | 半導体装置およびその検査方法 | |
JP2008171924A (ja) | 半導体ウェハ、テスト装置、半導体ウェハのテスト方法 | |
JP2009152450A (ja) | 半導体装置の製造方法 | |
JP4836854B2 (ja) | 半導体装置 | |
JP4674813B2 (ja) | 半導体デバイスの製造方法 | |
JP2006156674A (ja) | 半導体装置及びその製造方法 | |
JP2008085088A (ja) | 配線基板とそれを用いた半導体装置 | |
KR100905782B1 (ko) | 반도체 패키지의 비파괴-파괴 검사 방법 및 장치 | |
JP3858633B2 (ja) | ボンディング状態の検査方法 | |
JP2008028426A (ja) | 半導体装置の製造方法 | |
JP4995156B2 (ja) | 半導体装置 | |
JP2018096812A (ja) | 半導体パッケージ及びその検査方法 | |
JP5108594B2 (ja) | テープキャリア、半導体装置及び位置ずれ判定方法 | |
TW447064B (en) | Substrate and recognition method capable of identifying defective units in the array molding |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131203 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140404 |