JP2012079929A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2012079929A JP2012079929A JP2010223868A JP2010223868A JP2012079929A JP 2012079929 A JP2012079929 A JP 2012079929A JP 2010223868 A JP2010223868 A JP 2010223868A JP 2010223868 A JP2010223868 A JP 2010223868A JP 2012079929 A JP2012079929 A JP 2012079929A
- Authority
- JP
- Japan
- Prior art keywords
- chip mounting
- lead
- mounting portion
- reflected light
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】チップ搭載部付きリードフレーム20として、チップ搭載部21の表面とリード部22の表面とが同一材料よりなるとともに、当該両部21、22とで、光が照射されたときの反射光量が相違するものを用意し、ボンディングワイヤ30の接続時には、当該両部21、22に光を照射して、これら両部21、22の反射光量の相違から当該両部21、22を視覚的に異なったものとして認識し、この認識状態にてリード部22にワイヤボンディングを行う。
【選択図】図2
Description
図1は、本発明の第1実施形態に係る半導体装置の概略断面構成を示す図である。また、図2は、図1に示される半導体装置を製造するのに用いられるチップ搭載部付きリードフレーム20の組み付け前の単体状態を示す図であり、(a)は概略平面図、(b)は概略断面図である。
図6は、本発明の第2実施形態に係るリード部22の構成を示す図である。本実施形態のリード部22は、上記半導体装置におけるリード部22、および、チップ搭載部付きリードフレーム20におけるリード部22を変形したものであり、ここでは、その変形部分について主として述べる。
なお、上記各実施形態では、チップ搭載部付きリードフレーム20として、チップ搭載部21がリードフレーム20とは別体のヒートシンクであり、このヒートシンク21がリードフレーム20に接合されてなるヒートシンク付きリードフレームを採用した。
20 チップ搭載部付きリードフレーム
21 チップ搭載部
21e チップ搭載部の凹凸
22 リード部
22e リード部の凹凸
23 連結部としての吊りリード
24 連結部としてのフレーム
30 ボンディングワイヤ
Claims (12)
- 半導体チップ(10)が搭載されるチップ搭載部(21)と、ボンディングワイヤ(30)が接続されるリード部(22)とが連結部(23、24)にて一体に連結されたチップ搭載部付きリードフレーム(20)を用意し、前記チップ搭載部(21)に前記半導体チップ(10)を搭載するとともに、前記リード部(22)に前記ボンディングワイヤ(30)を接続した後、前記連結部(23、24)のカットを行うことにより、前記チップ搭載部(21)と前記リード部(22)とを分離してなる半導体装置において、
前記チップ搭載部(21)の表面と前記リード部(22)の表面とは、同一材料よりなり、
前記チップ搭載部(21)と前記リード部(22)とで、光が照射されたときの反射光量が相違するものであることを特徴とする半導体装置。 - 前記反射光量の差は、前記チップ搭載部(21)と前記リード部(22)との一方の反射光量を1としたとき、他方の反射光量が100以上とされるものであることを特徴とする請求項1に記載の半導体装置。
- 前記反射光量の差は、前記チップ搭載部(21)と前記リード部(22)との一方の反射光量を1としたとき、他方の反射光量が200以上とされるものであることを特徴とする請求項2に記載の半導体装置。
- 前記チップ搭載部(21)と前記リード部(22)におけるボンディングワイヤ(30)が接続される部位とは重なり合った位置関係にあることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。
- 前記チップ搭載部(21)と前記リード部(22)とで比表面積を変えることにより、これら両部(21、22)間で反射光量を相違させていることを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置。
- 前記チップ搭載部(21)および前記リード部(22)の少なくとも一方の表面に凹凸(22e、21e)を形成することにより、これら両部(21、22)間で反射光量を相違させていることを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置。
- 半導体チップ(10)が搭載されるチップ搭載部(21)と、ボンディングワイヤ(30)が接続されるリード部(22)とが連結部(23、24)にて一体に連結されたチップ搭載部付きリードフレーム(20)を用意し、前記チップ搭載部(21)に前記半導体チップ(10)を搭載するとともに、前記リード部(22)に前記ボンディングワイヤ(30)を接続した後、前記連結部(23、24)のカットを行うことにより、前記チップ搭載部(21)と前記リード部(22)とを分離してなる半導体装置の製造方法において、
前記チップ搭載部付きリードフレーム(20)として、前記チップ搭載部(21)の表面と前記リード部(22)の表面とが同一材料よりなるとともに、前記チップ搭載部(21)と前記リード部(22)とで、光が照射されたときの反射光量が相違するものを用意し、
前記ボンディングワイヤ(30)の接続時には、前記チップ搭載部(21)および前記リード部(22)に光を照射して、これら両部(21、22)の反射光量の相違から当該両部(21、22)を視覚的に異なったものとして認識し、この認識状態にて前記リード部(22)にワイヤボンディングを行うことを特徴とする半導体装置の製造方法。 - 前記反射光量の差は、前記チップ搭載部(21)と前記リード部(22)との一方の反射光量を1としたとき、他方の反射光量が100以上であることを特徴とする請求項7に記載の半導体装置の製造方法。
- 前記反射光量の差は、前記チップ搭載部(21)と前記リード部(22)との一方の反射光量を1としたとき、他方の反射光量が200以上であることを特徴とする請求項8に記載の半導体装置の製造方法。
- 前記チップ搭載部付きリードフレーム(20)として、前記チップ搭載部(21)と前記リード部(22)におけるボンディングワイヤ(30)が接続される部位とは重なり合った位置関係にあるものを用いることを特徴とする請求項7ないし9のいずれか1つに記載の半導体装置の製造方法。
- 前記チップ搭載部付きリードフレーム(20)として、前記チップ搭載部(21)と前記リード部(22)とで比表面積を変えることにより、これら両部(21、22)間で反射光量を相違させているものを用いることを特徴とする請求項7ないし10のいずれか1つに記載の半導体装置の製造方法。
- 前記チップ搭載部付きリードフレーム(20)として、前記チップ搭載部(21)および前記リード部(22)の少なくとも一方の表面に凹凸(21e、22e)を形成することにより、これら両部(21、22)間で反射光量を相違させているものを用いることを特徴とする請求項7ないし10のいずれか1つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010223868A JP2012079929A (ja) | 2010-10-01 | 2010-10-01 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010223868A JP2012079929A (ja) | 2010-10-01 | 2010-10-01 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012079929A true JP2012079929A (ja) | 2012-04-19 |
Family
ID=46239828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010223868A Pending JP2012079929A (ja) | 2010-10-01 | 2010-10-01 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012079929A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017118059A (ja) * | 2015-12-25 | 2017-06-29 | 株式会社三井ハイテック | Led用リードフレーム及びその製造方法 |
JP2019204913A (ja) * | 2018-05-25 | 2019-11-28 | 三菱マテリアル株式会社 | リードフレーム及びその製造方法 |
CN114843194A (zh) * | 2022-05-05 | 2022-08-02 | 盐城芯丰微电子有限公司 | 可满足大规模集成电路高精密度蚀刻封装方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02246358A (ja) * | 1989-03-20 | 1990-10-02 | Fujitsu Miyagi Electron:Kk | リードフレーム |
JPH0621315A (ja) * | 1992-07-02 | 1994-01-28 | Seiko Epson Corp | 半導体装置用リードフレーム及び、それを用いた半導体装置 |
JPH07249728A (ja) * | 1994-03-09 | 1995-09-26 | Toppan Printing Co Ltd | リードフレームおよびその製造方法 |
WO1998043297A1 (fr) * | 1997-03-24 | 1998-10-01 | Seiko Epson Corporation | Substrat pour dispositif a semi-conducteurs, araignee de connexions, semi-conducteur et procede de fabrication des memes, carte et equipement electronique |
JP2007287765A (ja) * | 2006-04-13 | 2007-11-01 | Denso Corp | 樹脂封止型半導体装置 |
-
2010
- 2010-10-01 JP JP2010223868A patent/JP2012079929A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02246358A (ja) * | 1989-03-20 | 1990-10-02 | Fujitsu Miyagi Electron:Kk | リードフレーム |
JPH0621315A (ja) * | 1992-07-02 | 1994-01-28 | Seiko Epson Corp | 半導体装置用リードフレーム及び、それを用いた半導体装置 |
JPH07249728A (ja) * | 1994-03-09 | 1995-09-26 | Toppan Printing Co Ltd | リードフレームおよびその製造方法 |
WO1998043297A1 (fr) * | 1997-03-24 | 1998-10-01 | Seiko Epson Corporation | Substrat pour dispositif a semi-conducteurs, araignee de connexions, semi-conducteur et procede de fabrication des memes, carte et equipement electronique |
JP2007287765A (ja) * | 2006-04-13 | 2007-11-01 | Denso Corp | 樹脂封止型半導体装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017118059A (ja) * | 2015-12-25 | 2017-06-29 | 株式会社三井ハイテック | Led用リードフレーム及びその製造方法 |
JP2019204913A (ja) * | 2018-05-25 | 2019-11-28 | 三菱マテリアル株式会社 | リードフレーム及びその製造方法 |
JP7119574B2 (ja) | 2018-05-25 | 2022-08-17 | 三菱マテリアル株式会社 | リードフレーム及びその製造方法 |
CN114843194A (zh) * | 2022-05-05 | 2022-08-02 | 盐城芯丰微电子有限公司 | 可满足大规模集成电路高精密度蚀刻封装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101254803B1 (ko) | 반도체 장치의 제조 방법 | |
KR20160136208A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
JP2007329516A (ja) | 半導体発光装置 | |
JP2015072947A (ja) | 半導体装置及びその製造方法 | |
US20130320527A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
CN102412225B (zh) | Bga半导体封装及其制造方法 | |
JP2012079929A (ja) | 半導体装置およびその製造方法 | |
JP6936963B2 (ja) | リードフレーム | |
JP4307362B2 (ja) | 半導体装置、リードフレーム及びリードフレームの製造方法 | |
JP2014007287A (ja) | 半導体装置の製造方法 | |
JP2006165411A (ja) | 半導体装置およびその製造方法 | |
JP6733585B2 (ja) | 半導体装置およびその製造方法 | |
JP6607429B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP2015153987A (ja) | モールドパッケージ | |
JP5458476B2 (ja) | モールドパッケージおよびその製造方法 | |
JP5104020B2 (ja) | モールドパッケージ | |
JP5165302B2 (ja) | 半導体装置およびその製造方法 | |
JP2006286679A (ja) | 半導体装置およびその製造方法 | |
JP2010003909A (ja) | 半導体装置の製造方法 | |
JP6434269B2 (ja) | 半導体装置 | |
JP2006332275A (ja) | 半導体装置の製造方法及び半導体装置 | |
WO2015111623A1 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP2015060876A (ja) | 半導体装置の製造方法 | |
JP4695672B2 (ja) | 半導体装置 | |
JP2011054626A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130911 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150512 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160119 |