JP2012079929A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2012079929A
JP2012079929A JP2010223868A JP2010223868A JP2012079929A JP 2012079929 A JP2012079929 A JP 2012079929A JP 2010223868 A JP2010223868 A JP 2010223868A JP 2010223868 A JP2010223868 A JP 2010223868A JP 2012079929 A JP2012079929 A JP 2012079929A
Authority
JP
Japan
Prior art keywords
chip mounting
lead
mounting portion
reflected light
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010223868A
Other languages
English (en)
Inventor
Shingo Higuchi
晋吾 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2010223868A priority Critical patent/JP2012079929A/ja
Publication of JP2012079929A publication Critical patent/JP2012079929A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】チップ搭載部とワイヤ接続されるリード部とを有するリードフレームを備える半導体装置において、リード部にボンディングワイヤを接続するときに、リード部の位置が誤認識されるのを防止する。
【解決手段】チップ搭載部付きリードフレーム20として、チップ搭載部21の表面とリード部22の表面とが同一材料よりなるとともに、当該両部21、22とで、光が照射されたときの反射光量が相違するものを用意し、ボンディングワイヤ30の接続時には、当該両部21、22に光を照射して、これら両部21、22の反射光量の相違から当該両部21、22を視覚的に異なったものとして認識し、この認識状態にてリード部22にワイヤボンディングを行う。
【選択図】図2

Description

本発明は、チップ搭載部とワイヤ接続されるリード部とを有するリードフレームを備える半導体装置、およびそのような半導体装置の製造方法に関する。
従来より、この種の半導体装置に用いられる一般的なリードフレームは、半導体チップが搭載されるヒートシンクまたはアイランドなどのチップ搭載部と、ボンディングワイヤが接続されるリード部とが、吊りリードやフレーム部などの連結部によって一体に連結されたものである。
そして、半導体装置としては、このようなチップ搭載部付きリードフレームを用意し、チップ搭載部に半導体チップを搭載するとともに、リード部にボンディングワイヤを接続した後、連結部のカットを行うことにより、チップ搭載部とリード部とを分離してなるものが提案されている(たとえば、特許文献1、2参照)。
特開2003−31736号公報 特開2007−287765号公報
ここで、通常は、リード部にボンディングワイヤを接続するときは、カメラを用いて、リード部とチップ搭載部との位置を視覚的に確認しながら、ワイヤボンディング装置に位置情報を伝え、リード部を狙ってワイヤボンディングが行われる。
ここで、リード部とチップ搭載部とで、その表面が別材料、たとえば当該両部ともCuより構成するが、リード部のみにAgメッキ等を施した場合には、その反射量の差が大きく、当該両部を視覚的に区別して認識することは容易であった。
しかしながら、半導体チップのダイボンド性およびワイヤボンディング性の向上等を考慮して、チップ搭載部とリード部とで、表面を同一材料よりなるものとした場合には、当該両部の反射光量にほとんど差が無くなる。そのため、カメラによる視覚的な両部の位置認識が行いにくくなり、ひいてはリード部の位置が誤認識されて、ワイヤボンディング不良が発生する恐れがある。
特に、チップ搭載部とリード部とが重なり合った位置にあるリードフレーム構成の場合には、そのような傾向が顕著となりやすい。また、近年、リード部間の狭ピッチ化やリード部自身の狭幅化が要望されてきており、上記したようなリード部の位置の誤認識によるワイヤボンディング不良発生の可能性はますます高くなる傾向にある。
本発明は、上記問題に鑑みてなされたものであり、半導体チップが搭載されるチップ搭載部とワイヤ接続されるリード部とを有するリードフレームを備える半導体装置において、リード部にボンディングワイヤを接続するときに、リード部の位置が誤認識されるのを防止することを目的とする。
上記目的を達成するため、請求項1に記載の発明においては、チップ搭載部(21)の表面とリード部(22)の表面とは、同一材料よりなり、チップ搭載部(21)とリード部(22)とで、光が照射されたときの反射光量が相違するものであることを特徴としている。
それによれば、リードフレーム(20)に光を照射してやれば、その反射光量の相違によりチップ搭載部(21)と前記リード部(22)とが視覚的に異なったものとして認識されるから、リード部(22)にボンディングワイヤ(30)を接続するときに、リード部(22)の位置が誤認識されるのを防止することができる。
ここで本発明者の実験検討によれば、請求項1に記載の半導体装置においては、請求項2に記載の発明のように、反射光量の差は、チップ搭載部(21)とリード部(22)との一方の反射光量を1としたとき、他方の反射光量が100以上とされるものであることが好ましい。
さらに、請求項3に記載の発明のように、反射光量の差は、チップ搭載部(21)とリード部(22)との一方の反射光量を1としたとき、他方の反射光量が200以上とされるものであれば、より確実に誤認識を防止できる。
また、請求項4に記載の発明では、請求項1ないし3のいずれか1つに記載の半導体装置において、チップ搭載部(21)とリード部(22)におけるボンディングワイヤ(30)が接続される部位とは重なり合った位置関係にあることを特徴とする。
このような重なり合った位置関係とした場合、従来ではリード部(22)の位置の誤認識が顕著になりやすかったが、上記した反射光量の相違構成を採用することで、当該誤認識を防止できるから、有効である。
また、請求項5に記載の発明のように、請求項1ないし4のいずれか1つに記載の半導体装置において、チップ搭載部(21)とリード部(22)とで比表面積を変えることにより、これら両部(21、22)間で反射光量を相違させているものにできる。
具体的には、当該両部(21、22)の表面をNiなどの粗化メッキにより構成し、その粗化度合を当該両部(21、22)間で相違させることなどにより、当該両部(21、22)間で比表面積を変えることができる。
また、請求項6に記載の発明のように、請求項1ないし4のいずれか1つに記載の半導体装置においては、チップ搭載部(21)およびリード部(22)の少なくとも一方の表面に凹凸(22e、21e)を形成することにより、これら両部(21、22)間で反射光量を相違させているものにしてもよい。
請求項7に記載の発明は、半導体チップ(10)が搭載されるチップ搭載部(21)と、ボンディングワイヤ(30)が接続されるリード部(22)とが連結部(23、24)にて一体に連結されたチップ搭載部付きリードフレーム(20)を用意し、チップ搭載部(21)に半導体チップ(10)を搭載するとともに、リード部(22)にボンディングワイヤ(30)を接続した後、連結部(23、24)のカットを行うことにより、チップ搭載部(21)とリード部(22)とを分離してなる半導体装置の製造方法であり、このような製造方法において、さらに以下のような特徴を有するものである。
すなわち、請求項7の製造方法においては、チップ搭載部付きリードフレーム(20)として、チップ搭載部(21)の表面とリード部(22)の表面とが同一材料よりなるとともに、チップ搭載部(21)とリード部(22)とで、光が照射されたときの反射光量が相違するものを用意し、ボンディングワイヤ(30)の接続時には、チップ搭載部(21)およびリード部(22)に光を照射して、これら両部(21、22)の反射光量の相違から当該両部(21、22)を視覚的に異なったものとして認識し、この認識状態にてリード部(22)にワイヤボンディングを行うことを特徴とする。
それによれば、リードフレーム(20)に光を照射してやれば、その反射光量の相違によりチップ搭載部(21)とリード部(22)とが視覚的に異なったものとして認識されるから、リード部(22)にボンディングワイヤ(30)を接続するときに、リード部(22)の位置が誤認識されるのを防止することができる。
また、この製造方法においても、請求項8に記載の発明のように、反射光量の差は、チップ搭載部(21)とリード部(22)との一方の反射光量を1としたとき、他方の反射光量が100以上であることが好ましい。
さらに、この場合も、請求項9に記載の発明のように、反射光量の差は、チップ搭載部(21)とリード部(22)との一方の反射光量を1としたとき、他方の反射光量が200以上であるものとすれば、より確実に誤認識を防止できる。
また、請求項10に記載の発明のように、請求項7ないし9のいずれか1つに記載の半導体装置の製造方法において、チップ搭載部付きリードフレーム(20)として、チップ搭載部(21)とリード部(22)におけるボンディングワイヤ(30)が接続される部位とは重なり合った位置関係にあるものを用いれば、上記製造方法による効果が有効に発揮される。
また、請求項11に記載の発明のように、請求項7ないし10のいずれか1つに記載の半導体装置の製造方法において、チップ搭載部付きリードフレーム(20)として、チップ搭載部(21)とリード部(22)とで比表面積を変えることにより、これら両部(21、22)間で反射光量を相違させているものを用いることができる。
また、請求項12に記載の発明のように、請求項7ないし10のいずれか1つに記載の半導体装置の製造方法において、チップ搭載部付きリードフレーム(20)として、チップ搭載部(21)およびリード部(22)の少なくとも一方の表面に凹凸(21e、22e)を形成することにより、これら両部(21、22)間で反射光量を相違させているものを用いるようにしてもよい。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
本発明の第1実施形態に係る半導体装置の概略断面図である。 図1に示される半導体装置の製造に用いられるチップ搭載部付きリードフレームの単体状態を示す図であり、(a)は概略平面図、(b)は概略断面図である。 第1実施形態に係る半導体装置の製造方法を示す工程図である。 リード部の比表面積を一定とし、チップ搭載部の比表面積を変えていったときのリード部の位置の誤認識率を示すグラフである。 リード部の比表面積を一定としたときのリード部の反射光量に対して、チップ搭載部の比表面積を変えていったときのチップ搭載部の反射光量の変化を示すグラフである。 本発明の第2実施形態に係るリード部の構成を示す図であり、(a)は概略平面図、(b)、(c)、(d)は(a)中のA矢視図である。 第2実施形態に係るリード部の他の例を示す概略平面図である。 (a)、(b)は第2実施形態に係るチップ搭載部およびリード部の概略平面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1は、本発明の第1実施形態に係る半導体装置の概略断面構成を示す図である。また、図2は、図1に示される半導体装置を製造するのに用いられるチップ搭載部付きリードフレーム20の組み付け前の単体状態を示す図であり、(a)は概略平面図、(b)は概略断面図である。
本実施形態の半導体装置は、大きくは、半導体チップ10と、この半導体チップ10を搭載するチップ搭載部21と、半導体チップ10と外部との電気的接続を行うリード部22と、半導体チップ10とリード部22とを結線して電気的に接続するボンディングワイヤ30と、これら各部10、21、22、30を封止するモールド樹脂40とを備えて構成されている。
半導体チップ10は、この種の半導体装置に用いられる一般的なものである。具体的には、半導体チップ10は、シリコン半導体などを用いて一般的な半導体プロセスにより形成される板状をなすものであり、ICチップやトランジスタ素子などにより構成されるものである。
チップ搭載部21は、ここでは半導体チップ10の放熱を行うための熱伝導性に優れたヒートシンクであり、ここでは、矩形板状をなすものである。そして、図1に示されるように、このチップ搭載部21の一方の板面であるチップ搭載面21a上に、ダイボンド材50を介して、半導体チップ10が搭載され、ダイボンド材50によって接着固定されている。
ここで、ダイボンド材50としては、半導体チップ10とチップ搭載部21との電気的接続を要する場合は、Agペーストやはんだなどの導電性接着剤よりなるものを用い、当該電気的接続が不要である場合は、エポキシ樹脂などの非導電性接着剤などよるなるものを用いる。また、ここでは、ダイボンド材50は、熱伝導性に優れたものであることが必要である。
そして、図1、図2に示されるように、チップ搭載部21におけるチップ搭載面21aの周辺部には、導電性を有するリード部22が設けられている。ここでは、リード部22は細長板状をなすものであり、チップ搭載面21aの外郭に沿って複数個のリード部22が間隔をもって配置されている。
そして、半導体チップ10の図示しないパッドと、リード部22とは、AuやAlなどよりなるボンディングワイヤ30により結線され、このワイヤ30を介して互いに電気的に接続されている。このボンディングワイヤ30は、一般的なワイヤボンディングにより形成されるものである。
また、個々のリード部22においては、そのインナーリード側の端部が、チップ搭載面21a上にてチップ搭載面21aから浮いた状態で重なっている。つまり、本実施形態の半導体装置、および、本半導体装置に組み付ける前のチップ搭載部付きリードフレーム20においては、チップ搭載部21と、リード部22におけるボンディングワイヤ30が接続される部位であるワイヤ接続部とは、重なり合った位置関係にある。
更に言うならば、本実施形態では、リード部22におけるボンディングワイヤ30が接続される面上から(図1中の上方から)半導体装置をみたときに、チップ搭載部21のチップ搭載面21aとリード部22におけるワイヤ接続部とが重なり合っている。なお、これら両部21、22は特に重なっているものでなくてもよいが、本実施形態のような重なった構成は、従来ではリード部の位置の誤認識が顕著になりやすい構成である。
また、図1および図2を参照して、本半導体装置の製造に用いられるチップ搭載部付きリードフレーム20について、さらに述べる。このチップ搭載部付きリードフレーム20は、チップ搭載部21がリードフレーム20とは別体のヒートシンクとして構成されたものであり、このヒートシンクがリードフレーム20に一体に接合されてなるヒートシンク付きリードフレームである。
具体的には、図2に示されるように、この組み付け前のチップ搭載部付きリードフレーム20は、チップ搭載部21とリード部22とが、連結部である吊りリード23およびフレーム24によって一体に連結されたものである。
ここで、リード部22よりも大きな矩形板状のチップ搭載部21の周辺部に、複数個のリード部22がそれぞれ、上記したようなチップ搭載部21と重なり合った位置関係にて配置されている。そして、各リード部22は、チップ搭載部21の周囲に設けられた枠状のフレーム24により一体に連結されている。
そして、フレーム24の内周に位置するチップ搭載部21と当該フレーム24とは、当該フレーム24の内周からチップ搭載部21まで延びる吊りリード23を介して、連結されている。ここで、吊りリード23とチップ搭載部21とは、一般的なかしめや接着などにより接合されている。
そして、詳しくは本半導体装置の製造方法のところで後述するが、このチップ搭載部付きリードフレーム20は、チップ搭載部21に半導体チップ10を搭載するとともに、リード部22にボンディングワイヤ30を接続した後、フレーム24よりも内周に位置する部分をモールド樹脂40で封止した後、連結部23、24のカットを行うことにより、チップ搭載部21とリード部22とが分離されるものである。
なお、連結部23、24のカットは、たとえばモールド樹脂40の外部において、フレーム24と吊りリード23との間の部分、および、隣り合うリード部22間に位置するフレーム24部分をカットして除去するものである。また、以下、単にチップ搭載部付きリードフレーム20と言う場合には、図2に示されるような連結部23、24のカット前の状態のものを言っている。
そして、本実施形態の半導体装置およびチップ搭載部付きリードフレーム20においては、チップ搭載部21の表面とリード部22の表面とは、同一材料よりなる。具体的には、これら両部21、22に必要とされる導電性や放熱性などの機能を考慮して、当該両部21、22は金属等の材料よりなる。
ここで、たとえば当該両部21、22が本体とその表面にメッキ処理してなるものよりなる場合には、この表面を構成するメッキが当該両部21、22にて同一材料であればよく、その下地である本体まで同一材料であることを必須とするものではない。もちろん、この場合において、当該本体同士も同一材料であってもかまわない。
本実施形態では、好ましくは、チップ搭載部21としてのヒートシンクおよびリード部22は共に、Cuを本体とし、このCuの表面にNi/Pd/Auメッキを施してなるものとしている。この場合、最もCu側に位置するメッキであるNiは粗化メッキとされている。
このような粗化Ni/Pd/Auのメッキ構成とすれば、チップ搭載部21におけるダイボンド材50による半導体チップ10の接着性すなわちダイボンド性や、リード部22におけるワイヤボンディング性に優れたものとなる。
なお、チップ搭載部21およびリード部22が共にメッキ処理をしない部材よりなる場合には、具体的には、当該両部21、22を、共に同一の金属材料を本体とするものとすればよい。たとえば当該両部21、22共に、Cuよりなるものとしたり、Feよりなるものとしたりすればよい。
さらに、本実施形態では、このようにチップ搭載部21の表面とリード部22の表面とを同一材料よりなるものにするとともに、チップ搭載部21とリード部22とで、光が照射されたときの反射光量が相違するものとしている。更に言うならば、チップ搭載部21とリード部22とで、光が照射されたときの反射光量が相違することにより、これら両部21、22が視覚的に異なったものとして認識されるようになっている。
このようにチップ搭載部21とリード部22とが視覚的に異なったものとして認識される程度に、当該両部21、22の反射光量が相違することとは、具体的には、反射光量の差が、当該両部21、22の一方の反射光量を1としたとき、他方の反射光量が100以上(好ましくは200以上)となることである。
このように、当該両部21、22の一方の反射光量を他方の100倍(好ましくは200倍)以上とすれば、当該両部21、22を視覚的に異なったものとして確実に認識できる。なお、この反射光量の差の数値は、本発明者の実験検討結果に基づくものであるが、その根拠の詳細については後述する。
本実施形態では、チップ搭載部21とリード部22とで比表面積を変えることにより、これら両部21、22間で反射光量を相違させている。ここでは、チップ搭載部21よりもリード部22の方が、比表面積が小さく、反射光量も大きいものとしている。
具体的には、当該両部21、22の表面を構成する上記粗化Ni/Pd/Auメッキのうち粗化Niメッキの粗化度合を、当該両部21、22間で相違させることにより、当該両部21、22間で比表面積を変えることができる。
ここで、上記両部21、22の表面を構成する粗化Ni/Pd/Auの各メッキ膜は、一般的なメッキ方法により形成できるものであり、具体的には電気メッキまたは無電解メッキのいずれかの方法で形成できる。
ここで、粗化Niメッキ膜は、その表面に凹凸を形成したものである。そして、図2(b)に示されるように、上記各部21、22の表面に凹凸が形成されているが、この凹凸は、上記粗化Ni/Pd/Auにおける最表面のAuメッキが、粗化Niメッキの凹凸形状を実質的に承継することにより形成されたものである。
この粗化Niメッキ膜の粗化方法は公知であり、たとえば、Niメッキのメッキ成膜時にメッキ条件や薬液成分を調整することなどにより、粗化Niメッキ膜の粗化度合を大きくしたり小さくしたりできる。こうして、上記両部21、22間で比表面積を変え、反射光量の差を持たせることが可能となる。
また、この比表面積は、当該両部21、22の表面を、AFM(原子間力顕微鏡)を用いて画像処理することで求められるが、このような比表面積の測定方法はよく知られたものである。
また、粗化メッキの粗化度合によらず、チップ搭載部21とリード部22とで粗化メッキのメッキ条件が同じである場合においても、たとえば当該両部21、22のいずれか一方の表面を治具等でプレスしたり、研磨、エッチング、サンドブラストあるいはレーザ照射などで荒らしたりして、当該両部21、22の表面の凹凸度合を物理的に変えてやれば、当該両部21、22間で比表面積を変えることができる。
なお、図2(b)では、チップ搭載部21の方がリード部22よりも、表面凹凸が大きく粗化度合が大きいものとして表されている。ここで、表面の粗化度合が大きく比表面積が大きいほど、当該表面の光沢性が低下するから、反射光量も小さくなる。
つまり、図2(b)の例では、チップ搭載部21の方がリード部22よりも、比表面積が大きく、反射光量が小さいものとされているが、逆に、リード部22の方がチップ搭載部21よりも、粗化度合を大きくして比表面積が大きくし、反射光量が小さいものとしてもよいことはもちろんである。
そして、本半導体装置においては、半導体チップ10、この半導体チップ10を搭載するチップ搭載部21、リード部22のインナーリード、ボンディングワイヤ30が、エポキシ樹脂等よりなるモールド樹脂40により封止されている。そして、リード部22におけるアウターリードは、モールド樹脂40より突出し、外部と電気的に接続されるようになっている。
係る本実施形態の半導体装置の製造方法について述べる。図3は、本半導体装置の製造方法を示す工程図であり、各工程におけるワークの概略断面構成を示している。
まず、チップ搭載部付きリードフレーム20として、チップ搭載部21の表面とリード部22の表面とが同一材料よりなるとともに、チップ搭載部21とリード部22とで、光が照射されたときの反射光量が相違するものを用意する。ここで、この反射光量の相違に関する構成、その手法については、上記同様であることはもちろんである。
そして、図3(a)に示されるように、チップ搭載部21のチップ搭載面21a上に、ダイマウント材50を介して半導体チップ10を搭載し、半導体チップ10をチップ搭載面21aに接着・固定する。
次に、半導体チップ10とリード部22とを結線するべく、リード部22にボンディングワイヤ30を接続する。このワイヤ30の接続は、一般的なワイヤボンディング装置を用いて行われる。当該ワイヤボンディング装置は、リード部22を固定するための治具100、リード部22を認識するためのカメラ110、ワイヤ30を繰り出してワイヤボンディングを行うキャピラリ120を有するものである。
このとき、本実施形態では、上述したが、図3(a)に示されるように、チップ搭載部21上にリード部22におけるワイヤ接続部が延設され、リード部22におけるワイヤ接続部は、チップ搭載面21aから浮いた状態で、チップ搭載面21aにオーバーラップした構成となっている。
このように、リード部22におけるワイヤ接続部が浮いた状態のままでは、当該ワイヤ接続部が安定せず、ワイヤボンディングができない。そのため、ここでは、ワイヤボンディングするときには、チップ搭載部21から浮いているリード部22を冶具100によりクランプし、チップ搭載部21のチップ搭載面21aに押し付ける。
これにより、リード部22はチップ搭載部21に支持されて安定し、ワイヤボンディングを行うことが可能となる。なお、リード部22とチップ搭載部21とがオーバーラップせず重なり合っていない場合には、たとえばリード部22の下に図示しない支持治具を設け、この支持治具にリード部22を押し付けてリード部22を安定化させ、ワイヤボンディングを行えばよい。
そして、図3(b)に示されるように、チップ搭載部21およびリード部22に光を照射して、これら両部21、22の反射光量の相違から当該両部21、22を視覚的に異なったものとして認識する。
具体的には、ワイヤボンディング装置にはLED等よりなる図示しない照明が備えられているが、この照明により当該両部21、22に可視光を照射し、当該両部21、22からの反射光をCCDカメラ等のカメラ110により撮像する。そして、撮像された画像をコンピュータなどで画像処理することにより、リード部22の位置を判別する。
本実施形態では、上述したように、ワイヤボンディング時においてチップ搭載部21とリード部22とが視覚的に異なったものとして認識される程度に、当該両部21、22の反射光量が相違するものとされている。そのため、当該両部21、22のコントラスト比が大きく、当該両部21、22が重なり合っていてもリード部22の形状が、カメラ110の画像にて明確に認識され、リード部22の正確な位置が判別される。
そして、図3(c)に示されるように、このような認識状態、つまり、反射光量の相違からリード部22の位置を判別した状態にて、キャピラリ120によって、リード部22にワイヤボンディングを行う。このキャピラリ120によるボンディングは、一般的なボールボンディングやウェッジボンディングなどである。こうして、ボンディングワイヤ30により半導体チップ10とリード部22とが接続される。
そして、その後は、図示しないが、チップ搭載部付きリードフレーム20における上記フレーム24よりも内周に位置する部分、すなわちリード部22のインナーリード、チップ搭載部21、半導体チップ10、およびボンディングワイヤ30を、モールド樹脂40で封止する。
このモールド樹脂40は、たとえばエポキシ樹脂などよりなる一般的なモールド樹脂であり、金型を用いたトランスファーモールド法や、ポッティングなどにより成形されるものである。そして、モールド樹脂40による封止後、連結部23、24のカットを行ってチップ搭載部21とリード部22とを分離する。また、必要に応じてリード部22のアウターリードを成形する。こうして、本実施形態の半導体装置ができあがる。
ところで、本実施形態によれば、リード部22へのワイヤボンディング時に、リードフレーム20に光を照射してやれば、その反射光量の相違によりチップ搭載部21とリード部22とが視覚的に異なったものとして認識される。そのため、リード部22にボンディングワイヤ30を接続するときに、リード部22の位置が誤認識されるのを防止することができる。
次に、上記したチップ搭載部21とリード部22との一方の反射光量を1としたとき、他方の反射光量が100以上(好ましくは200以上)とすること、すなわち、反射光量の差の根拠について図4、図5を参照して述べる。
図4および図5は本発明者の実験検討の一例を示す図である。図4は、リード部22の比表面積を一定とし、チップ搭載部21であるヒートシンクの比表面積を変えていったときのリード部22の位置の誤認識率、すなわち、リード誤認識率(単位%)を示すグラフである。
また、図5は、リード部22の比表面積を一定としたときのリード部22の反射光量に対して、チップ搭載部21であるヒートシンクの比表面積を変えていったときのチップ搭載部21の反射光量の変化を示すグラフである。
ここで、チップ搭載部21、リード部22のそれぞれについては、上記したように、Cuの本体に粗化Ni/Pd/Auメッキを施したものとし、粗化Niメッキ膜の粗化度合を変えていくことで、チップ搭載部21の比表面積を変えていった。そして、各比表面積については、上記したAFMによる測定により求めた。
図4においては、リード部22のワイヤ接続部の比表面積すなわちインナーリード比表面積Saは1.125と一定とした。そして、チップ搭載部21の表面の比表面積すなわちヒートシンク比表面積Saを1.125〜1.45まで変化させていき、このときのリード部22の誤認識する割合、すなわちリード誤認識率(単位:%)を調べた。
図4から、リード部22の比表面積Saが1.125である時、チップ搭載部21の比表面積Saが1.35であれば、実用上問題ない程度まで上記誤認識の発生を防止することができ、チップ搭載部21の比表面積Saが1.45であれば上記誤認識の発生はないものとできることがわかった。
図5によれば、この図4に示される結果を反射光量の相違として把握することができる。図5では、チップ搭載部21の比表面積Saが1のときの反射光量を1と規格化して、反射光量(a.u.:任意単位)が示されている。
そして、図5には、リード部22の比表面積Saが1.125である時のリード部22の反射光量が白四角プロットにより270として示されている。また、図5には、チップ搭載部21の比表面積Saを1.125から1.45まで変えたときのチップ搭載部21の反射光量の変化が白丸プロットとして示されており、これによれば、当該比表面積Saが大きくなるにつれて当該反射光量が小さくなっている。
チップ搭載部21の比表面積Saがリード部22の比表面積Saと同じ1.125の場合、その反射光量も互いに270で同じであり、反射光量の差は0である。この場合、上記図4に示される結果より、リード部22の位置の誤認識率は100%であった。
そして、図4、図5に示されるように、チップ搭載部21の比表面積Saをリード部22よりも大きくし、反射光量を大きくすることで、両部21、22の反射光量の差を大きくしていく。なお、上述したが、表面の反射光量を小さくするには、比表面積を大きくすることであり、当該表面の粗化度合(たとえば凹凸の高低差)を大きくすることである。
ここでは、具体的に、チップ搭載部21の比表面積が1.35、1.45のとき両部21、22の反射光量の差がそれぞれ100倍、200倍となる。そして、図4、図5に示されるように、当該反射光量の差が大きくなるにつれて、リード部22の位置の誤認識率は低下していく。
具体的に、図4、図5に示されるように、リード部22の反射光量がチップ搭載部21の反射光量の100倍となったときに、リード部22の位置の誤認識は大幅に低減でき、さらに、200倍となったときには当該誤認識は発生しない。なお、この場合、カメラの画像によれば、黒色に近いチップ搭載部21に比べて、リード部22が白に近い色であり、この両部21、22のコントラストによってリード部22は明確に認識される。
このように、本実施形態においては、当該両部21、22の反射光量の差が100倍以上、好ましくは200倍以上となればよいのであり、当該両部21、22の各比表面積や各反射光量の絶対値については依存しない。
これが、本実施形態において、チップ搭載部21とリード部22との一方の反射光量を1としたとき、他方の反射光量が100以上(好ましくは200以上)とすることの根拠である。
(第2実施形態)
図6は、本発明の第2実施形態に係るリード部22の構成を示す図である。本実施形態のリード部22は、上記半導体装置におけるリード部22、および、チップ搭載部付きリードフレーム20におけるリード部22を変形したものであり、ここでは、その変形部分について主として述べる。
ここで、図6において(a)はリード部22のインナーリード部分をボンディングワイヤ30が接続される板面であるワイヤ接続板面22a側から視たときの概略平面図であり、(b)、(c)、(d)はともに(a)中の矢印A方向から視た平面図である。
図6に示されるように、リード部22は、ワイヤ接続板面22a、これとは反対側の板面22d、長手方向に沿って延びる側面である長手側面22cより構成される細長板状のものであるが、このリード部22における長手方向の両端部のうちワイヤ30が接続されるインナーリード側の端部の側面を端部側面22bとする。
つまり、図6(b)〜(d)はこのリード部22における端部側面22bの平面図であり、その平面形状のバリエーションを示している。ここで、図6(b)、(c)、(d)では、凹凸22eをリード部22のインナーリードにおけるワイヤ接続板面22aの外郭全周に設けている。
図6(b)の凹凸22eは、長手側面22cおよび端部側面22bを、ワイヤ接続板面22aから反対側の板面22dに向かって拡がるように突出させる、つまり、テーパ面とすることで構成されている。
図6(c)の凹凸22eは、ワイヤ接続板面22bにおいてその外郭部を内周部よりも凹んだ凹部としたものとして構成されている。さらに、図6(d)の凹凸22eは、(b)とは逆に、ワイヤ接続板面22bにおいてその外郭部を内周部よりも突出した凸部としたものとして構成されている。
このように、リード部22におけるワイヤ接続部に凹凸22eを設けてやれば、上記第1実施形態のように、チップ搭載部21とリード部22とで比表面積を変えなくてもよい。さらに言えば、当該両部21、22で同じ比表面積であっても、ワイヤボンディング時には、この凹凸22eにより発生するコントラストにより、リード部22の位置が視覚的に正確に認識される。
つまり、本実施形態によれば、チップ搭載部21とリード部22とで表面を同じ粗化度合としても、リード部22に対する凹凸22eの形成を行うことにより、上記第1実施形態と同様に、当該両部21、22の反射光量の差を実現できるのである。なお、このような凹凸22eは、リードフレーム20において、リード部22の所望部分をプレスしたり、エッチングしたりすることで容易に形成される。
また、図7は、本実施形態に係るリード部22の他の例を示す概略平面図である。この図7に示されるように、リード部22の凹凸22eは、リード部22のインナーリードにおけるワイヤ接続板面22aの外郭の一部に設けられたものであってもよい。
図7において(a)は、当該ワイヤ接続板面22aの外郭のうち端部側面22bから長手側面22cの途中までに位置する部分に、凹凸22eを設けた例であり、(b)は、当該ワイヤ接続板面22aの外郭のうち長手側面22cに位置する部分のみに、凹凸22eを設けた例である。
また、図6、図7は、リード部22の表面に凹凸22eを形成した例であるが、本実施形態においては、図8に示されるように、チップ搭載部21の表面としてのチップ搭載面21aに凹凸21eを形成してもよい。
図8(a)、(b)は、リード部22のワイヤ接続側板面22a側から視たときのチップ搭載部21およびリード部22の概略平面図である。図8に示されるように、チップ搭載部21におけるチップ搭載面21aのうちリード部22と重なる部位の近傍に溝や凸部などからなる凹凸21eが設けられている。
この凹凸21eを構成する溝としては、断面矩形の溝、V字溝、断面半円形の溝など種々の形状の溝が採用され、また、凸部としては、断面矩形の壁、断面三角形状の壁、あるいは断面半円形の壁など種々の壁形状が採用される。このような凹凸21eもプレスやエッチングなどにより形成される。
そして、チップ搭載部21における凹凸21eの配置形態としては、図8(a)のように連続した環状のものでもよいし、リード部22と重なる部位の近傍のみに断続的に配置されたものであってもよい。
なお、図8に示されるチップ搭載部21において、図6や図7に示されるリード部22を用いること、つまり、チップ搭載部21およびリード部22の両方の表面に凹凸21e、22eを形成してもよいことは、もちろんである。
このように、チップ搭載部21とリード部22とが視覚的に異なったものとして認識される程度に、当該両部21、22の反射光量が相違することは、上記第1実施形態のように、当該両部21、22の比表面積を変えること以外にも、本実施形態のように、当該両部21、22の少なくとも一方の表面に凹凸22e、21eを形成することによっても、実現される。
(他の実施形態)
なお、上記各実施形態では、チップ搭載部付きリードフレーム20として、チップ搭載部21がリードフレーム20とは別体のヒートシンクであり、このヒートシンク21がリードフレーム20に接合されてなるヒートシンク付きリードフレームを採用した。
しかし、チップ搭載部付きリードフレームとしては、これに限定されるものではなく、たとえば一般的なリードフレーム、すなわち、チップ搭載部としてのアイランドとリード部とが1枚の板材をエッチングやプレスなどでパターニングすることにより形成されてなるアイランド付きリードフレームであってもよい。
また、上記各実施形態では、チップ搭載部21とリード部22におけるボンディングワイヤ30が接続される部位とは重なり合った位置関係にあったが、これら両部21、22は必ずしも重なり合っていなくてもよい。たとえば、当該両部21、22が重なり合っていない位置関係にあっても、互いに近い位置にあれば、リード部22の誤認識が起こり得る可能性があるためである。
また、上記各実施形態では、モールド樹脂40による封止を行うものであったが、可能ならば、上記各実施形態において、モールド樹脂40による封止を行わず、モールド樹脂40を省略した構成としてもよい。
ここで、上記各実施形態におけるチップ搭載部付きリードフレーム20に着目した他の実施形態について、以下に示しておく。
(1):半導体チップ10が搭載されるチップ搭載部21と、ボンディングワイヤ30が接続されるリード部22とが連結部23、24にて一体に連結されたチップ搭載部付きリードフレーム20において、チップ搭載部21の表面とリード部22の表面とが同一材料よりなるとともに、チップ搭載部21とリード部22とで、光が照射されたときの反射光量が相違するものであるチップ搭載部付きリードフレーム。
(2):上記(1)のチップ搭載部付きリードフレーム20において、反射光量の差は、チップ搭載部21とリード部22との一方の反射光量を1としたとき、他方の反射光量が100以上とされるものであること。
(3):上記(2)のチップ搭載部付きリードフレーム20において、反射光量の差は、チップ搭載部21とリード部22との一方の反射光量を1としたとき、他方の反射光量が200以上とされるものであること。
(4):上記(1)ないし(3)のいずれか1つのチップ搭載部付きリードフレーム20において、チップ搭載部21とリード部22におけるボンディングワイヤ30が接続される部位とは重なり合った位置関係にあること。
(5):上記(1)ないし(4)のいずれか1つのチップ搭載部付きリードフレーム20において、チップ搭載部21とリード部22とで比表面積を変えることにより、これら両部21、22間で反射光量を相違させていること。
(6):上記(1)ないし(4)のいずれか1つのチップ搭載部付きリードフレーム20において、チップ搭載部21およびリード部22の少なくとも一方の表面に凹凸22e、21eを形成することにより、これら両部21、22間で反射光量を相違させていること。
これら(1)〜(6)のチップ搭載部付きリードフレームによれば、当該リードフレームを用いて、リード部22にボンディングワイヤ30を接続するときに、チップ搭載部21およびリード部22に光を照射して、これら両部21、22の反射光量の相違から当該両部21、22を視覚的に異なったものとして認識し、この認識状態にてリード部22にワイヤボンディングを行えばよい。リード部22の位置が誤認識されるのを防止することができる。
10 半導体チップ
20 チップ搭載部付きリードフレーム
21 チップ搭載部
21e チップ搭載部の凹凸
22 リード部
22e リード部の凹凸
23 連結部としての吊りリード
24 連結部としてのフレーム
30 ボンディングワイヤ

Claims (12)

  1. 半導体チップ(10)が搭載されるチップ搭載部(21)と、ボンディングワイヤ(30)が接続されるリード部(22)とが連結部(23、24)にて一体に連結されたチップ搭載部付きリードフレーム(20)を用意し、前記チップ搭載部(21)に前記半導体チップ(10)を搭載するとともに、前記リード部(22)に前記ボンディングワイヤ(30)を接続した後、前記連結部(23、24)のカットを行うことにより、前記チップ搭載部(21)と前記リード部(22)とを分離してなる半導体装置において、
    前記チップ搭載部(21)の表面と前記リード部(22)の表面とは、同一材料よりなり、
    前記チップ搭載部(21)と前記リード部(22)とで、光が照射されたときの反射光量が相違するものであることを特徴とする半導体装置。
  2. 前記反射光量の差は、前記チップ搭載部(21)と前記リード部(22)との一方の反射光量を1としたとき、他方の反射光量が100以上とされるものであることを特徴とする請求項1に記載の半導体装置。
  3. 前記反射光量の差は、前記チップ搭載部(21)と前記リード部(22)との一方の反射光量を1としたとき、他方の反射光量が200以上とされるものであることを特徴とする請求項2に記載の半導体装置。
  4. 前記チップ搭載部(21)と前記リード部(22)におけるボンディングワイヤ(30)が接続される部位とは重なり合った位置関係にあることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。
  5. 前記チップ搭載部(21)と前記リード部(22)とで比表面積を変えることにより、これら両部(21、22)間で反射光量を相違させていることを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置。
  6. 前記チップ搭載部(21)および前記リード部(22)の少なくとも一方の表面に凹凸(22e、21e)を形成することにより、これら両部(21、22)間で反射光量を相違させていることを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置。
  7. 半導体チップ(10)が搭載されるチップ搭載部(21)と、ボンディングワイヤ(30)が接続されるリード部(22)とが連結部(23、24)にて一体に連結されたチップ搭載部付きリードフレーム(20)を用意し、前記チップ搭載部(21)に前記半導体チップ(10)を搭載するとともに、前記リード部(22)に前記ボンディングワイヤ(30)を接続した後、前記連結部(23、24)のカットを行うことにより、前記チップ搭載部(21)と前記リード部(22)とを分離してなる半導体装置の製造方法において、
    前記チップ搭載部付きリードフレーム(20)として、前記チップ搭載部(21)の表面と前記リード部(22)の表面とが同一材料よりなるとともに、前記チップ搭載部(21)と前記リード部(22)とで、光が照射されたときの反射光量が相違するものを用意し、
    前記ボンディングワイヤ(30)の接続時には、前記チップ搭載部(21)および前記リード部(22)に光を照射して、これら両部(21、22)の反射光量の相違から当該両部(21、22)を視覚的に異なったものとして認識し、この認識状態にて前記リード部(22)にワイヤボンディングを行うことを特徴とする半導体装置の製造方法。
  8. 前記反射光量の差は、前記チップ搭載部(21)と前記リード部(22)との一方の反射光量を1としたとき、他方の反射光量が100以上であることを特徴とする請求項7に記載の半導体装置の製造方法。
  9. 前記反射光量の差は、前記チップ搭載部(21)と前記リード部(22)との一方の反射光量を1としたとき、他方の反射光量が200以上であることを特徴とする請求項8に記載の半導体装置の製造方法。
  10. 前記チップ搭載部付きリードフレーム(20)として、前記チップ搭載部(21)と前記リード部(22)におけるボンディングワイヤ(30)が接続される部位とは重なり合った位置関係にあるものを用いることを特徴とする請求項7ないし9のいずれか1つに記載の半導体装置の製造方法。
  11. 前記チップ搭載部付きリードフレーム(20)として、前記チップ搭載部(21)と前記リード部(22)とで比表面積を変えることにより、これら両部(21、22)間で反射光量を相違させているものを用いることを特徴とする請求項7ないし10のいずれか1つに記載の半導体装置の製造方法。
  12. 前記チップ搭載部付きリードフレーム(20)として、前記チップ搭載部(21)および前記リード部(22)の少なくとも一方の表面に凹凸(21e、22e)を形成することにより、これら両部(21、22)間で反射光量を相違させているものを用いることを特徴とする請求項7ないし10のいずれか1つに記載の半導体装置の製造方法。
JP2010223868A 2010-10-01 2010-10-01 半導体装置およびその製造方法 Pending JP2012079929A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010223868A JP2012079929A (ja) 2010-10-01 2010-10-01 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010223868A JP2012079929A (ja) 2010-10-01 2010-10-01 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2012079929A true JP2012079929A (ja) 2012-04-19

Family

ID=46239828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010223868A Pending JP2012079929A (ja) 2010-10-01 2010-10-01 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2012079929A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017118059A (ja) * 2015-12-25 2017-06-29 株式会社三井ハイテック Led用リードフレーム及びその製造方法
JP2019204913A (ja) * 2018-05-25 2019-11-28 三菱マテリアル株式会社 リードフレーム及びその製造方法
CN114843194A (zh) * 2022-05-05 2022-08-02 盐城芯丰微电子有限公司 可满足大规模集成电路高精密度蚀刻封装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02246358A (ja) * 1989-03-20 1990-10-02 Fujitsu Miyagi Electron:Kk リードフレーム
JPH0621315A (ja) * 1992-07-02 1994-01-28 Seiko Epson Corp 半導体装置用リードフレーム及び、それを用いた半導体装置
JPH07249728A (ja) * 1994-03-09 1995-09-26 Toppan Printing Co Ltd リードフレームおよびその製造方法
WO1998043297A1 (fr) * 1997-03-24 1998-10-01 Seiko Epson Corporation Substrat pour dispositif a semi-conducteurs, araignee de connexions, semi-conducteur et procede de fabrication des memes, carte et equipement electronique
JP2007287765A (ja) * 2006-04-13 2007-11-01 Denso Corp 樹脂封止型半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02246358A (ja) * 1989-03-20 1990-10-02 Fujitsu Miyagi Electron:Kk リードフレーム
JPH0621315A (ja) * 1992-07-02 1994-01-28 Seiko Epson Corp 半導体装置用リードフレーム及び、それを用いた半導体装置
JPH07249728A (ja) * 1994-03-09 1995-09-26 Toppan Printing Co Ltd リードフレームおよびその製造方法
WO1998043297A1 (fr) * 1997-03-24 1998-10-01 Seiko Epson Corporation Substrat pour dispositif a semi-conducteurs, araignee de connexions, semi-conducteur et procede de fabrication des memes, carte et equipement electronique
JP2007287765A (ja) * 2006-04-13 2007-11-01 Denso Corp 樹脂封止型半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017118059A (ja) * 2015-12-25 2017-06-29 株式会社三井ハイテック Led用リードフレーム及びその製造方法
JP2019204913A (ja) * 2018-05-25 2019-11-28 三菱マテリアル株式会社 リードフレーム及びその製造方法
JP7119574B2 (ja) 2018-05-25 2022-08-17 三菱マテリアル株式会社 リードフレーム及びその製造方法
CN114843194A (zh) * 2022-05-05 2022-08-02 盐城芯丰微电子有限公司 可满足大规模集成电路高精密度蚀刻封装方法

Similar Documents

Publication Publication Date Title
KR101254803B1 (ko) 반도체 장치의 제조 방법
KR20160136208A (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP2007329516A (ja) 半導体発光装置
JP2015072947A (ja) 半導体装置及びその製造方法
US20130320527A1 (en) Semiconductor device and semiconductor device manufacturing method
CN102412225B (zh) Bga半导体封装及其制造方法
JP2012079929A (ja) 半導体装置およびその製造方法
JP6936963B2 (ja) リードフレーム
JP4307362B2 (ja) 半導体装置、リードフレーム及びリードフレームの製造方法
JP2014007287A (ja) 半導体装置の製造方法
JP2006165411A (ja) 半導体装置およびその製造方法
JP6733585B2 (ja) 半導体装置およびその製造方法
JP6607429B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2015153987A (ja) モールドパッケージ
JP5458476B2 (ja) モールドパッケージおよびその製造方法
JP5104020B2 (ja) モールドパッケージ
JP5165302B2 (ja) 半導体装置およびその製造方法
JP2006286679A (ja) 半導体装置およびその製造方法
JP2010003909A (ja) 半導体装置の製造方法
JP6434269B2 (ja) 半導体装置
JP2006332275A (ja) 半導体装置の製造方法及び半導体装置
WO2015111623A1 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2015060876A (ja) 半導体装置の製造方法
JP4695672B2 (ja) 半導体装置
JP2011054626A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150512

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160119