CN114843194A - 可满足大规模集成电路高精密度蚀刻封装方法 - Google Patents
可满足大规模集成电路高精密度蚀刻封装方法 Download PDFInfo
- Publication number
- CN114843194A CN114843194A CN202210480996.5A CN202210480996A CN114843194A CN 114843194 A CN114843194 A CN 114843194A CN 202210480996 A CN202210480996 A CN 202210480996A CN 114843194 A CN114843194 A CN 114843194A
- Authority
- CN
- China
- Prior art keywords
- bonding
- packaging
- lead frame
- gold
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 36
- 238000005530 etching Methods 0.000 title claims abstract description 18
- 229910001252 Pd alloy Inorganic materials 0.000 claims abstract description 22
- BBKFSSMUWOMYPI-UHFFFAOYSA-N gold palladium Chemical compound [Pd].[Au] BBKFSSMUWOMYPI-UHFFFAOYSA-N 0.000 claims abstract description 21
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000010931 gold Substances 0.000 claims abstract description 12
- 229910052737 gold Inorganic materials 0.000 claims abstract description 11
- 239000005022 packaging material Substances 0.000 claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 claims abstract description 8
- 239000000853 adhesive Substances 0.000 claims abstract description 5
- 230000001070 adhesive effect Effects 0.000 claims abstract description 5
- 238000012545 processing Methods 0.000 claims description 25
- 238000001878 scanning electron micrograph Methods 0.000 claims description 25
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 21
- 238000000137 annealing Methods 0.000 claims description 21
- 230000008569 process Effects 0.000 claims description 15
- 238000012937 correction Methods 0.000 claims description 11
- 238000001514 detection method Methods 0.000 claims description 11
- 238000005096 rolling process Methods 0.000 claims description 11
- 239000000956 alloy Substances 0.000 claims description 9
- 239000002994 raw material Substances 0.000 claims description 9
- 239000011347 resin Substances 0.000 claims description 9
- 229920005989 resin Polymers 0.000 claims description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 8
- 229910002710 Au-Pd Inorganic materials 0.000 claims description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 6
- 238000001816 cooling Methods 0.000 claims description 6
- 238000012797 qualification Methods 0.000 claims description 5
- 238000005097 cold rolling Methods 0.000 claims description 4
- 238000005260 corrosion Methods 0.000 claims description 4
- 230000007797 corrosion Effects 0.000 claims description 4
- 238000005098 hot rolling Methods 0.000 claims description 4
- 238000007789 sealing Methods 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 238000005266 casting Methods 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 3
- 238000003709 image segmentation Methods 0.000 claims description 3
- 238000002156 mixing Methods 0.000 claims description 3
- 239000000178 monomer Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 238000007781 pre-processing Methods 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 239000011135 tin Substances 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 3
- 239000011701 zinc Substances 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 5
- 230000009286 beneficial effect Effects 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- 238000005538 encapsulation Methods 0.000 description 4
- 238000001914 filtration Methods 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000003723 Smelting Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007405 data analysis Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010191 image analysis Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
本发明涉及半导体蚀刻封装技术领域，具体提供了一种可满足大规模集成电路高精密度蚀刻封装方法，包括：制作带散热片式基岛的引线框架；采用贴片胶将以高精密度蚀刻制作的含有大规模集成电路的芯片贴装于引线框架中的基岛上；在设定温度下采用金钯合金丝进行键合；采用封装材料进行封装处理。本发明采用带散热片式基岛的引线框架对含有大规模集成电路的芯片进行封装，提高芯片使用时的散热效果，可以有效保障芯片的工作温度在适宜范围内；采用金钯合金丝进行键合，在金丝适宜高精密度的线径情况下，可以保障金丝的强度；键合在限定的设定温度，可以在适宜高精密度的线径情况下，降低键合不良或者发生断裂的几率，提高键合质量、合格率和寿命。
Description
技术领域
本发明涉及半导体蚀刻封装技术领域，特别涉及一种可满足大规模集成电路高精密度蚀刻封装方法。
背景技术
半导体器件朝着工艺越来越精密、功能越来越多的方向发展，包含有大规模集成电路的半导体器件需求越来越高。随着集成电路制造工艺越来越逼近材料的物理极限，14/16nm以下先进制程会因面积缩小带来成本的巨幅提升，同时还会面临成品率急剧下降、芯片性能和可靠性无法保障等质量与可靠性隐患，采用硅铝丝无法实现芯片引线键合互连，必须采用金丝键合进行超高密度的封装集成。另外，半导体器件含有的集成电路规模越大，功能越多，一般其发热量越高，因此对散热的要求也越高，半导体器件的封装对于散热有重要影响。
对于半导体器件的后道封装，关键是如何实现功能芯片与电路引出端的信号交换，实现外部指令正确有效的下达到芯片内部，保障内部响应信号能够快捷无误的传送至外引出端。在多种封装互连方式中，引线键合由于普适性高、可实现性强等优点，成为首选的封装互连手段。键合金丝为当前应用广泛的芯片互连材料，有着优异的导电、导热及抗氧化性。含有大规模集成电路的半导体器件的触点小，键合金丝较细，给其可靠性和使用寿命带来不利影响。
发明内容
为了解决上述技术问题，本发明提供了一种可满足大规模集成电路高精密度蚀刻封装方法，包括以下步骤：
S100：制作带散热片式基岛的引线框架；
S200：采用贴片胶将以高精密度蚀刻制作的含有大规模集成电路的芯片贴装于引线框架中的基岛上；
S300：在设定温度下采用金钯合金丝进行键合；
S400：采用封装材料进行封装处理。
可选的，在S100步骤中，引线框架的制作方式如下：
S110：选用预定厚度的铜合金板材，通过冲压形成基岛；
S120：通过激光镂空工艺使得引脚成型；
S130：采用激光切割成单体得到引线框架。
可选的，所述铜合金板材的成分除铜外还包括质量比为100-300：80-300：20-300：1：8的锡、镍、锌、硼和磷。
可选的，所述铜合金板材的制作方式如下：
按成分配比进行配料，得到混合原料；
熔炼混合原料后，铸造成坯体；
将坯体依次采用热轧、冷轧、中间退火、中轧、在线连续退火和精轧工艺进行加工，得到预定厚度的铜合金板材，其中，所述在线连续退火的温度为700～850℃；所述精轧后不进行退火；
将铜合金板材以450℃烘烤不少于5min后冷却。
可选的，在S300步骤中，采用的金钯合金丝中金和钯的质量比为90-100：1。
可选的，在S300步骤中，键合时的设定温度在120℃-350℃范围内选定。
可选的，在S400步骤中，采用封装材料进行封装处理的方式为：采用树脂作为封装材料，将键合完毕的引线框架和芯片放置在封装模具的模腔内，引线框架的引脚伸出模腔，将树脂注入封装模具的模腔内，对芯片及金钯合金丝键合部位进行密封，冷却成型后取出，进行表面修整。
可选的，在S300步骤中，在键合后还进行以下处理：
S310：进行不小于12小时的退火处理；
S320：在退火后，采用扫描电子显微镜采集金钯合金丝键合的SEM图像；
S330：对SEM图像进行图像处理与分析，判断键合质量；
S340：若键合质量不满足要求，则重新进行金钯合金丝键合。
可选的，在S330步骤中，对SEM图像进行图像处理与分析的过程如下：
S331：对SEM图像进行预处理；
S332：识别出金钯合金丝的键合点位置作为目标区域；
S333：进行图像分割将目标区域的SEM图像分离出来，进行腐蚀膨胀处理；
S334：提取目标区域的SEM图像各像素点的颜色信息，计算各像素点的色彩对比度，若色彩对比度超过预设的对比度阈值则执行S335，否则判断键合质量合格；
S335：对目标区域的SEM图像进行二值化处理得到目标区域的二值图像；
S336：将二值图像与参考图像比对，若两者的相似度超过相似度阈值则表示键合质量合格，否则表示键合质量不满足要求。
可选的，在S300步骤中，对键合质量进行检测并保存检测数据，检测数据包括键合晶相数据；按照设定周期对周期内的检测数据进行统计，并计算周期内键合质量的合格率；若合格率低于设定值，对键合晶相数据进行分析确定设定温度的修正量，以修正量对设定温度进行修正。
本发明的可满足大规模集成电路高精密度蚀刻封装方法，采用带散热片式基岛的引线框架对含有大规模集成电路的芯片进行封装，提高芯片使用时的散热效果，可以有效保障芯片的工作温度在适宜范围内；采用金钯合金丝进行键合，在金丝适宜高精密度的线径情况下，可以保障金丝的强度；键合在限定的设定温度，可以在适宜高精密度的线径情况下，降低键合不良或者发生断裂的几率，提高键合质量、合格率和寿命。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1为本发明实施例中一种可满足大规模集成电路高精密度蚀刻封装方法流程图；
图2为本发明的可满足大规模集成电路高精密度蚀刻封装方法实施例中采用的引线框架的制作流程图；
图3为本发明的可满足大规模集成电路高精密度蚀刻封装方法实施例在键合后至采用封装材料封装前的处理过程流程图；
图4为本发明的可满足大规模集成电路高精密度蚀刻封装方法实施例对金钯合金丝键合的SEM图像进行图像处理与分析流程图；
图5为本发明的可满足大规模集成电路高精密度蚀刻封装方法实施例中键合采用的金钯合金丝与纯金丝强度对比图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
如图1所示，本发明实施例提供了一种可满足大规模集成电路高精密度蚀刻封装方法，包括以下步骤：
S100：制作带散热片式基岛的引线框架；
S200：采用贴片胶将以高精密度蚀刻制作的含有大规模集成电路的芯片贴装于引线框架中的基岛上；
S300：在设定温度下采用金钯合金丝进行键合；
S400：采用封装材料进行封装处理。
上述技术方案的工作原理和有益效果为：本方案采用带散热片式基岛的引线框架对含有大规模集成电路的芯片进行封装，提高芯片使用时的散热效果，可以有效保障芯片的工作温度在适宜范围内；采用金钯合金丝进行键合，在金丝适宜高精密度的线径情况下，可以保障金丝的强度，采用金钯合金丝与纯金丝强度对比如图5所示，图中为两种丝键合后在300度高温下经历时长后的拉脱力情况；键合在限定的设定温度，可以在适宜高精密度的线径情况下，提高键合质量；其中采用的金钯合金丝(Au-Pd合金丝)中金和钯的质量比可以为90-100：1，采用金钯合金丝可以降低键合处介面合金共化物(IMC，Intermetalliccompound)的生成量，进一步提高键合质量和强度，降低断裂几率，提高寿命；键合时的设定温度可以在120℃-350℃范围内选定，在该设定温度下键合，可以降低发生空洞的几率，提高键合质量和寿命。
在一个实施例中，如图2所示，在S100步骤中，引线框架的制作方式如下：
S110：选用预定厚度的铜合金板材，通过冲压形成基岛；
S120：通过激光镂空工艺使得引脚成型；
S130：采用激光切割成单体得到引线框架。
上述技术方案的工作原理和有益效果为：本方案采用铜合金板材制作引线框架，通过冲压形成贴装芯片的基岛，以激光镂空工艺形成引脚；基础板材的整体性可以提高引线框架的强度；铜合金材质的散热系数大，延展性能好，有利于冲压成型，可以提高芯片的散热效果；激光加工可以提高加工精度和加工界线(面)的平整性。
在一个实施例中，所述铜合金板材的成分除铜外还包括质量比为100-300：80-300：20-300：1：8的锡、镍、锌、硼和磷；
所述铜合金板材的制作方式如下：
按成分配比进行配料，得到混合原料；
熔炼混合原料后，铸造成坯体；
将坯体依次采用热轧、冷轧、中间退火、中轧、在线连续退火和精轧工艺进行加工，得到预定厚度的铜合金板材，其中，所述在线连续退火的温度为700～850℃；所述精轧后不进行退火；
将铜合金板材以450℃烘烤不少于5min后冷却。
上述技术方案的工作原理和有益效果为：本方案选用的铜合金板材的成分，使得铜合金板材具备较小的热缩性和较好的导热性能；制作中，坯体依次采用热轧、冷轧、中间退火、中轧、在线连续退火和精轧工艺进行加工，能够降低甚至消除内部应力，提高使用寿命；铜合金板材以450℃烘烤能够进一步降低材料的热缩性，防止成型后或者使用中发生变形。
在一个实施例中，在S400步骤中，采用封装材料进行封装处理的方式为：采用树脂作为封装材料，将键合完毕的引线框架和芯片放置在封装模具的模腔内，引线框架的引脚伸出模腔，将树脂注入封装模具的模腔内，对芯片及金钯合金丝键合部位进行密封，冷却成型后取出，进行表面修整。
上述技术方案的工作原理和有益效果为：本方案以树脂作为封装材料，易于成型，且可以降低成本；采用封装模具进行封装能够提高封装效率，保持封装产品的形状规整性和一致性；注入树脂时，可以选择合适的注入压力和注入速率，一方面可以保障密封性，防止内部产生气泡，另一方面可以保障树脂与芯片、金丝以及引线框架的粘合强度。
在一个实施例中，如图3所示，在S300步骤中，在键合后还进行以下处理：
S310：进行不小于12小时的退火处理；
S320：在退火后，采用扫描电子显微镜采集金钯合金丝键合的SEM图像；
S330：对SEM图像进行图像处理与分析，判断键合质量；
S340：若键合质量不满足要求，则重新进行金钯合金丝键合。
上述技术方案的工作原理和有益效果为：本方案通过退火提高键合的质量，降低键合点的内部应力，防止发生断裂或者其他键合失效情况；采用扫描电子显微镜(SEM)获取SEM图像，有利于观测键合位置的微观晶体结构，通过图像处理与分析，提高键合质量判断的准确性；在发生键合质量不满足要求时，重新进行键合，可以提高产品的良品率，降低浪费与成本。
在一个实施例中，在S330步骤中，对SEM图像进行图像处理与分析的过程如下：
S331：对SEM图像进行预处理；
S332：识别出金钯合金丝的键合点位置作为目标区域；
S333：进行图像分割将目标区域的SEM图像分离出来，进行腐蚀膨胀处理；
S334：提取目标区域的SEM图像各像素点的颜色信息，计算各像素点的色彩对比度，若色彩对比度超过预设的对比度阈值则执行S335，否则判断键合质量合格；
S335：对目标区域的SEM图像进行二值化处理得到目标区域的二值图像；
S336：将二值图像与参考图像比对，若两者的相似度超过相似度阈值则表示键合质量合格，否则表示键合质量不满足要求。
上述技术方案的工作原理和有益效果为：本方案通过对SEM图像进行预处理，提高SEM图像质量，降低金钯合金丝的键合点位置的识别偏差；通过分割金钯合金丝的键合点位置的目标区域图像，减少图像数据处理量；通过腐蚀膨胀处理，能够使得目标区域图像边界更为清晰；提取颜色信息来计算各像素点的色彩对比度进行判断，增强的判断的客观性和可靠性；在色彩对比度超过预设的对比度阈值再进行后续处理和判断，一方面可以进一步缩减后续处理的数据处理量，另一方面进一步提高了键合质量判断的准确性，防止或者降低判断误差。
在一个实施例中，在S300步骤中，对键合质量进行检测并保存检测数据，检测数据包括键合晶相数据；按照设定周期对周期内的检测数据进行统计，并计算周期内键合质量的合格率；若合格率低于设定值，对键合晶相数据进行分析确定设定温度的修正量，以修正量对设定温度进行修正。
上述技术方案的工作原理和有益效果为：本方案通过检测并保存检测数据，为定期分析工艺有效性提供数据基础；以检测数据分析得到的合格率情况，评判工艺条件(设定温度)是否需要进行调整，可以提高产品的合格率；通过键合晶相数据分析确定修正量，能够提高工艺条件(设定温度)修正的精准度，提高修正效率，避免修正方向错误或者修正量过度导致影响产品质量。
在一个实施例中，在S335步骤中，采用二维滑动模板对二值图像进行中值滤波处理，其中二维中值滤波函数为：
g(x,y)＝med*f(x-k,y-l)，(k,l∈W)+
上式中，g(x,y)表示滤波后的二值图像；(x,y)表示二值图像的像素坐标；f(x,y)表示滤波前的二值图像；k,l分别表示二维滑动模板的坐标滑动量；W表示二维滑动模板，一般采用通常为3×3或者5×5区域。
上述技术方案的工作原理和有益效果为：本方案通过选定二维滑动模板对二值图像进行中值滤波处理，可以排除图像的噪音干扰，提高二值图像品质，增强后续图像分析的效率和可靠性，避免发生误判情况，从而提高产品的良品率。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种可满足大规模集成电路高精密度蚀刻封装方法，其特征在于，包括以下步骤：
S100：制作带散热片式基岛的引线框架；
S200：采用贴片胶将以高精密度蚀刻制作的含有大规模集成电路的芯片贴装于引线框架中的基岛上；
S300：在设定温度下采用金钯合金丝进行键合；
S400：采用封装材料进行封装处理。
2.根据权利要求1所述的可满足大规模集成电路高精密度蚀刻封装方法，其特征在于，在S100步骤中，引线框架的制作方式如下：
S110：选用预定厚度的铜合金板材，通过冲压形成基岛；
S120：通过激光镂空工艺使得引脚成型；
S130：采用激光切割成单体得到引线框架。
3.根据权利要求2所述的可满足大规模集成电路高精密度蚀刻封装方法，其特征在于，所述铜合金板材的成分除铜外还包括质量比为100-300：80-300：20-300：1：8的锡、镍、锌、硼和磷。
4.根据权利要求2所述的可满足大规模集成电路高精密度蚀刻封装方法，其特征在于，所述铜合金板材的制作方式如下：
按成分配比进行配料，得到混合原料；
熔炼混合原料后，铸造成坯体；
将坯体依次采用热轧、冷轧、中间退火、中轧、在线连续退火和精轧工艺进行加工，得到预定厚度的铜合金板材，其中，所述在线连续退火的温度为700～850℃；所述精轧后不进行退火；
将铜合金板材以450℃烘烤不少于5min后冷却。
5.根据权利要求1所述的可满足大规模集成电路高精密度蚀刻封装方法，其特征在于，在S300步骤中，采用的金钯合金丝中金和钯的质量比为90-100：1。
6.根据权利要求1所述的可满足大规模集成电路高精密度蚀刻封装方法，其特征在于，在S300步骤中，键合时的设定温度在120℃-350℃范围内选定。
7.根据权利要求1所述的可满足大规模集成电路高精密度蚀刻封装方法，其特征在于，在S400步骤中，采用封装材料进行封装处理的方式为：采用树脂作为封装材料，将键合完毕的引线框架和芯片放置在封装模具的模腔内，引线框架的引脚伸出模腔，将树脂注入封装模具的模腔内，对芯片及金钯合金丝键合部位进行密封，冷却成型后取出，进行表面修整。
8.根据权利要求1所述的可满足大规模集成电路高精密度蚀刻封装方法，其特征在于，在S300步骤中，在键合后还进行以下处理：
S310：进行不小于12小时的退火处理；
S320：在退火后，采用扫描电子显微镜采集金钯合金丝键合的SEM图像；
S330：对SEM图像进行图像处理与分析，判断键合质量；
S340：若键合质量不满足要求，则重新进行金钯合金丝键合。
9.根据权利要求8所述的可满足大规模集成电路高精密度蚀刻封装方法，其特征在于，在S330步骤中，对SEM图像进行图像处理与分析的过程如下：
S331：对SEM图像进行预处理；
S332：识别出金钯合金丝的键合点位置作为目标区域；
S333：进行图像分割将目标区域的SEM图像分离出来，进行腐蚀膨胀处理；
S334：提取目标区域的SEM图像各像素点的颜色信息，计算各像素点的色彩对比度，若色彩对比度超过预设的对比度阈值则执行S335，否则判断键合质量合格；
S335：对目标区域的SEM图像进行二值化处理得到目标区域的二值图像；
S336：将二值图像与参考图像比对，若两者的相似度超过相似度阈值则表示键合质量合格，否则表示键合质量不满足要求。
10.根据权利要求1所述的可满足大规模集成电路高精密度蚀刻封装方法，其特征在于，在S300步骤中，对键合质量进行检测并保存检测数据，检测数据包括键合晶相数据；按照设定周期对周期内的检测数据进行统计，并计算周期内键合质量的合格率；若合格率低于设定值，对键合晶相数据进行分析确定设定温度的修正量，以修正量对设定温度进行修正。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210480996.5A CN114843194B (zh) | 2022-05-05 | 2022-05-05 | 可满足大规模集成电路高精密度蚀刻封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210480996.5A CN114843194B (zh) | 2022-05-05 | 2022-05-05 | 可满足大规模集成电路高精密度蚀刻封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114843194A true CN114843194A (zh) | 2022-08-02 |
| CN114843194B CN114843194B (zh) | 2023-03-28 |
Family
ID=82567318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210480996.5A Active CN114843194B (zh) | 2022-05-05 | 2022-05-05 | 可满足大规模集成电路高精密度蚀刻封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114843194B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050231925A1 (en) * | 2004-04-14 | 2005-10-20 | Denso Corporation | Semiconductor device and method for manufacturing the same |
| JP2012079929A (ja) * | 2010-10-01 | 2012-04-19 | Denso Corp | 半導体装置およびその製造方法 |
| CN102437062A (zh) * | 2011-11-17 | 2012-05-02 | 中南大学 | 打火成球工艺中的参数优化方法及系统 |
| US20130233594A1 (en) * | 2012-03-12 | 2013-09-12 | Wire Technology Co., Ltd. | Composite wire of silver-gold-palladium alloy coated with metal thin film and method thereof |
| CN106898591A (zh) * | 2015-12-21 | 2017-06-27 | 深圳市中兴微电子技术有限公司 | 一种散热的多芯片框架封装结构及其制备方法 |
| CN109919922A (zh) * | 2019-02-27 | 2019-06-21 | 重庆大学 | 一种基于空间域与形态学相结合的硅硅直接键合的质量检测方法 |
| CN113981267A (zh) * | 2021-12-28 | 2022-01-28 | 宁波兴业盛泰集团有限公司 | 一种铜合金引线框架材料 |
-
2022
- 2022-05-05 CN CN202210480996.5A patent/CN114843194B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050231925A1 (en) * | 2004-04-14 | 2005-10-20 | Denso Corporation | Semiconductor device and method for manufacturing the same |
| JP2012079929A (ja) * | 2010-10-01 | 2012-04-19 | Denso Corp | 半導体装置およびその製造方法 |
| CN102437062A (zh) * | 2011-11-17 | 2012-05-02 | 中南大学 | 打火成球工艺中的参数优化方法及系统 |
| US20130233594A1 (en) * | 2012-03-12 | 2013-09-12 | Wire Technology Co., Ltd. | Composite wire of silver-gold-palladium alloy coated with metal thin film and method thereof |
| CN106898591A (zh) * | 2015-12-21 | 2017-06-27 | 深圳市中兴微电子技术有限公司 | 一种散热的多芯片框架封装结构及其制备方法 |
| CN109919922A (zh) * | 2019-02-27 | 2019-06-21 | 重庆大学 | 一种基于空间域与形态学相结合的硅硅直接键合的质量检测方法 |
| CN113981267A (zh) * | 2021-12-28 | 2022-01-28 | 宁波兴业盛泰集团有限公司 | 一种铜合金引线框架材料 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114843194B (zh) | 2023-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8044500B2 (en) | Power module substrate, method for manufacturing power module substrate, and power module | |
| CN102529224B (zh) | 金属树脂复合结构体及其制造方法、以及母线、模块壳体及树脂制连接器零件 | |
| Kessel et al. | The quality of die-attachment and its relationship to stresses and vertical die-cracking | |
| TWI571888B (zh) | Connection lines for semiconductor devices | |
| JP4848539B2 (ja) | 放熱板およびパワー半導体モジュール、ｉｃパッケージ | |
| US20170040281A1 (en) | Bonding wire for semiconductor device | |
| US20200388553A1 (en) | Semiconductor module and method for manufacturing same | |
| CN109332901B (zh) | 陶瓷劈刀及其制作方法和应用 | |
| JP4789771B2 (ja) | 樹脂外囲器付きリードフレームとその製造方法 | |
| CN110249074A (zh) | 半导体元件及其制造方法 | |
| CN114843194B (zh) | 可满足大规模集成电路高精密度蚀刻封装方法 | |
| JP5109881B2 (ja) | 銅ボンディングワイヤ | |
| TWI645054B (zh) | Ｃｕ－Ｎｉ－Ｓｉ系銅合金條 | |
| CN106536125A (zh) | 硬钎料和使用了该硬钎料的陶瓷基板 | |
| JPH05315511A (ja) | リードフレーム材およびその製造方法 | |
| JPH10270629A (ja) | 樹脂密着性に優れた鉄合金材 | |
| CN104218009A (zh) | 芯片卡模块和用于制造芯片卡模块的方法 | |
| CN111584371B (zh) | 一种封装壳体的制作方法、封装壳体 | |
| Omar et al. | Evolution of discrete semiconductor copper wedge bond in biased temperature humidity chamber | |
| Yang et al. | Research of design and processing technology of CQFP package with 0.40 mm pitch | |
| CN112908878B (zh) | 电子产品的加工方法及加工装置 | |
| JP2008071886A (ja) | 半導体装置用リードフレームとその製造方法 | |
| JP2017130522A (ja) | 樹脂付リードフレーム基板 | |
| JP2522557B2 (ja) | 樹脂封止型半導体素子用リ―ドのフォ―ミング方法 | |
| JPH0661378A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |