JP2016048751A - 半導体装置およびその検査方法 - Google Patents
半導体装置およびその検査方法 Download PDFInfo
- Publication number
- JP2016048751A JP2016048751A JP2014173652A JP2014173652A JP2016048751A JP 2016048751 A JP2016048751 A JP 2016048751A JP 2014173652 A JP2014173652 A JP 2014173652A JP 2014173652 A JP2014173652 A JP 2014173652A JP 2016048751 A JP2016048751 A JP 2016048751A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- chip
- identification pattern
- semiconductor chip
- defect identification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analysing Materials By The Use Of Radiation (AREA)
- Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】半導体装置を開封することなく未開封の状態で、破壊された半導体チップを特定することが可能な半導体装置と、その検査方法を提供する。【解決手段】複数のIGBTチップ2のそれぞれでは、IGBTチップ2の表面に不良識別パターン5がドット状に複数形成されている。また、複数のダイオードチップのそれぞれにおいても、不良識別パターンが複数形成されている。不良識別パターン5のそれぞれは、半導体基板上に形成された表面電極の表面に接触するように、銀ペーストを少量塗布して焼結させた焼結銀ペースト5aによって形成されている。【選択図】図2
Description
本発明は、半導体装置およびその検査方法に関し、特に、パワー半導体チップを搭載した半導体装置と、その検査方法とに関するものである。
IGBT(Insulated Gate Bipolar Transistor)またはダイオード等の半導体チップ(パワー半導体チップ)は、最終的に、樹脂によって封止されるか、または、ケーシング内に実装することで、封止された半導体装置として完成される。完成した半導体装置を出荷する前に、半導体装置に対して出荷前検査が行われる。
出荷前検査では、半導体装置には、半導体装置に搭載された半導体チップに起因して出荷不良と判定される場合がある。このような出荷不良と判定される半導体装置が増加すると、歩留まり低下を招き、生産性が低下することになる。また、材料や生産に要する動力が無駄に使用されることになり、環境への負荷が増加することになる。
このような問題を回避するために、不良と判定された半導体チップを改善することが求められる。また、どの半導体チップが不良の半導体チップであるのかを特定する必要がある。たとえば、パワーモジュールでは、複数個のIGBTが並列に接続されたIGBTチップと、複数個のダイオードが並列に接続されたダイオードチップとが搭載されている。
このようなパワーモジュールでは、1つのIGBTチップが出荷前検査における電気特性測定において破壊された場合、電流が流れなくなるため、どの半導体チップが不良となった半導体チップであるかを電気的には判定することができなくなる。
そのため、不良となった半導体チップの中間検査電気特性データを解析するためには、樹脂によって封止されたパワーモジュールまたはケーシング内に実装されて封止されたパワーモジュールを開封する処理が必要となってしまう。そのため、破壊された不良の半導体チップを未開封で特定する技術が必要であった。
樹脂またはケーシングによって封止されて、外から視認することできない半導体チップの個体識別情報を管理する技術の一つとして、たとえば、特許文献1、特許文献2および特許文献3では、超音波を適用した手法が提案されている。
特許文献1、2では、超音波に対する反射率が異なる材料によって、半導体チップに個体識別パターンを形成し、その個体識別パターンを未開封の半導体チップの状態で識別する手法が提案されている。特許文献3では、超音波の反射が異なるように積層基板の一部に個体識別情報に対応した空隙を設けて、基板を積層させた後に、その内部の個体識別情報を読み取る手法が提案されている。
また、他の技術として、たとえば、特許文献4では、X線を適用し、X線に対する透過率が異なる材料によって、半導体チップに個体識別パターンを形成し、その個体識別パターンをX線CTによって読み取る手法が提案されている。これらの技術を用いることで、半導体装置を未開封の状態で、個々の半導体チップの個体識別パターンを判別することが可能になる。
しかしながら、従来の手法では次のような問題点があった。たとえば、個体識別情報を読み取ることができなくなった半導体チップが発見された場合には、その半導体チップは破壊されている可能性がある。
ところが、半導体チップが破壊されたとしても、破壊された半導体チップの個体識別情報を読み取ることができる場合が比較的多く、破壊された半導体チップを特定することが困難になるという問題があった。
本発明は、上記問題点を解決するためになされたものであり、一つの目的は、半導体装置を開封することなく未開封の状態で、破壊された半導体チップを特定することが可能な半導体装置を提供することであり、他の目的は、そのような半導体装置の検査方法を提供することである。
本発明に係る半導体装置は、半導体チップと、不良識別パターンと、その半導体チップおよび不良識別パターンを封止する部材とを備えている。不良識別パターンは、半導体チップの表面に形成され、半導体チップが破壊されているか否かを識別する。不良識別パターンは、半導体チップが破壊されていない場合には第1状態であり、半導体チップへの通電によって半導体チップが破壊された場合には、第1状態とは異なる第2状態になる。
本発明に係る半導体装置の検査方法は、封止された半導体チップを含む半導体装置の検査方法である。半導体チップの表面には、半導体チップが破壊されていない場合には第1状態であり、半導体チップへの通電によって半導体チップが破壊された場合には、第1状態とは異なる第2状態になる不良識別パターンが形成されている。不良識別パターンが第1状態および第2状態のいずれの状態にあるのかを、超音波、X線および中性子線の少なくともいずれかによって検査する。
本発明に係る半導体装置によれば、半導体チップ等を封止する部材を開封することなく、半導体チップが破壊されているか否かを識別することができる。
本発明に係る半導体装置の検査方法によれば、半導体装置を開封することなく、半導体チップが破壊されているか否かを、超音波、X線および中性子線の少なくともいずれかにより不良識別パターンを検査することによって識別することができる。
はじめに、半導体チップとして、複数個のIGBTが並列に接続されたIGBTチップと、複数個のダイオードが並列に接続されたダイオードチップとが搭載された半導体装置の製造方法の概要について説明する。IGBTチップおよびダイオードチップのような半導体チップは、一般的に共通のベース基板、たとえば、シリコンウェハに対して、成膜処理、写真製版処理、エッチング処理および注入処理等の各種の処理(シリコンウェハプロセス)を行うことによって製造されることになる。
そのシリコンウェハプロセスでは、複数枚のシリコンウェハが一つの製造ロットとしてロット単位で管理される。シリコンウェハプロセスによって、シリコンウェハには集積回路を含む半導体チップが形成される。個々の半導体チップは、シリコンウェハ番号、シリコンウェハ面内アドレスおよび製造ロット番号に基づく、唯一の個体識別情報を有する。ここで、シリコンウェハ番号は、各シリコンウェハに固有に割り当てられた番号であり、シリコンウェハ面内アドレスは、シリコンウェハ面内に割り付けられるアドレスである。
シリコンウェハプロセスが完了した後、シリコンウェハがダイシングされて半導体チップとして個片化される。個片化された半導体チップのトレーサビリティーを確保するために、半導体チップを管理する必要がある。
その方法の一つとして、上述した個体識別情報を半導体チップの表面に、たとえば、記号や2Dコードを用いて物理的に形成する方法がある。なお、2Dコードには、データマトリクス型の二次元コードまたはQRコード(登録商標)等がある。また、他の方法の一つとして、個片化した半導体チップを収納するチップトレイにチップトレイIDを付与し、そのチップトレイID、チップトレイポケットアドレスおよび個体識別情報をデータベースに登録することで、半導体チップのトレーサビリティを確保する方法がある。
半導体装置を組み立てるにあたり、複数のIGBT(ダイオード)チップのそれぞれの個体識別情報と、そのIGBT(ダイオード)が搭載される位置に関する情報とをデータベースにより管理することで、半導体装置のそれぞれと、その半導体装置に搭載されている複数のIGBTチップおよび複数のダイオードチップのそれぞれを対応させることができる。
組み立てられた半導体装置は、電気的静特性試験、電気的動特性試験、信頼性評価試験、外観検査等の出荷前試験を経て出荷される。出荷前検査のうち、電気的静特性試験や電気的動特性試験では、半導体チップが破壊されて、不良の半導体装置が生じてしまうことがある。上述したように、半導体装置では、複数の半導体チップ(IGBTチップ、ダイオードチップ)が電気的に並列に接続されている。このため、どのIGBTチップまたはダイオードチップが破壊されているのかを、電気的に特定することができない。
そこで、以下、不良となった半導体チップを、半導体装置を開封することなく未開封の状態で特定することができる手法について、具体的に説明する。
実施の形態1
ここでは、不良となった半導体チップを識別する不良識別パターンが半導体チップに形成された半導体装置の第1例と、その半導体装置を超音波探傷装置を用いて検査する検査方法について説明する。
ここでは、不良となった半導体チップを識別する不良識別パターンが半導体チップに形成された半導体装置の第1例と、その半導体装置を超音波探傷装置を用いて検査する検査方法について説明する。
図1に、IGBTチップ2とダイオードチップ3とが搭載された半導体装置1の平面構造の一例を示す。図1に示すように、半導体装置1には、たとえば、複数(6個)のIGBTチップ2と、複数(6個)のダイオードチップ3とが搭載されている。
図2に示すように、複数のIGBTチップ2のそれぞれでは、IGBTチップ2の表面に不良識別パターン5がドット状に複数形成されている。また、図3に示すように、複数のダイオードチップ3のそれぞれにおいても、ダイオードチップ3の表面に不良識別パターン5がドット状に複数形成されている。
その不良識別パターン5について具体的に説明する。図4に示すように、不良識別パターン5のそれぞれは、半導体基板10上に形成された表面電極11の表面に接触するように、たとえば、銀ペーストを少量塗布して焼結させた焼結銀ペースト5aによって形成されている。1つの焼結銀ペースト5aの直径は、たとえば、約100μm〜1mm程度であり、高さは、約30μm〜100μm程度である。その焼結銀ペースト5aを覆うように、IGBTチップ2およびダイオードチップ3等を封止するモールド樹脂15が形成されている。
銀ペーストを塗布する処理と塗布された銀ペーストを焼結する処理は、シリコンウェハの状態で行ってもよいし、シリコンウェハを個片化した後に行ってもよく、適宜選択することができる。銀ペースト中に含まれる有機溶媒成分は、焼結までの間に揮発させることができるが、半導体チップ(表面電極11)と銀ペースト(不良識別パターン5)との界面には、銀粒子間に拘束された有機溶媒が少量残存することになる。
そのような不良識別パターン5を有するIGBTチップ等およびIGBTチップ等に付随する他の部材を組み立てて、トランスファーモールドによって封止した後に、超音波探傷装置によって、半導体装置における不良識別パターン5と半導体チップ(表面電極11)との界面の状態が検査される。
次に、超音波探傷装置の概要について説明する。図5に示すように、超音波探傷装置20では、超音波を発振する超音波発振部21と、超音波を受信する超音波受信部22と、発振と受信を制御する機能を有する制御部23とが設けられている。超音波発振部21は、半導体装置1の表面に対し、ある入射角度をもって超音波が発信されるように傾けて配置され、超音波受信部22は、半導体装置の表面において反射した超音波を効率的に受信できるように、半導体装置1の表面に対して傾けて配置されている。
半導体装置1を一方向にスライド(矢印参照)させながら超音波を半導体装置1に発振することで、複数のIGBTチップ2およびダイオードチップ3のそれぞれについて、不良識別パターン5(不良識別パターン5と表面電極11との界面)の状態が検査される。
次に、超音波探傷装置を用いた半導体装置の検査について説明する。まず、IGBTチップ2およびダイオードチップ3がいずれもが、電気的静特性試験および電気的動特性試験において破壊されていない場合、界面には、後述するような空隙は形成されない。このため、図6に示すように、測定された半導体装置1の超音波画像25において、IGBTチップ2の超音波画像26およびダイオードチップ3の超音波画像27には、特異なパターンは測定されない。
一方、電気的静特性試験および電気的動特性試験において、IGBTチップ2およびダイオードチップ3の少なくともいずれかが破壊された場合には、界面に変化が生じることになる。ここで、たとえば、6つのIGBTチップ2のうち、一つのIGBTチップが破壊された場合を想定する。IGBTチップ2が破壊される際には、表面温度が1000℃以上に上昇するため、IGBTチップ2と不良識別パターン5との界面に残存する有機溶媒と、IGBTチップ2(表面電極11)とが反応し、図7に示すように、ブリスター状空隙7が生じることになる。
破壊されたIGBTチップ2において、破壊された部分に位置する不良識別パターンは消失するが、その周辺に位置する不良識別パターン5とIGBTチップ2(表面電極11)との界面にはブリスター状空隙7が生じている。
この半導体装置1を超音波探傷装置20を用いて測定すると、図8に示すように、測定された半導体装置1の超音波画像25において、破壊されたIGBTチップ2aの超音波画像26aには、ブリスター状空隙7の超音波画像26bが白色のドット状に出現することになる。
この手法を用いることで、半導体装置1を開封することなく破壊されたIGBTチップ2aを特定することができる。具体的には、発煙硝酸を用いてIGBTチップ等を封止するモールド樹脂を除去するという、環境への負荷が高く、処理に時間を要し、専門作業者が必要とされる作業を行うことなく、破壊されたIGBTチップ2aを特定することができる。
特定されたIGBTチップ2aに関する情報と、データベースで管理されたトレーサビリティ情報とを組み合わせることにより、不良解析の効率化を図ることができる。また、シリコンウェハプロセスの改善および半導体装置の組立てプロセスの改善を迅速かつ効率的に行うことが可能になり、生産性の向上に寄与することができる。
なお、上述した超音波探傷装置20では、超音波発振部21と超音波受信部22とが、半導体装置1の表面に対し、ある入射角度と反射角度を有するように傾けて配置される場合を例に挙げた。超音波探傷装置20としては、これに限られるものではなく、たとえば、図9に示すように、超音波発振部21と超音波受信部22とを一体化させて、半導体装置1の表面に対してほぼ垂直に超音波を発信させ、反射した超音波を受信するようにした超音波探傷装置20を用いてもよい。また、不良識別パターン5としては、界面に空隙を形成することができる材料であれば、有機溶媒成分を含む銀ペーストに限られない。
実施の形態2
ここでは、不良となった半導体チップを識別する不良識別パターンが半導体チップに形成された半導体装置の第2例と、その半導体装置を超音波探傷装置を用いて検査する検査方法について説明する。
ここでは、不良となった半導体チップを識別する不良識別パターンが半導体チップに形成された半導体装置の第2例と、その半導体装置を超音波探傷装置を用いて検査する検査方法について説明する。
図10に示すように、半導体装置1には、たとえば、複数(6個)のIGBTチップ2と、複数(6個)のダイオードチップ3とが搭載されている。図11に示すように、複数のIGBTチップ2のそれぞれでは、IGBTチップ2の表面に不良識別パターン5が形成されている。また、複数のダイオードチップ3のそれぞれにおいても、ダイオードチップ3の表面に不良識別パターン(図示せず)が形成されている。
その不良識別パターン5について具体的に説明する。図11および図12に示すように、不良識別パターン5は表面電極11の表面にドット状に複数形成され、複数の不良識別パターン5のそれぞれは、有機物5cと、その有機物5cを覆うシリコン窒化膜5bとによって形成されている。また、その不良識別パターン5を覆うように、IGBTチップ2およびダイオードチップ3等を封止するモールド樹脂15が形成されている。
ここで、不良識別パターン5の形成方法の一例について説明する。表面電極11が形成された後、たとえば、ディスペンス法またはインクジェット法等によって、シロキサン等からなる有機物5cがドット状に形成される。このとき、不良識別パターン5が形成される領域のほぼ中央付近に、不良識別パターン5の占有面積の約30%程度の面積をもって有機物5cが塗布される。次に、有機物5c等を覆うように、半導体基板10上にシリコン窒化膜が形成される。
次に、写真製版処理を行うことにより、シリコン窒化膜のうち、有機物5cを覆う部分を被覆し、他の部分を露出するレジストパターンが形成される。次に、そのレジストパターンをエッチングマスクとして、エッチング処理を行うことにより、有機物5cを覆う部分を残して他の部分に位置するシリコン窒化膜が除去される。その後、レジストパターンを除去することにより、複数の不良識別パターン5がドット状に形成される。
そのような不良識別パターン5を有するIGBTチップ等およびIGBTチップ等に付随する他の部材を組み立てて、トランスファーモールドによって封止した後に、超音波探傷装置によって、不良識別パターン5(不良識別パターン5と半導体チップ(表面電極11)との界面)の状態が検査される。超音波探傷装置として、図5または図9に示す超音波探傷装置20が用いられる。
次に、超音波探傷装置を用いた半導体装置の検査について説明する。まず、IGBTチップ2およびダイオードチップ3がいずれもが、電気的静特性試験および電気的動特性試験において破壊されていない場合、界面には、特に変化は認められない。このため、図6に示される超音波画像と同様に、測定された半導体装置の超音波画像において、IGBTチップの超音波画像およびダイオードチップの超音波画像には、特異なパターンは測定されない。
一方、電気的静特性試験および電気的動特性試験において、IGBTチップ2およびダイオードチップ3の少なくともいずれかが破壊された場合には、界面に変化が生じることになる。ここで、たとえば、6つのIGBTチップ2のうち、一つのIGBTチップ2が破壊された場合を想定する。IGBTチップ2が破壊される際には、表面温度が1000℃以上に上昇するため、IGBTチップ2(表面電極11)と不良識別パターン5との界面に位置する有機物5cが膨張する。
これにより、図13に示すように、シリコン窒化膜5bの一部が剥離してブリスター状空隙7が発生することがある。また、シリコン窒化膜5bが剥離した不良識別パターン6が発生することがある。
この半導体装置を超音波探傷装置を用いて測定すると、図14に示すように、IGBTチップ2の超音波画像26とダイオードチップ3の超音波画像27を含む半導体装置1の超音波画像25が得られる。その超音波画像25において、破壊されたIGBTチップ2aの超音波画像26aには、ブリスター状空隙7の超音波画像26bまたは剥離した不良識別パターン6の超音波画像26cが白色のドット状に出現することになる。
この手法を用いることで、半導体装置を開封することなく破壊されたIGBTチップ2aを特定することができる。具体的には、前述したように、発煙硝酸を用いてIGBTチップ等を封止するモールド樹脂を除去するという、環境への負荷が高く、処理に時間を要し、専門作業者が必要とされる作業を行うことなく、破壊されたIGBTチップ2aを特定することができる。
なお、上述した不良識別パターン5の有機物5cとしてシロキサンを例に挙げ、そのシロキサンをシリコン窒化膜5bが覆っている場合を例に挙げたが、同様の作用を有するものであれば、シロキサンおよびシリコン窒化膜に限られない。
実施の形態3
ここでは、第1例に係る半導体装置を、X線検査装置または中性子線検査装置を用いて検査する検査方法について説明する。
ここでは、第1例に係る半導体装置を、X線検査装置または中性子線検査装置を用いて検査する検査方法について説明する。
(第1例)
はじめに、X線による検査手法について説明する。実施の形態1において説明したように、半導体装置に搭載された、複数のIGBTチップおよび複数のダイオードチップのそれぞれの表面電極の表面には、不良識別パターンがドット状に複数形成されている(図1〜図3参照)。図15に示すように、不良識別パターン5のそれぞれは、X線の吸収係数が比較的高い、タングステン(W)または金(Au)等の金属5dによって形成されている。
はじめに、X線による検査手法について説明する。実施の形態1において説明したように、半導体装置に搭載された、複数のIGBTチップおよび複数のダイオードチップのそれぞれの表面電極の表面には、不良識別パターンがドット状に複数形成されている(図1〜図3参照)。図15に示すように、不良識別パターン5のそれぞれは、X線の吸収係数が比較的高い、タングステン(W)または金(Au)等の金属5dによって形成されている。
タングステン等の金属から形成された不良識別パターンを有するIGBTチップ等およびIGBTチップ等に付随する他の部材を組み立てて、トランスファーモールドによって封止した後に、半導体装置がX線によって検査される。
図16に示すように、X線検査装置30では、X線を照射するX線照射部31と、照射されたX線を検出するX線検出部32と、照射と検出を制御する制御部33とが設けられている。X線検出部32は、半導体装置1を透過したX線を検出することができるように、X線照射部31と対向するように配置されている。
半導体装置1を一方向にスライド(矢印参照)させながらX線を半導体装置1に向けて照射することで、複数のIGBTチップ2およびダイオードチップ3のそれぞれについて検査が行われる。
まず、IGBTチップ2およびダイオードチップ3がいずれもが、電気的静特性試験および電気的動特性試験において破壊されていない場合、不良識別パターン5の形状に、特に変化は認められない。このため、測定された半導体装置のX線画像において、IGBTチップのX線画像およびダイオードチップのX線画像には、特異なパターンは測定されない。
一方、電気的静特性試験および電気的動特性試験において、IGBTチップ2およびダイオードチップ3の少なくともいずれかが破壊された場合には、界面に変化が生じることになる。すでに説明したように、たとえば、IGBTチップ2が破壊される際には、表面温度が1000℃以上に上昇するため、IGBTチップ2と不良識別パターン5との界面には、ブリスター状空隙が生じたり、また、不良識別パターンが破壊されてしまう。このため、破壊された半導体チップの不良識別パターン5の形状が、破壊されていない半導体チップの不良識別パターンの形状とは異なる形状に変化することになる。
この半導体装置をX線検査装置30を用いて測定すると、図17に示すように、IGBTチップ2のX線画像36とダイオードチップ3のX線画像37を含む半導体装置1のX線画像35が得られる。そのX線画像35において、破壊されたIGBTチップ2aのX線画像36aには、破壊されていないIGBTチップ2のX線画像とは異なった形状が出現することになる。こうして、半導体装置1を開封することなく、破壊されたIGBTチップ2aを特定することができる。
(第2例)
次に、中性子線による検査手法について説明する。図18に示すように、不良識別パターン5のそれぞれは、中性子線の吸収係数が比較的高い、コバルト(Co)またはインジウム(In)等の金属5eによって形成されている。
次に、中性子線による検査手法について説明する。図18に示すように、不良識別パターン5のそれぞれは、中性子線の吸収係数が比較的高い、コバルト(Co)またはインジウム(In)等の金属5eによって形成されている。
コバルト等の金属から形成された不良識別パターンを有するIGBTチップ等およびIGBTチップ等に付随する他の部材を組み立てて、トランスファーモールドによって封止した後に、半導体装置が中性子線によって検査される。
図19に示すように、中性子線検査装置40では、中性子線を照射する中性子線照射部41と、照射された中性子線を検出する中性子線検出部42と、照射と検出を制御する制御部43とが設けられている。中性子線検出部42は、半導体装置1を透過した中性子線を検出することができるように、中性子線照射部41と対向するように配置されている。
半導体装置1を一方向にスライド(矢印参照)させながら中性子線を半導体装置1に向けて照射することで、複数のIGBTチップ2およびダイオードチップ3のそれぞれについて検査が行われる。
まず、IGBTチップ2およびダイオードチップ3がいずれもが、電気的静特性試験および電気的動特性試験において破壊されていない場合、不良識別パターン5の形状に、特に変化は認められない。このため、測定された半導体装置の中性子線画像において、IGBTチップの中性子線画像およびダイオードチップの中性子線画像には、特異なパターンは測定されない。
一方、電気的静特性試験および電気的動特性試験において、IGBTチップ2およびダイオードチップ3の少なくともいずれかが破壊された場合には、破壊された半導体チップの不良識別パターン5の形状が、破壊されていない半導体チップの不良識別パターンの形状とは異なる形状に変化することになる。
この半導体装置を中性子線検査装置40を用いて測定すると、図20に示すように、IGBTチップ2の中性子線画像46とダイオードチップ3の中性子線画像47を含む半導体装置1の中性子線画像45が得られる。その中性子線画像45において、破壊されたIGBTチップ2aの中性子線画像46aには、破壊されていないIGBTチップ2の中性子線画像とは異なった形状が出現することになる。こうして、半導体装置1を開封することなく、破壊されたIGBTチップ2aを特定することができる。
以上説明したように、X線または中性子線を用いた検査においても、発煙硝酸を用いてIGBTチップ等を封止するモールド樹脂を除去するという、環境への負荷が高く、処理に時間を要し、専門作業者が必要とされる作業を行うことなく、破壊されたIGBTチップ2aを特定することができる。
なお、各実施の形態では、不良識別パターンが形成された半導体装置としては、IGBTチップおよびダイオードチップが搭載された半導体装置を例に挙げて説明したが、通電により不良識別パターンの状態(形状等)が変化する半導体装置であれば、これに限られるものではない。また、各実施の形態において説明した検査手法を組み合わせてもよい。さらに、モールド樹脂によって封止された場合を例に挙げたが、ケーシング内に実装することで封止された半導体装置にも適用することが可能である。
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
本発明は、パワー半導体チップを搭載した半導体装置に有効に利用される。
1 半導体装置、2 IGBTチップ、2a 不良IGBTチップ、3 ダイオードチップ、5 不良識別パターン、5a 焼結銀ペースト、5b シリコン窒化膜、5c 有機物、5d、5e 金属、6 剥離した不良識別パターン、7 ブリスター状空隙、10 半導体基板、11 表面電極、15 モールド樹脂、20超音波探傷装置、21 超音波発振部、22 超音波受信部、23 制御部、30 X線検査装置、31 X線照射部、32 X線検出部、33 制御部、40 中性子線検査装置、41 中性子線照射部、42 中性子線検出部、43 制御部、25、26、26a、26b、26c、27 超音波画像、35、36、36a、37 X線画像、45、46、46a、47 中性子線画像。
Claims (9)
- 半導体チップと、
前記半導体チップの表面に形成され、前記半導体チップが破壊されているか否かを識別する不良識別パターンと、
前記半導体チップおよび前記不良識別パターンを封止する部材と
を備え、
前記不良識別パターンは、前記半導体チップが破壊されていない場合には第1状態であり、前記半導体チップへの通電によって前記半導体チップが破壊された場合には、前記第1状態とは異なる第2状態になる、半導体装置。 - 前記第2状態は、前記半導体チップと前記不良識別パターンとの間に空隙が形成された状態を含む、請求項1記載の半導体装置。
- 前記不良識別パターンは、有機溶媒成分を含む銀ペーストによって形成された、請求項2記載の半導体装置。
- 前記不良識別パターンは、
有機物層と、
前記有機物層を覆う絶縁層と
によって形成された、請求項1記載の半導体装置。 - 前記有機物層はシロキサンを含み、
前記絶縁層はシリコン窒化膜を含む、請求項4記載の半導体装置。 - 前記不良識別パターンは、タングステン(W)および金(Au)のいずれかを含む金属によって形成された、請求項1記載の半導体装置。
- 前記不良識別パターンは、コバルト(Co)およびインジウム(In)のいずれかを含む金属によって形成された、請求項1記載の半導体装置。
- 前記不良識別パターンは、前記半導体チップに形成された電極の表面に配置された、請求項1〜7のいずれかに記載の半導体装置。
- 封止された半導体チップを含む半導体装置の検査方法であって、
前記半導体チップの表面には、前記半導体チップが破壊されていない場合には第1状態であり、前記半導体チップへの通電によって前記半導体チップが破壊された場合には、前記第1状態とは異なる第2状態になる不良識別パターンが形成されており、
前記不良識別パターンが前記第1状態および前記第2状態のいずれの状態にあるのかを、超音波、X線および中性子線の少なくともいずれかによって検査する、半導体装置の検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014173652A JP2016048751A (ja) | 2014-08-28 | 2014-08-28 | 半導体装置およびその検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014173652A JP2016048751A (ja) | 2014-08-28 | 2014-08-28 | 半導体装置およびその検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016048751A true JP2016048751A (ja) | 2016-04-07 |
Family
ID=55649493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014173652A Pending JP2016048751A (ja) | 2014-08-28 | 2014-08-28 | 半導体装置およびその検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016048751A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023203994A1 (ja) * | 2022-04-19 | 2023-10-26 | コニカミノルタ株式会社 | 状態変化追跡方法、及び状態変化追跡システム |
-
2014
- 2014-08-28 JP JP2014173652A patent/JP2016048751A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023203994A1 (ja) * | 2022-04-19 | 2023-10-26 | コニカミノルタ株式会社 | 状態変化追跡方法、及び状態変化追跡システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5968705B2 (ja) | 半導体装置の製造方法 | |
JP4359576B2 (ja) | 第2の基板上に第1の基板のチップを配置する方法 | |
US8742599B2 (en) | Identification mechanism for semiconductor device die | |
JP4769429B2 (ja) | 半導体装置の製造方法 | |
JP2006286966A (ja) | 半導体装置の生産管理方法及び半導体基板 | |
JP5696624B2 (ja) | 半導体試験治具 | |
US20060164115A1 (en) | Defect analyzing device for semiconductor integrated circuits, system therefor, and detection method | |
KR101285473B1 (ko) | 반도체 장치와, 반도체 장치의 검사 방법 및 반도체 장치의검사 장치 | |
JP2007081296A (ja) | 半導体部品製造システム、制御装置、およびコンピュータプログラム | |
JP2016048751A (ja) | 半導体装置およびその検査方法 | |
JP5588601B2 (ja) | 半導体装置の製造方法 | |
JP2010021485A (ja) | 半導体装置の製造方法 | |
CN104037107A (zh) | 通孔链结构的失效分析方法 | |
JP2012209311A (ja) | Idマーク形成方法、半導体チップ、半導体装置、半導体装置のx線検査方法 | |
US20130119282A1 (en) | Wafer level packaging, optical detection sensor and method of forming same | |
WO2022078889A1 (en) | Coupon design system for supporting quality testing of component carriers | |
JP2008187032A (ja) | 半導体ウエハ、半導体ウエハの製造方法および半導体チップ | |
WO2007049356A1 (ja) | 半導体装置およびその製造方法 | |
JP2008141111A (ja) | 半導体装置及び半導体装置のチップクラック検査方法 | |
JP2010091354A (ja) | 単結晶基板の非破壊反り測定方法及び測定装置 | |
JP2014235573A (ja) | 半導体装置、半導体装置の製造方法および個体識別情報取得方法 | |
TWI840586B (zh) | 基於自動校正的印刷電路板設計之方法、系統與非暫態電腦可讀儲存媒體 | |
JP2001267492A (ja) | 半導体モジュールの製造方法 | |
JP2008078204A (ja) | 半導体装置の試験方法 | |
TW201351522A (zh) | 已單離晶粒堆疊封裝件之晶圓級測試方法 |