JP4995156B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4995156B2
JP4995156B2 JP2008203638A JP2008203638A JP4995156B2 JP 4995156 B2 JP4995156 B2 JP 4995156B2 JP 2008203638 A JP2008203638 A JP 2008203638A JP 2008203638 A JP2008203638 A JP 2008203638A JP 4995156 B2 JP4995156 B2 JP 4995156B2
Authority
JP
Japan
Prior art keywords
semiconductor device
marking
built
relay substrate
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008203638A
Other languages
English (en)
Other versions
JP2010040880A (ja
Inventor
正徳 小野寺
広司 井上
雅彦 原山
Original Assignee
スパンション エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スパンション エルエルシー filed Critical スパンション エルエルシー
Priority to JP2008203638A priority Critical patent/JP4995156B2/ja
Publication of JP2010040880A publication Critical patent/JP2010040880A/ja
Application granted granted Critical
Publication of JP4995156B2 publication Critical patent/JP4995156B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Description

本発明は、半導体装置に関し、特に、半導体チップと内蔵半導体装置とを積層した半導体装置に関する。
半導体装置の高密度実装化を目的としたパッケージ形態の１つとして、複数の半導体チップを積層して搭載したマルチ・チップ・パッケージ（以下、ＭＣＰ）と呼ばれる技術がある。このＭＣＰは、携帯電話やデジタルスチルカメラなど、小型の携帯型電子機器において広く使用されている。
ＭＣＰの歩留まりは、内蔵している半導体チップの歩留まりに大きく依存する。このため、歩留まりが特に低い半導体チップを使用する場合や内蔵する半導体チップの数が多い場合等は、ＭＣＰの製造歩留まりが顕著に低下するという課題が生じている。
この課題を解決するために開発された技術が、半導体チップの代わりに、半導体チップを搭載した半導体装置を内蔵（以下、内蔵半導体装置）させる技術である。
内蔵半導体装置は、予め良否確認の試験を行うことが可能であり、内蔵半導体装置を積層させる際に、良品の内蔵半導体装置を選別して積層することができるため、半導体装置全体の製造歩留まりの向上を図ることができる。
また、一般的に半導体装置には、市場や製造現場において何らかの不具合が発生した場合のトレース（製造履歴の追跡調査）を容易にするため、製造者（会社）名、ロット番号、製造場所、製造日等の情報を示す捺印が付されている。
例えば、特許文献１には、モールド材の内部に実装した内蔵電子部品に付された捺印を外部から認識する技術について開示されている。例えば、特許文献２には、半導体チップを樹脂封止したパッケージにおいて、半導体チップとパッケージとの両方に捺印を付すことが開示されている。
特開２００５−１２３２４６号公報 特開平１１−８３２８号公報
半導体チップと内蔵半導体装置とを積層してパッケージングした半導体装置において、前述した捺印は、内蔵半導体装置と半導体装置との両方に付される。このため、内蔵半導体装置に付された捺印と半導体装置に付された捺印とが、半導体装置の上方から見て重なっている場合は、内蔵半導体装置に付された捺印を判別することが難しくなり、捺印情報を得ることができないという課題が生じている。
本発明は、上記課題に鑑みなされたものであり、内蔵半導体装置に付された捺印を容易に判別することができ、捺印情報を得ることが可能な半導体装置を提供することを目的とする。
本発明は、第１中継基板の上面に搭載された第１半導体チップと、前記第１中継基板の上面に設けられ、前記第１半導体チップを封止する第１樹脂部と、前記第１樹脂部の上面に設けられ、前記第１中継基板に電気的に接続する内蔵半導体装置と、前記第１中継基板の上面に設けられ、前記第１樹脂部と前記内蔵半導体装置とを封止する第２樹脂部と、前記内蔵半導体装置に設けられ、前記内蔵半導体装置を識別するための情報を示す第１捺印部と、前記第２樹脂部に設けられ、半導体装置及び前記第１半導体チップのいずれか一方を識別するための情報を示す第２捺印部と、を具備し、前記第１捺印部と前記第２捺印部とは、前記第２樹脂部の上方から見て重ならないように配置されていることを特徴とする半導体装置である。本発明によれば、内蔵半導体装置に設けられた第１捺印部を容易に判別することができ、第１捺印部の捺印情報を得ることができる。
上記構成において、前記第１樹脂部に設けられ、前記第１半導体チップを識別するための情報を示す第３捺印部を具備し、前記第３捺印部は、前記第２樹脂部の上方から見て、前記第１捺印部と前記第２捺印部とに重ならないように配置されている構成とすることができる。この構成によれば、第１樹脂部に設けられた第３捺印部を容易に判別することができ、第３捺印部の捺印情報を得ることができる。
上記構成において、前記第１捺印部は、インク捺印により形成されている構成とすることができる。この構成によれば、第１捺印部の捺印文字を鮮明にすることができる。
上記構成において、前記第３捺印部は、インク捺印により形成されている構成とすることができる。この構成によれば、第３捺印部の捺印文字を鮮明にすることができる。
上記構成において、前記インク捺印は、金属粉末を含有するインクを用いている構成とすることができる。この構成によれば、Ｘ線により捺印情報を得ることができる。
上記構成において、前記内蔵半導体装置は、第２中継基板の上面に搭載された第２半導体チップと、前記第２中継基板の上面に設けられ、前記第２半導体チップを封止する第３樹脂部と、からなり、前記内蔵半導体装置は、前記第３樹脂部が前記第１樹脂部に接合することで、前記第１樹脂部の上面に設けられていて、前記第１捺印部は、前記第２半導体チップが搭載された面と反対側の前記第２中継基板の面に設けられている構成とすることができる。
上記構成において、前記内蔵半導体装置は、第２中継基板の上面に搭載された第２半導体チップと、前記第２中継基板の上面に設けられ、前記第２半導体チップを封止する第３樹脂部と、からなり、前記内蔵半導体装置は、前記第２中継基板が前記第１樹脂部に接合することで、前記第１樹脂部の上面に設けられていて、前記第１捺印部は、前記第３樹脂部の上面に設けられている構成とすることができる。
上記構成において、前記第１中継基板に凹部が設けられていて、前記第１半導体チップは、前記凹部に搭載されている構成とすることができる。
本発明によれば、内蔵半導体装置に設けられた第１捺印部を容易に判別することができ、第１捺印部の捺印情報を得ることができる。
まず初めに、課題を明確にするため、図１の模式的断面図を用いて、比較例１に係る半導体装置について説明する。図１を参照に、比較例１に係る半導体装置１００は、第１半導体チップ１２と内蔵半導体装置３０とが積層してパッケージングされた構造をしている。
第１半導体チップ１２は、第１中継基板１０の上面に、接着剤１６を介して搭載されている。第１中継基板１０は、例えばガラスエポキシ等の絶縁体からなり、厚さは例えば約２００μｍである。第１半導体チップ１２の上面には回路が形成されており、第１半導体チップ１２と第１中継基板１０のランド電極１７とは、ボンディングワイヤ１８により電気的に接続されている。第１中継基板１０の上面には、第１半導体チップ１２を封止する第１樹脂部１４が形成されている。第１樹脂部１４は、例えば熱硬化性エポキシ樹脂からなる。
内蔵半導体装置３０は、第２中継基板２０と第２半導体チップ２２と第３樹脂部２４とを有している。第２中継基板２０は、例えばガラスエポキシ等の絶縁体からなる。第２半導体チップ２２は、第２中継基板２０の上面に接着剤２６を介して搭載されている。第２半導体チップ２２の上面には回路が形成されており、第２半導体チップ２２と第２中継基板２０のランド電極２７とは、ボンディングワイヤ２８により電気的に接続されている。第２中継基板２０の上面には、第２半導体チップ２２を封止する第３樹脂部２４が形成されている。第３樹脂部２４は、例えば熱硬化性エポキシ樹脂からなる。
内蔵半導体装置３０は、第３樹脂部２４と第１樹脂部１４とが、接着剤３２を介して接合することで、第１樹脂部１４の上面に設けられている。したがって、図１において、前述した第２中継基板２０の上面と第２半導体チップ２２の上面とは、第１樹脂部１４側を向いた面のことを指す。第２中継基板２０の下面（第２半導体チップ２２が搭載された面と反対側の面）には、パッド電極３６を含む配線が設けられていて、ランド電極２７とパッド電極３６とは、貫通接続部（不図示）により電気的に接続している。内蔵半導体装置３０は、第２中継基板２０下面のパッド電極３６と第１中継基板１０上面のランド電極１７とを、ボンディングワイヤ３８で接続することで、第１中継基板１０に電気的に接続されている。
第１中継基板１０の上面には、第１樹脂部１４と内蔵半導体装置３０とを封止する第２樹脂部３４が設けられている。第２樹脂部３４は、例えば熱硬化性エポキシ樹脂からなる。
第１中継基板１０の下面（第１半導体チップ１２が搭載された面と反対側の面）には、パッド電極４６が設けられている。パッド電極４６は、貫通接続部４４を介してランド電極１７に電気的に接続されている。パッド電極４６には半田ボール４２が設けられている。
内蔵半導体装置３０の、第１樹脂部１４に対して反対側に相当する面に、内蔵半導体装置３０を識別するための情報、例えば、製造社（会社）名、ロット番号、製造場所、製造日等が捺印されている。内蔵半導体装置３０に付された捺印を第１捺印部５０とする。よって、比較例１において、第２中継基板２０の下面（第２半導体チップ２２が搭載された面と反対側の面）に、第１捺印部５０が設けられている。また、第２樹脂部３４の上面には、例えば、半導体装置１００を識別するための情報（製造社（会社）名、ロット番号、製造場所、製造日等）が捺印されている。第２樹脂部３４の上面に付された捺印を第２捺印部５２とする。第１捺印部５０と第２捺印部５２とは、第２樹脂部３４の上方からみて重なって配置されている。
内蔵半導体装置３０は第２樹脂部３４で封止されているため、第１捺印部５０を直接視認することはできない。そのため、例えば超音波探傷装置を用いて、第１捺印部５０の捺印情報の確認を行う。しかしながら、比較例１の半導体装置１００のように、第１捺印部５０と第２捺印部５２とが、第２樹脂部３４の上方からみて重なって配置されている場合は、第１捺印部５０の捺印文字が、第２捺印部５２の捺印文字と重なるため、第１捺印部５０の判別が難しくなり、結果として、第１捺印部５０の捺印情報の確認を行うことができない。
図２は、比較例２に係る半導体装置の模式的断面図である。図２を参照に、内蔵半導体装置３０は、第２中継基板２０下面のパッド電極３６と第１中継基板１０上面のランド電極１７とを、半田端子４８で接続することで、第１中継基板１０に電気的に接続している。したがって、比較例２においては、第２中継基板２０の上面と第２半導体チップ２２の上面とは、第１樹脂部１４に対して反対側を向いた面を指す。第１樹脂部１４は、第１半導体チップ１２と半田端子４８とを封止している。その他の構成については、比較例１と同じであり、図１に示しているので説明を省略する。
図２のような、比較例２の半導体装置１００においても、第１捺印部５０と第２捺印部５２とは、第２樹脂部３４の上方からみて重なって配置されている。したがって、第１捺印部５０の判別が難しくなり、第１捺印部５０の捺印情報の確認を行うことができない。
図３は、比較例３に係る半導体装置の模式的断面図である。図３を参照に、第１中継基板１０に、凹部４０が設けられている。凹部４０の深さは、例えば第１中継基板１０の厚さの１／２以上である場合が好ましい。凹部４０の面積は第１半導体チップ１２の面積よりやや大きく、第１半導体チップ１２は、凹部４０に搭載されている。その他の構成については、比較例２と同じであり、図２に示しているので説明を省略する。
図３のような、比較例３の半導体装置１００においても、第１捺印部５０と第２捺印部５２とは、第２樹脂部３４の上方からみて重なって配置されている。したがって、第１捺印部５０の判別が難しくなり、第１捺印部５０の捺印情報を確認することができない。
そこで、上記課題の解決を図り、内蔵半導体装置３０に付された第１捺印部５０を容易に判別することができ、第１捺印部５０の捺印情報を確認することが可能な実施例を以下に示す。
図４（ａ）は、実施例１に係る半導体装置の模式的断面図であり、図４（ｂ）は、模式的上面図である。図４（ａ）及び図４（ｂ）を参照に、内蔵半導体装置３０に付された第１捺印部５０と、第２樹脂部３４の上面に付された第２捺印部５２とが、第２樹脂部３４の上方からみて重ならないように配置されている。第１捺印部５０は、内臓半導体装置３０を識別するための情報を示し、第２捺印部５２は、例えば半導体装置１００を識別するための情報を示す。その他の構成については、比較例１と同じであり、図１に示しているので説明を省略する。
次に、図５（ａ）から図５（ｃ）の模式的断面図を用いて、実施例１に係る半導体装置の製造方法を説明する。図５（ａ）を参照に、接着剤１６を用い、第１中継基板１０の上面に第１半導体チップ１２を搭載する。この状態で、第１中継基板１０の上面に形成された第１半導体チップ１２の良否確認の試験を行う。その後、良品と確認された第１半導体チップ１２とランド電極１７とをボンディングワイヤ１８を用いて接続する。更に、樹脂封止を行い、第１中継基板１０の上面に、第１樹脂部１４を形成する。
図５（ｂ）を参照に、接着剤３２を用いて、第１樹脂部１４の上面に内蔵半導体装置３０を搭載する。ここで、内蔵半導体装置３０は、事前に良否確認の試験を実施しており、良品と確認された内蔵半導体装置３０を搭載する。また、搭載する内蔵半導体装置３０の第２中継基板２０の下面には、予め第１捺印部５０が形成されている。第１捺印部５０は、例えば、Ａｕ（金）、Ａｇ（銀）、Ｃｕ（銅）等の金属粉末をインクの中に含有させ、この金属粉末を含有したインクを、第２中継基板２０の下面に印刷することで形成することができる。
図５（ｃ）を参照に、第１中継基板１０の上面に、第１樹脂部１４と内蔵半導体装置３０とを封止する第２樹脂部３４を形成する。第２樹脂部３４の上面に、第２捺印部５２を形成する。第２捺印部５２の形成方法は、例えば、第１捺印部５０と同じ方法を用いることができる。その後、第１中継基板１０のパッド電極４６に半田ボール４２を形成して、実施例１に係る半導体装置が完成する。
実施例１に係る半導体装置１００は、図４（ａ）および図４（ｂ）のように、第１中継基板１０の上面に搭載され、第１樹脂部１４により封止された第１半導体チップ１２と、第１樹脂部１４の上面に搭載された内蔵半導体装置３０と、第１樹脂部１４及び内蔵半導体装置３０を封止する第２樹脂部３４と、を有している。内蔵半導体装置３０の第１樹脂部１４に対して反対側の面に、内蔵半導体装置３０を識別するための情報を示す第１捺印部５０が形成されている。第２樹脂部３４の上面には、半導体装置１００を識別するための情報を示す第２捺印部５２が形成されている。そして、第１捺印部５０と第２捺印部５２とは、第２樹脂部３４の上方からみて重ならないように配置されている。
内蔵半導体装置３０は、第２樹脂部３４で封止されているため、第１捺印部５０を直接視認することはできない。そこで、超音波探傷装置等を用いて、第１捺印部５０の捺印情報の確認を行う。この際、比較例１の図１のように、第１捺印部５０と第２捺印部５２とが重なって配置されている場合は、第１捺印部５０を判別することができない。しかしながら、実施例１によれば、図４（ａ）および図４（ｂ）のように、第１捺印部５０と第２捺印部５２とは重ならないように配置されているため、第１捺印部５０を容易に判別することができ、第１捺印部５０の捺印情報の確認を行うことができる。よって、実施例１によれば、内蔵半導体装置３０と半導体装置１００とについての識別情報を得ることができる。
図４（ａ）のように、内蔵半導体装置３０は、第２中継基板２０と、第２中継基板２０の上面に搭載された第２半導体チップ２２と、第２中継基板２０の上面に設けられ、第２半導体チップ２２を封止する第３樹脂部２４と、を有する。内蔵半導体装置３０の第１捺印部５０は、第２中継基板２０の下面（第２半導体チップ２２が搭載された面と反対側の面）に形成されている。図５（ｂ）で説明したように、第１捺印部５０の捺印情報（捺印文字）は、インク捺印により形成されている。
このように、第１捺印部５０の捺印情報（捺印文字）が、インク捺印により形成されることで、捺印文字を鮮明にすることができる。したがって、超音波探傷装置等を用いて行う、第１捺印部５０の捺印情報の確認を容易に行うことができる。また、第１捺印部５０は、第２中継基板２０に付されている。捺印方法としては、インク捺印の他に、例えばレーザー捺印もあるが、レーザー捺印は、第２中継基板２０を彫りこむため、捺印が困難である。したがって、実施例１のように、第２中継基板２０に第１捺印部５０を形成する場合は、インク捺印を用いることで、容易に第１捺印部５０を形成することができる。
また、インク捺印に用いるインクは、例えばＡｕ、Ａｇ、Ｃｕ等の金属粉末を含有している。このように、金属粉末を含有したインクを用いることで、第１捺印部５０の捺印情報の確認を、Ｘ線装置を用いて行うことが可能となる。つまり、インクに金属粉末を含有させることで、Ｘ線を吸収するようになるため、Ｘ線を透過する箇所と透過しない箇所とを識別することで、第１捺印部５０の捺印情報の確認を行える。よって、インクに含有させる金属粉末は、Ａｕ、Ａｇ、Ｃｕに限らず、Ｘ線の透過率の高い材料であれば、その他の材料を用いてもよい。さらに、金属粉末は、第１捺印部５０の捺印文字の線幅より小さい文字を描画できる材料であることが望ましい。
図１で説明したように、第２中継基板２０の下面には配線が形成されている。したがって、金属粉末を含有したインクを用いる場合は、配線とインクとが導通しないように、配線を覆うように形成されているソルダーレジストに、第１捺印部５０を形成することが望ましい。
図４（ａ）のように、第２捺印部５２は、第２樹脂部３４の上面に形成される。つまり、第２捺印部５２は直接視認することができる。このため、金属粉末を含有しないインクを用いた場合でも、第２捺印部５２の捺印情報の確認は容易に行える。また、第２捺印部５２は、第２樹脂部３４の上面に形成されるため、レーザー捺印を用いた場合でも、第２捺印部５２を容易に形成することができる。したがって、第２捺印部５２の形成方法は、一般的に用いられている種々多様な方法を用いることができる。
実施例１において、第２捺印部５２は、半導体装置１００を識別するための情報を示す場合を例に示したが、第１半導体チップ１２を識別するための情報を示す場合でもよい。
図６（ａ）は、実施例２に係る半導体装置の模式的断面図であり、図６（ｂ）は、模式的上面図である。図６（ａ）及び図６（ｂ）を参照に、内蔵半導体装置３０に付された第１捺印部５０と、第２樹脂部３４の上面に付された第２捺印部５２とが、第２樹脂部３４の上方からみて重ならないように配置されている。その他の構成については、比較例２と同じであり、図２に示しているので説明を省略する。
次に、図７（ａ）から図７（ｃ）の模式的断面図を用いて、実施例２に係る半導体装置の製造方法を説明する。図７（ａ）を参照に、接着剤１６を用い、第１中継基板１０の上面に第１半導体チップ１２を搭載する。この状態で、第１半導体チップ１２の良否確認の試験を行う。その後、良品と確認された第１半導体チップ１２とランド電極１７とをボンディングワイヤ１８を用いて接続する。
図７（ｂ）を参照に、第１中継基板１０の上面に形成した半田端子４８を用いて、内蔵半導体装置３０を搭載する。内蔵半導体装置３０は、第１半導体チップ１２の上方に配置される。ここで、内蔵半導体装置３０は、事前に良否確認の試験を実施しており、良品と確認された内蔵半導体装置３０を搭載する。また、搭載する内蔵半導体装置３０の第３樹脂部２４の上面には、予め第１捺印部５０が形成されている。第１捺印部５０の形成方法は、例えば金、銀、銅等の金属粉末をインクの中に含有させ、この金属粉末を含有したインクを、第３樹脂部２４の上面に印刷することで形成することができる。
図７（ｃ）を参照に、内蔵半導体装置３０と第１半導体チップ１２との間に、アンダーフィル材を充填する。これにより、第１半導体チップ１２と半田端子４８とを封止する第１樹脂部１４が形成される。第１中継基板１０の上面に、第１樹脂部１４と内蔵半導体装置３０とを封止する第２樹脂部３４を形成する。第２樹脂部３４の上面に、例えば第１捺印部５０の形成方法と同じ方法を用いて、第２捺印部５２を形成する。その後、第１中継基板１０のパッド電極４６に半田ボール４２を形成して、実施例２に係る半導体装置が完成する。
実施例２によれば、図６（ａ）および図６（ｂ）のように、第１捺印部５０と第２捺印部５２とは、第２樹脂部３４の上方からみて重ならないように配置されている。したがって、実施例２においても、実施例１と同じように、第１捺印部５０を容易に判別することができ、第１捺印部５０の捺印情報の確認を行うことができる。
図６（ａ）のように、内蔵半導体装置３０は、第２中継基板２０と、第２中継基板２０の上面に搭載された第２半導体チップ２２と、第２中継基板２０の上面に設けられ、第２半導体チップ２２を封止する第３樹脂部２４と、を有する。内蔵半導体装置３０の第１捺印部５０は、第３樹脂部２４の上面に形成されている。
実施例１では、第１捺印部５０は、第２中継基板２０の下面に形成するため、レーザー捺印を用いた方法では、捺印が困難であった。しかしながら、実施例２では、第１捺印部５０は、第３樹脂部２４の上面に形成するため、レーザー捺印を用いた方法でも、捺印を容易に行うことができる。したがって、実施例２では、インク捺印に加え、レーザー捺印を用いることもできる。
また、実施例１と同じように、インク捺印を用いることで、捺印文字が鮮明となるため、第１捺印部５０の捺印情報の確認を容易に行うことができ、インクに金属粉末を含有させることで、Ｘ線装置による第１捺印部５０の捺印情報の確認を行うことができる。
図８（ａ）は、実施例３に係る半導体装置の模式的断面図であり、図８（ｂ）は、模式的上面図である。図８（ａ）及び図８（ｂ）を参照に、内蔵半導体装置３０に付された第１捺印部５０と、第２樹脂部３４の上面に付された第２捺印部５２とが、第２樹脂部３４の上方からみて重ならないように配置されている。その他の構成については、比較例３と同じであり、図３に示しているので説明を省略する。
実施例３に係る半導体装置の製造方法は、凹部４０を有する第１中継基板１０を用い、第１半導体チップ１２を凹部４０に搭載すること以外は、実施例２と同じであり、図７（ａ）から図７（ｃ）に示しているので説明を省略する。
実施例３によれば、図８（ａ）および図８（ｂ）のように、第１捺印部５０と第２捺印部５２とは、第２樹脂部３４の上方からみて重ならないように配置されている。したがって、実施例３においても、実施例１と同じように、第１捺印部５０を容易に判別することができ、第１捺印部５０の捺印情報の確認を行うことができる。
また、第１捺印部５０は、第３樹脂部２４の上面に形成するため、実施例２と同じように、第１捺印部５０の形成方法は、インク捺印に加え、レーザー捺印を用いることができる。インク捺印を用いた場合は、実施例１と同じように、捺印文字を鮮明にでき、第１捺印部５０の捺印情報の確認が容易に行え、インクに金属粉末を含有させることで、捺印情報の確認にＸ線装置を用いることができる。
図８（ａ）のように、第１半導体チップ１２を、第１中継基板１０に設けられた凹部４０に搭載することで、半導体装置１００の低背化を図ることができる。
図９（ａ）は、実施例４に係る半導体装置の模式的断面図であり、図９（ｂ）は、模式的上面図である。図９（ａ）および図９（ｂ）を参照に、第１樹脂部１４の上面に、例えば第１半導体チップ１２を識別するための情報（製造社（会社）名、ロット番号、製造場所、製造日等）が捺印されている。第１樹脂部１４の上面に付された捺印を第３捺印部５４とする。第３捺印部５４は、第２樹脂部３４の上方からみて、第１捺印部５０と第２捺印部５２とに重ならないように配置されている。その他の構成については、実施例１と同じであり、図４（ａ）および図４（ｂ）に示しているので説明を省略する。
実施例４に係る半導体装置の製造方法は、第３捺印部５４を形成する工程以外は、実施例１と同じであり、図５（ａ）から図５（ｃ）に示しているので説明を省略する。第３捺印部５４は、図５（ａ）で説明した、第１中継基板１０の上面に、第１半導体チップ１２を封止する第１樹脂部１４を形成した後、第１樹脂部１４の上面に形成する。第３捺印部５４の形成方法は、例えば金属粉末を含有するインクを用いたインク捺印やレーザー捺印を使用することができる。
実施例４によれば、図９（ａ）および図９（ｂ）のように、第３捺印部５４は、第２樹脂部３４の上方からみて、第１捺印部５０と第２捺印部５２とに重ならないように配置されている。このため、例えば超音波探傷装置を用いて、第３捺印部５４の捺印情報の確認を行った場合でも、第１捺印部５０と第２捺印部５２との影響を受けることがなく、第３捺印部５４を容易に判別することができる。したがって、第３捺印部５４の捺印情報の確認を行うことができる。よって、実施例４によれば、例えば、第１半導体チップ１２と、内蔵半導体装置３０と、半導体装置１００とのそれぞれについて、識別情報を得ることが可能となる。
第３捺印部５４についても、インク捺印を用いることで、捺印文字が鮮明となるため、第３捺印部５４の捺印情報の確認を容易に行うことができ、金属粉末を含有するインクを用いることで、Ｘ線装置により第３捺印部５４の捺印情報の確認を行うことができる。
実施例１から４において、第１半導体チップ１２は、第１中継基板１０にフェースアップで実装されている場合を例に示したが、第１半導体チップ１２は、フェースダウン実装されている場合でもよい。また、実施例２および３において、接続端子として半田端子４８を用いる場合を例に示したが、第１中継基板１０と内蔵半導体装置３０とを接続する端子であればよい。例えばＡｕバンプでもよい。
以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
図１は比較例１に係る半導体装置の模式的断面図である。 図２は比較例２に係る半導体装置の模式的断面図である。 図３は比較例３に係る半導体装置の模式的断面図である。 図４（ａ）は実施例１に係る半導体装置の模式的断面図であり、図４（ｂ）は模式的上面図である。 図５（ａ）から図５（ｃ）は実施例１に係る半導体装置の製造方法を示す模式的断面図である。 図６（ａ）は実施例２に係る半導体装置の模式的断面図であり、図６（ｂ）は模式的上面図である。 図７（ａ）から図７（ｃ）は実施例２に係る半導体装置の製造方法を示す模式的断面図である。 図８（ａ）は実施例３に係る半導体装置の模式的断面図であり、図８（ｂ）は模式的上面図である。 図９（ａ）は実施例４に係る半導体装置の模式的断面図であり、図９（ｂ）は模式的上面図である。
符号の説明
１０ 第１中継基板
１２ 第１半導体チップ
１４ 第１樹脂部
１６ 接着剤
１７ ランド電極
１８ ボンディングワイヤ
２０ 第２中継基板
２２ 第２半導体チップ
２４ 第３樹脂部
２６ 接着剤
２７ ランド電極
２８ ボンディングワイヤ
３０ 内蔵半導体装置
３２ 接着剤
３４ 第２樹脂部
３６ パッド電極
３８ ボンディングワイヤ
４０ 凹部
４２ 半田ボール
４４ 貫通接続部
４６ パッド電極
４８ 半田端子
５０ 第１捺印部
５２ 第２捺印部
５４ 第３捺印部
１００ 半導体装置

Claims (8)

  1. 第１中継基板の上面に搭載された第１半導体チップと、
    前記第１中継基板の上面に設けられ、前記第１半導体チップを封止する第１樹脂部と、
    前記第１樹脂部の上面に設けられ、前記第１中継基板に電気的に接続する内蔵半導体装置と、
    前記第１中継基板の上面に設けられ、前記第１樹脂部と前記内蔵半導体装置とを封止する第２樹脂部と、
    前記内蔵半導体装置に設けられ、前記内蔵半導体装置を識別するための情報を示す第１捺印部と、
    前記第２樹脂部に設けられ、半導体装置及び前記第１半導体チップのいずれか一方を識別するための情報を示す第２捺印部と、を具備し、
    前記第１捺印部と前記第２捺印部とは、前記第２樹脂部の上方からみて重ならないように配置されていることを特徴とする半導体装置。
  2. 前記第１樹脂部に設けられ、前記第１半導体チップを識別するための情報を示す第３捺印部を具備し、
    前記第３捺印部は、前記第２樹脂部の上方から見て、前記第１捺印部と前記第２捺印部とに重ならないように配置されていることを特徴とする請求項１記載の半導体装置。
  3. 前記第１捺印部は、インク捺印により形成されていることを特徴とする請求項１または２記載の半導体装置。
  4. 前記第３捺印部は、インク捺印により形成されていることを特徴とする請求項２記載の半導体装置。
  5. 前記インク捺印は、金属粉末を含有するインクを用いていることを特徴とする請求項３または４記載の半導体装置。
  6. 前記内蔵半導体装置は、第２中継基板の上面に搭載された第２半導体チップと、前記第２中継基板の上面に設けられ、前記第２半導体チップを封止する第３樹脂部と、からなり、
    前記内蔵半導体装置は、前記第３樹脂部が前記第１樹脂部に接合することで、前記第１樹脂部の上面に設けられていて、前記第１捺印部は、前記第２半導体チップが搭載された面と反対側の前記第２中継基板の面に設けられていることを特徴とする請求項１から５のいずれか一項記載の半導体装置。
  7. 前記内蔵半導体装置は、第２中継基板の上面に搭載された第２半導体チップと、前記第２中継基板の上面に設けられ、前記第２半導体チップを封止する第３樹脂部と、からなり、
    前記内蔵半導体装置は、前記第２中継基板が前記第１樹脂部に接合することで、前記第１樹脂部の上面に設けられていて、前記第１捺印部は、前記第３樹脂部の上面に設けられていることを特徴とする請求項１から５のいずれか一項記載の半導体装置。
  8. 前記第１中継基板に凹部が設けられていて、前記第１半導体チップは、前記凹部に搭載されていることを特徴とする請求項１から７のいずれか一項記載の半導体装置。
JP2008203638A 2008-08-06 2008-08-06 半導体装置 Expired - Fee Related JP4995156B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008203638A JP4995156B2 (ja) 2008-08-06 2008-08-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008203638A JP4995156B2 (ja) 2008-08-06 2008-08-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2010040880A JP2010040880A (ja) 2010-02-18
JP4995156B2 true JP4995156B2 (ja) 2012-08-08

Family

ID=42013086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008203638A Expired - Fee Related JP4995156B2 (ja) 2008-08-06 2008-08-06 半導体装置

Country Status (1)

Country Link
JP (1) JP4995156B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH118328A (ja) * 1997-06-17 1999-01-12 Hitachi Ltd 半導体装置およびその製造方法並びにその識別方法
JP4191908B2 (ja) * 2001-04-18 2008-12-03 株式会社東芝 積層型半導体装置
JP2005123246A (ja) * 2003-10-14 2005-05-12 Seiko Epson Corp 電子部品、圧電発振器、内蔵電子部品の認識方法および圧電振動子の認識方法
JP2008042111A (ja) * 2006-08-10 2008-02-21 Toshiba Corp 半導体装置及びその製造方法
JP5074738B2 (ja) * 2006-10-24 2012-11-14 リンテック株式会社 複合型半導体装置用スペーサーシート、及び複合型半導体装置の製造方法
JP2008166438A (ja) * 2006-12-27 2008-07-17 Spansion Llc 半導体装置およびその製造方法
JP2009152463A (ja) * 2007-12-21 2009-07-09 Toyota Motor Corp 半導体装置、半導体装置の識別装置、及び半導体装置の製造装置

Also Published As

Publication number Publication date
JP2010040880A (ja) 2010-02-18

Similar Documents

Publication Publication Date Title
JP5601751B2 (ja) 半導体装置
JP4871280B2 (ja) 半導体装置およびその製造方法
US7511371B2 (en) Multiple die integrated circuit package
CN102867800B (zh) 将功能芯片连接至封装件以形成层叠封装件
JP5192825B2 (ja) 半導体装置およびその製造方法、ならびに積層半導体装置の製造方法
JP5341337B2 (ja) 半導体装置及びその製造方法
JP2008166439A (ja) 半導体装置およびその製造方法
US7332808B2 (en) Semiconductor module and method of manufacturing the same
JP2007123595A (ja) 半導体装置及びその実装構造
US7956453B1 (en) Semiconductor package with patterning layer and method of making same
CN101322231B (zh) 高密度三维半导体晶片封装
KR20130090143A (ko) 패키지-온-패키지 타입의 반도체 패키지 및 그 제조방법
KR20030029743A (ko) 플랙서블한 이중 배선기판을 이용한 적층 패키지
JP5921297B2 (ja) 積層型半導体装置、プリント回路板及び積層型半導体装置の製造方法
CN104241233A (zh) 晶圆级半导体封装及其制造方法
CN102412225A (zh) Bga半导体封装及其制造方法
US20120018879A1 (en) Stack package and method for manufacturing the same
CN102398886B (zh) 具微机电元件的封装结构及其制法
JP4995156B2 (ja) 半導体装置
CN104769712B (zh) 包括嵌入式控制器裸芯的半导体器件和其制造方法
JP2006286920A (ja) 電子部品内蔵用リードフレーム、電子部品内蔵リードフレーム、および、樹脂封止型電子部品内蔵半導体装置
JP3939707B2 (ja) 樹脂封止型半導体パッケージおよびその製造方法
CN104716115A (zh) 传感器封装及其制造方法
JP2008182264A (ja) 半導体装置、その製造方法およびその検査方法
JP5068133B2 (ja) 半導体チップ積層構造体及び半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100402

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100616

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120509

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4995156

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees