JP2011139365A5 - - Google Patents

Claims (9)

1. 位相をシフトさせた複数のクロックの中からパルスの立ち上がりエッジの位置を決める第１のクロックを選択して出力する第１のクロック選択回路と、
   前記複数のクロックの中から前記パルスの立ち下がりエッジの位置を決める第２のクロックを選択して出力する第２のクロック選択回路と、
   前記第１のクロック及び前記第２のクロックのエッジに基づいて前記パルスを生成するエッジ検出回路とを有するパルスエッジ選択回路であって、
   前記エッジ検出回路は、前記第１のクロック選択回路からの前記第１のクロックの立ち上がりに同期して前記パルスを立ち上げ、前記第２のクロック選択回路からの前記第２のクロックの立ち上がりに同期して前記パルスを立ち下げる回路であることを特徴とするパルスエッジ選択回路。
2. 前記第１及び第２のクロック選択回路のそれぞれは、レジスタに設定された値に従って、前記複数のクロックの中から前記第１のクロック及び前記第２のクロックを選択することを特徴とする請求項１に記載のパルスエッジ選択回路。
3. 前記第１及び第２のクロック選択回路の出力段が、４入力以上の入力端を有するＮＯＲゲート及び４入力以上の入力端を有するＮＡＮＤゲートの組み合わせを含むことを特徴とする請求項１または２に記載のパルスエッジ選択回路。
4. 前記第１及び第２のクロック選択回路の出力段が、８入力以上の入力端を有するＮＯＲゲート及び８入力以上の入力端を有するＮＡＮＤゲートの組み合わせを含むことを特徴とする請求項１または２に記載のパルスエッジ選択回路。
5. 請求項１乃至４のいずれか１項に記載の少なくとも１つのパルスエッジ選択回路と、
   マスタークロックに基づいて前記位相をシフトさせた複数のクロックを生成して、前記パルスエッジ選択回路に提供するクロック生成回路とを有することを特徴とするパルス生成回路。
6. コンデンサと、
   前記コンデンサに接続され、当該コンデンサに保持された電圧を出力するオペアンプ回路と、
   入力電圧を前記コンデンサに供給してチャージする第１のスイッチと、
   前記オペアンプ回路の帰還回路に設けられた第２のスイッチと、
   前記コンデンサの入力側を接地するための第３のスイッチと、
   前記第１〜第３のスイッチを切り替えるための複数のパルスを発生するための請求項５に記載のパルス生成回路と、
   を有することを特徴とするサンプルホールド回路。
7. 撮像した画像の画素データを記憶する画素部と、
   前記画素部から画素データを並列に読み出す読出回路と、
   前記読出回路に並列に読み出された画素データをパラレル／シリアル変換して直列に出力するためのシフトレジスタとを有する固体撮像装置であって、
   前記シフトレジスタを駆動するためのパルスを提供するパルス発生手段として、請求項５に記載のパルス生成回路が使用されていることを特徴とする固体撮像装置。
8. 位相をシフトさせた複数のクロックを入力し、第１の設定値に従って前記複数のクロックからパルスの立ち上がりエッジの位置を決める第１のクロックを選択して出力する第１のクロック選択回路と、
   前記複数のクロックを入力し、第２の設定値に従って前記複数のクロックから前記パルスの立ち下がりエッジの位置を決める第２のクロックを選択して出力する第２のクロック選択回路と、
   前記第１のクロックに同期して前記パルスを立ち上げ、前記第２のクロックに同期して前記パルスを立ち下げるエッジ検出回路とを有し、
   前記エッジ検出回路は、前記第１のクロックの立ち上がりに同期して前記パルスを立ち上げ、前記第２のクロックの立ち上がりに同期して前記パルスを立ち下げることを特徴とするパルス生成回路。
9. 前記第１及び第２のクロック立ち上がりは、ＮＡＮＤゲートの出力の立ち上がり、前記ＮＡＮＤゲートの出力を入力するＮＯＲゲートの出力の立ち下りを介して前記エッジ検出回路に伝えられることを特徴とする請求項８に記載のパルス生成回路。