JP2009151587A5 - - Google Patents

Claims (14)

1. 表示パネルと、
   前記表示パネルの各画素を駆動する駆動回路と、
   前記駆動回路に表示データを出力する制御回路とを備え、
   前記制御回路には、乱数発生回路が設けられ、
   前記乱数発生回路が発生したパルス信号の周波数をｎ倍化して出力する、出力回路を設
   け、
   前記出力回路はｎ個の前記乱数発生回路が出力するパルス信号をパラレルに入力し、ｎ倍の周波数でシリアルに出力することを特徴とする表示装置。
2. 前記乱数発生回路はｎ個のシフトレジスタを有することを特徴とする請求項１に記載の表
   示装置。
3. 前記乱数発生回路はｎ個の初期値を格納するレジスタを有することを特徴とする請求項１
   に記載の表示装置。
4. 前記乱数発生回路はｎ個のシフトレジスタを有し、該シフトレジスタは前記表示データの
   転送クロックに同期することを特徴とする請求項１に記載の表示装置。
5. 表示パネルと、
   前記表示パネルの各画素を駆動する駆動回路と、
   前記駆動回路に表示データを出力する制御回路と、
   前記制御回路に設けられた乱数発生回路と、
   前記乱数発生回路の初期値を格納するメモリ素子と、
   前記乱数発生回路が発生した信号が入力するノイズ発生回路とを備え、
   前記ノイズ発生回路は、ｎ個の前記乱数発生回路が出力するパルス信号をパラレルに入力し、ｎ倍の周波数でシリアルに出力することを特徴とする表示装置。
6. 前記乱数発生回路はｎ個のシフトレジスタを有することを特徴とする請求項５に記載の
   表示装置。
7. 前記乱数発生回路はｎ個の初期値を格納するレジスタを有することを特徴とする請求項
   ５に記載の表示装置。
8. 前記乱数発生回路はｎ個の初期値を格納するレジスタを有し、前記メモリ素子から初期
   値が前記レジスタに転送されることを特徴とする請求項５に記載の表示装置。
9. 前記乱数発生回路はｎ個のシフトレジスタを有し、該シフトレジスタは前記表示データ
   の転送クロックに同期することを特徴とする請求項５に記載の表示装置。
10. 表示パネルと、
    該表示パネルに平面的に重ねられたタッチパネルと、
    前記表示パネルの各画素を駆動する駆動回路と、
    前記駆動回路に表示データを出力する制御回路と、
    前記制御回路に設けられた乱数発生回路と、
    前記乱数発生回路の初期値を格納するメモリ素子と、
    前記乱数発生回路が発生した信号が入力するノイズ発生回路とを備え、
    前記ノイズ発生回路は、前記乱数発生回路の発生した信号の周波数を変化させ、
    ｎ個の前記乱数発生回路が出力するパルス信号をパラレルに入力し、ｎ倍の周波数でシリアルに出力することを特徴とする表示装置。
11. 前記乱数発生回路はｎ個のシフトレジスタを有することを特徴とする請求項１０に記載
    の表示装置。
12. 前記乱数発生回路はｎ個の初期値を格納するレジスタを有することを特徴とする請求項
    １０に記載の表示装置。
13. 前記乱数発生回路はｎ個の初期値を格納するレジスタを有し、前記メモリ素子から初期
    値が前記レジスタに転送されることを特徴とする請求項１０に記載の表示装置。
14. 前記乱数発生回路はｎ個のシフトレジスタを有し、該シフトレジスタは前記表示データ
    の転送クロックに同期することを特徴とする請求項１０に記載の表示装置。