JP2011130171A - 無線通信装置及び無線通信方法 - Google Patents

無線通信装置及び無線通信方法 Download PDF

Info

Publication number
JP2011130171A
JP2011130171A JP2009286509A JP2009286509A JP2011130171A JP 2011130171 A JP2011130171 A JP 2011130171A JP 2009286509 A JP2009286509 A JP 2009286509A JP 2009286509 A JP2009286509 A JP 2009286509A JP 2011130171 A JP2011130171 A JP 2011130171A
Authority
JP
Japan
Prior art keywords
data
symbol
buffer
timing
modulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009286509A
Other languages
English (en)
Other versions
JP5515718B2 (ja
Inventor
Tomosuke Yamaguchi
智祐 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kenwood KK
Original Assignee
Kenwood KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kenwood KK filed Critical Kenwood KK
Priority to JP2009286509A priority Critical patent/JP5515718B2/ja
Priority to US12/926,835 priority patent/US8411789B2/en
Publication of JP2011130171A publication Critical patent/JP2011130171A/ja
Application granted granted Critical
Publication of JP5515718B2 publication Critical patent/JP5515718B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0685Clock or time synchronisation in a node; Intranode synchronisation

Abstract

【課題】受信シンボル用のシンボルタイミングに基づいて送信シンボルを生成し、かつ送信シンボルレートを一定に保つことができる無線通信装置を提供する。
【解決手段】受信シンボルの検出に用いるシンボルタイミング毎に、送信シンボルを生成して変調用のデジタルデータに変換し、FIFO方式の第1のバッファに書き込む変調データ生成手段と、第1バッファから所定速度で前記デジタルデータを読み出してアナログ信号に変換し、搬送波の変調に供するD/Aコンバータとを備えた無線通信装置において、第1バッファが保持するデータ数を適切に維持すべく、前記シンボルタイミング毎に生成する送信シンボルの数を制御する制御手段(ステップ52〜61)を設ける。
【選択図】図5

Description

本発明は、受信シンボル検出用のシンボルタイミング毎に送信シンボルを生成する無線通信装置及び無線通信方法に関する。
従来、デジタル変調方式を採用している無線通信装置として、受信シンボルを検出するDSP(デジタルシグナルプロセッサ)の外部にタイマロジックを設け、このタイマロジックにより、受信シンボルレートと同じスピードのシンボルクロックを、外部割込み信号として、DSPに供給するように構成したものが知られている。DSPは、受信信号を検波及びAD変換して得られる検波データからシンボル値を取得するに際し、この外部割込み信号に基づいてシンボルタイミングを設定する。このとき、DSPは、シンボルタイミングがナイキスト点に対してずれている場合には、そのずれに関する情報を検波データに基づいて検出し、外部タイマロジックへ伝達することにより、ずれを減らす方向へシンボルタイミングを移行させ、是正することができる。したがって、受信シンボルレートが変化した場合でも、是正されたシンボルタイミングでシンボル値を取得することにより、常に正しいシンボル値を取得することができる(たとえば、特許文献1参照)。
DSPは送受信動作などを行う通常の動作モードのほかに、消費電力を抑えるために、動作クロックの周波数を低下させたり、各種ペリフェラルの動作を停止させたりするパワーダウンモードを備えており、必要に応じてこれらの動作モードを切り替えることができる。DSPが通常動作モードで受信動作をしているときにパワーダウンモードに移行した場合、外部のタイマロジックは、パワーダウンモードへの移行直前のタイミングでシンボルクロックをDSPに供給し続ける。このため、DSPがパワーダウンモードから通常動作モードに復帰して受信動作を継続する場合、パワーダウンモード中に受信シンボルレートのずれが生じなければ、ナイキスト点に対してシンボルタイミングのずれが生じないので、シンボルタイミングに基づいてシンボル値を取得することにより、正しいシンボル値を得ることができる。
特開2008−160181号公報
従来の無線通信装置によれば、DSPにおいて、上述のようにシンボルレートと同じスピードで外部割込みが発生するため、送信動作を行う際にも、この外部割込みによるシンボルタイミングに基づいて送信シンボルを生成することにより、適切なシンボルレートで送信を行うことができる。しかしながら、従来の無線通信装置により無線通信基地局を構成する場合、中継動作などを行う際に、受信動作と送信動作とを同時に行う必要があり、このときに問題が生じる。
すなわち、従来の無線通信装置においては、受信シンボルレートにずれが生じた場合、それに合わせてシンボルタイミングが変化する。このとき、このシンボルタイミングに従って同時に送信を行うと、送信シンボルレートも変化してしまうことになる。通常、無線通信基地局からの送信信号におけるシンボルレートは、その送信信号を受信する1台又は複数台の無線通信端末における動作の基準となり、高い品質が求められているので、変動するのは好ましくない。しかしながら、送信シンボルレートを一定にするためにシンボルタイミングも一定にすると、シンボルタイミングが受信シンボルレートの変化に追従することができず、シンボル値の検出エラーが発生し、受信性能を低下させることになる。この問題を解決するために、受信用と送信用とで別々の外部タイマロジックを用意することも考えられるが、そうすると、外部タイマロジックが1つの場合に比べ、コストや消費電流が増加するとともに、DSPの割込み用ポートも2つ消費することになる。
本発明の目的は、このような従来技術の問題点に鑑み、受信シンボル用のシンボルタイミングに基づいて送信シンボルを生成し、かつ送信シンボルレートを一定に保つことができる無線通信装置を提供することにある。
この目的を達成するため、第1の発明に係る無線通信装置は、検波データのナイキスト点からシンボルタイミングを検出するクロック再生部と、前記シンボルタイミング毎に送信シンボルを生成して変調データに変換し、FIFO方式の第1のバッファに出力するシンボル生成部と、前記第1のバッファから所定速度で読み出された前記変調データをアナログ変調信号に変換し、搬送波の変調に供する第1のD/Aコンバータと、前記第1のバッファが保持する前記変調データ数を所定の範囲に維持すべく、前記シンボルタイミング毎に生成する送信シンボルの数を制御する制御部と、を具備することを特徴とする。
第2の発明に係る無線通信装置は、第1発明において、送信するアナログ入力信号を所定のサンプリングレートでサンプリングし、入力データに変換してFIFO方式の第2のバッファに出力する第1のA/Dコンバータと、前記シンボルタイミング毎に生成する送信シンボルに対応する数のデータを前記第2のバッファから読み出して符号化する符号化部を備え、前記シンボル生成部は、前記符号化部により符号化されたデータに基づいて前記送信シンボルの生成を行うものであり、前記制御部による送信シンボル数の制御により、前記第2バッファが保持するデータ数も所定の範囲に維持されることを特徴とする。
第3の発明に係る無線通信装置は、第1又は第2発明において、検波された受信信号を所定のサンプリングレートでサンプリングし、検波データに変換してFIFO方式の第3のバッファに出力する第2のA/Dコンバータと、前記第3のバッファからデータを読み出して、前記検波データから受信シンボルを検出するシンボル検出部と、前記受信シンボルを復号化し、前記復合化した復号データをFIFO方式の第4のバッファに出力する復号化部と、前記第4のバッファから所定の速度で出力された前記復号データをアナログ信号に変換する第2のD/Aコンバータと、を備え、前記制御部は、前記第4のバッファが保持するデータ数を所定の範囲に維持すべく、前記1シンボル分の復号化により生成されるデータの数又は第4のバッファに書き込まれるデータの数を制御するものであることを特徴とする。
第4の発明に係る無線通信装置は、第3発明において、前記制御手段は、シンボルタイミングが所定のタイミングより遅く、前記第2のバッファ内の入力データの数が所定の範囲の上限以上となった場合もしくは前記第1のバッファ内の変調データの数が所定の範囲の下限以下となった場合、1シンボルのタイミングで複数シンボル分のデータの符号化処理を行うことで前記第2のバッファ内の入力データ数を所定の範囲に維持し、1シンボルのタイミングで変調データ生成を複数シンボル行うことで前記第1のバッファ内の変調データ数を所定の範囲に維持することを特徴とする請求項3に記載の無線通信装置。
第5の発明に係る無線通信装置は、第3又は第4発明において、前記制御手段は、シンボルタイミングが所定のタイミングより早く、前記第2のバッファ内の入力データの数が所定の範囲の下限以下となった場合もしくは前記第1のバッファ内の変調データの数が所定の範囲上限以上となった場合、前記第2のバッファ内の入力データ数が所定の範囲となるまで符号化処理を中止し、前記第1のバッファ内の変調データ数を所定の範囲となるまで変調データ生成を中止することを特徴とする。
第6の発明に係る無線通信方法は、検波データのナイキスト点からシンボルタイミングを検出する工程と、前記シンボルタイミング毎に送信シンボルを生成して変調データに変換し、FIFO方式の第1のバッファに出力するシンボル生成工程と、前記第1のバッファから所定速度で読み出された前記変調データをアナログ変調信号に変換し、搬送波の変調に供する第1のD/A変換工程と、前記第1のバッファが保持する前記変調データ数を所定の範囲に維持すべく、前記シンボルタイミング毎に生成する送信シンボルの数を制御する制御工程と、を備えることを特徴とする。
本発明によれば、受信シンボル用のシンボルタイミングに基づいて送信シンボルを生成する場合でも、送信シンボルレートを一定に保つことができる。
本発明の一実施形態に係る無線通信装置の構成を示すブロック図である。 図1の装置における各データバッファの状態遷移の一例を示す図である。 図1の装置における各データバッファの状態遷移の他の例を示す図である。 図1の装置における各データバッファの状態遷移のさらに他の例を示す図である。 図1の装置におけるポインタの衝突を回避するようにした送受信処理を示すフローチャートである。 図5中の受信処理を示すフローチャートである。 図5中の送信処理を示すフローチャートである。
図1は、本発明の一実施形態に係る無線通信装置の構成を示すブロック図である。同図に示すように、この無線通信装置は、受信信号を検波する検波回路11、検波回路11からの検波信号をデジタル信号に変換するA/Dコンバータ12、発話を音声信号に変換するマイク13、マイク13の出力をデジタル信号に変換するA/Dコンバータ14、A/Dコンバータ12の出力に基づいてシンボル値を再生し、デジタル音声信号に変換するとともに、A/Dコンバータ14の出力に基づいてシンボル値を生成し、変調用のデジタル信号に変換するデジタルシグナルプロセッサ(以下、「DSP」という。)20、DSP20からのデジタル音声信号をアナログ音声信号に変換するD/Aコンバータ15、D/Aコンバータ15の出力を音声に変換するスピーカ16、DSP20からの変調用のデジタル信号をアナログ信号に変換するD/Aコンバータ17、D/Aコンバータ17の出力に基づいて搬送波を変調する変調回路18、及びDSP20に対し、シンボルクロックを供給するタイマロジック19を備える。
DSP20はA/Dコンバータ12からの検波データを一時保存するデータバッファ(以下、「DEMデータバッファ」という。)21、DEMデータバッファ21からの検波データに基づいてシンボル値を検出するシンボル検出部22、シンボル検出部22からのシンボル値をデジタル音声信号に復号するボコーダデコーダ23、ボコーダデコーダ23の出力を一時保存してからD/Aコンバータ15に出力するするデータバッファ(以下、「SPデータバッファ」という。)24、DEMデータバッファ21からの検波データに基づいてシンボルタイミングを補正するための補正値をタイマロジック19に供給するとともにタイマロジック19からのシンボルクロックに基づいてシンボルタイミングを再生するクロック再生部25、A/Dコンバータ14の出力を一時的に保存するデータバッファ(以下、「MICデータバッファ」という。)26、MICデータバッファ26からのデジタル音声信号を符号化するボコーダエンコーダ27、ボコーダエンコーダ27の出力に基づいて送信シンボルを生成し、変調用のデジタル信号に変換するシンボル生成部28、及びシンボル生成部28の出力を一時的に保存してからD/Aコンバータ17に出力するデータバッファ(以下、「MODデータバッファ」という。)29を備える。なお、DSP20におけるこれらの構成要素は、DSP20のプログラムにより実現される。
この無線通信装置はデジタル変調方式で無線通信を行う。すなわち、受信時には、受信信号が検波回路11により検波され、さらにA/Dコンバータ12によりシンボルレートのA倍のレートでサンプリングされ、DEMデータバッファ21に保存される。DSP20は、DEMデータバッファ21に保存されたデータから受信シンボルを得る。その際、規定のシンボルレートと同じ速度のシンボルクロックとして外部タイマロジック19から供給される割込み信号に応じたシンボルタイミングで、シンボル検出部22がDEMデータバッファ21からA個の検波データを読み出して1シンボル分のデータを抽出し、シンボル値を判定する。
このとき、通常、A個の検波データの中央にナイキスト点が存在し、ナイキスト点とシンボルタイミングとが一致する。しかし、受信シンボルレートが変動し、ナイキスト点に対してシンボルタイミングがずれ、A個の検波データの中央以外の位置にナイキスト点が存在する場合には、クロック再生部25がそのずれに関する補正値を、検波データに基づいて検出し、その補正値を外部タイマロジック19へ送る。外部タイマロジック19は、該補正値に基づき、ナイキスト点に対するシンボルタイミングのずれを減らす方向へ、シンボルクロックによる割込みの間隔を変更する。
なお、ナイキスト点に対するシンボルタイミングのずれは、たとえば、特開2006−74089号公報において開示されているように検波信号のサンプリング値に基づいてナイキスト点を求め、シンボルタイミングと比較することにより行うことができる。また、ナイキスト点に対するシンボルタイミングのずれに関する補正値としては、たとえば、特開2008−160181号公報において開示されているように、外部タイマロジック19がカウント値Nをカウントする毎にシンボルクロックを送出する場合において、カウント値Nについての補正値が該当する。
シンボル検出部22により判定されたシンボル値は、ボコーダデコーダ23によりデジタル音声信号に復号化される。すなわち、シンボルタイミング毎に、1つのシンボル値がB個のデジタル音声信号に変換され、SPデータバッファ24に保存される。保存されたデータは、その後、D/Aコンバータ15により一定の速度で読み出されてアナログ音声信号に変換され、スピーカ16により出力される。
一方、送信時には、ユーザの発話がマイク13により音声信号に変換され、A/Dコンバータ14でデジタル信号に変換され、シンボルタイミング毎にC個のデジタル音声信号がMICデータバッファ26に保存される。MICデータバッファ26に保存されたデータは、ボコーダエンコーダ27によって符号化される。符号化されたデータはクロック生成部25からのシンボルタイミングに従い、シンボル生成部28によりシンボルデータに変換され、さらに変調用のD個のデジタル信号に変換され、MODデータバッファ29に保存される。すなわち、シンボルタイミング毎にD個のデータがMODデータバッファ29に保存される。MODデータバッファ29に保存されたデータは、D/Aコンバータ17でアナログ信号に変換され、変調回路18において変調に供され、電波として送出される。
このように、受信動作においては、シンボルタイミング毎にDEMデータバッファ21に対してA個、SPデータバッファ24に対してB個のデータの入出力が行われ、送信動作においては、シンボルタイミング毎にMICデータバッファ26に対してC個、MODデータバッファ29に対してD個のデータの入出力が行われる。シンボルレートに対し、A、B、C、又はDを乗じて得た値が、それぞれA/Dコンバータ12、D/Aコンバータ15、A/Dコンバータ14、又はD/Aコンバータ17におけるサンプリング周波数となる。シンボルレートやA〜Dの値は、その無線通信装置の要求仕様を満たす値に設定する必要があるが、以下の説明においては、規定のシンボルレートを2400[sps]とし、そのときのA〜Dの値を5とする。つまり、各コンバータ12、15、14、及び17におけるサンプリング周波数はいずれも12[kHz]である。
図2は各データバッファ21、24、26、及び29の状態遷移の一例を示す。同図においては、受信シンボルレートが規定の2400[sps]である通常の状態において、シンボルタイミング毎に、バッファ内のデータが遷移してゆく様子を示している。同図(a)はシンボルクロックの波形であり、同図(b)〜(e)はそれぞれシンボルクロックの各時点t1〜t5におけるDEMデータバッファ21、MICデータバッファ26、SPデータバッファ24、及びMODデータバッファ29の状態を示す。時点t1の状態が一番古く、t2、t3、t4、・・・の順番に状態が遷移してゆく。ここでは、シンボルクロックがローからハイに遷移したときにシンボルタイミングが発生し、各データバッファについてのデータの入出力処理が行われるものとする。時点t1〜t5は各入出力処理の直後の時点である。
図中の31は各データバッファに対する入力開始位置を示す入力ポインタ、32は各データバッファからの出力開始位置を示す出力ポインタである。各データバッファ21、24、26、及び29はそれぞれ、4シンボル分のデータを保存することができる領域を有する。各データバッファ21、24、26、及び29に対するデータの入出力は、図で見て最も上に位置する番地から下の番地へ向かって順番に行われ、一番下の番地まで入力又は出力が行われた場合には、再度一番上の番地から入力又は出力が行われる。受信シンボルレートが規定の2400[sps]である通常の状態においては、入出力ポインタ31及び32は常に相互に2シンボル分離れた番地を指示する。図中のハッチングを施した部分は、各時点t1〜t5の状態において各データバッファが保持しているデータ、すなわち入力されてからまだ出力されていないデータを示す。また、各時点t1〜t5における各データバッファの状態を表す図形30の上部の左右に記載された2つの数字「5」は、その時点におけるそのデータバッファについて入力及び出力されたデータ数を示す。
同図に示すように、受信シンボルレートが規定の2400[sps]である通常の状態においては、DEMデータバッファ21、MICデータバッファ26、SPデータバッファ24、及びMODデータバッファ29のいずれにおいても、シンボルクロック毎に、1つのシンボルに対応する5つのデータが入力され、その2つ前のシンボルに対応する5つのデータが出力される。したがって、入出力ポインタ31及び32は、常に2シンボル分離れた番地を指示しながら、シンボルクロック毎に、指示する番地が5つずつ進み、循環する。
図3は各データバッファ21、24、26、及び29の状態遷移の他の例を示す。同図においては、受信シンボルレートが規定の2400[sps]よりも低下した場合について示している。上述のようにクロック再生部25は、受信シンボルレートが変化し、シンボルタイミングがナイキスト点からずれると、そのずれを減らす方向へシンボルタイミングを移行させる。このため、受信シンボルレートが低下すると、シンボルタイミングもそれに合わせて間隔が長くなり、1シンボルタイミング当りのDEMデータバッファ21への入力データ数が増加する。すなわち、A/Dコンバータ12及びD/Aコンバータ15の単位時間当りの処理データ数は一定であるため、図2の場合には5個であった入力データ数が、図3の場合では6個に増えている。前述のとおり、シンボル検出部22はシンボルタイミング毎にDEMデータバッファ21から1シンボル分のデータを読み出すので、図3の場合には、6個のデータを読み出し、これらのデータに基づいてシンボル値を判定する。同様に1シンボルタイミング当りのMICデータバッファ26への入力データ数、並びにSPデータバッファ24及びMODデータバッファ29からの出力データ数も6個に増加する。
しかしながら、ボコーダデコーダ23、ボコーダエンコーダ27、及びシンボル生成部28における処理においては、1個のシンボルに対し、5個のデータを対応付けて処理するようにしているので、MICデータバッファ26からの1シンボルタイミング当りの出力データ数、並びにSPデータバッファ24及びMODデータバッファ29への1シンボルタイミング当りの入力データ数は一定であり、5個のままである。このため、入力ポインタ31及び出力ポインタ32間の位置関係が時間の経過とともに変化する。すなわち、同図(c)のように、MICデータバッファ26においては、シンボルタイミング毎の入力データ数(=6)が出力データ数(=5)よりも多いため、バッファ内のデータ数が増加してゆき、入力ポインタ31及び出力ポインタ32は、データが存在しない部分を挟んで近づいてゆく。また、同図(d)及び(e)のように、SPデータバッファ24及びMODデータバッファ29においては、シンボルタイミング毎の入力データ数(=5)が出力データ数(=6)よりも少ないため、データ数が減少してゆき、入力ポインタ31及び出力ポインタ32はデータが存在する部分を挟んで近づいてゆく。この状態が継続すると、入力ポインタ31及び出力ポインタ32が衝突し、データの連続性が失われる恐れがある。そこで、これを回避するため、本実施形態においては次のような方法を採用している。
まず、SPデータバッファ24における入出力ポインタ31及び32の衝突を回避するために、通常、シンボルタイミング毎に5個生成しているデジタル音声信号を、たとえば図3の時点t6においてのみ、10個に増やすようにしている。ボコーダデコーダ23として、デコード数を増減させる機能を有するものを用い、時点t6においてのみ一時的にその機能を用いてデコード数を増やすことにより、生成するデジタル音声信号を10個に増やすことができる。ボコーダデコーダ23がこの機能を有していない場合にはマルチレートフィルタなどを用いて、データ数を増やすことができる。これにより、同図(d)に示すように、時点t5においてはデータ6個分の距離にまで近づいた入力ポインタ31及び出力ポインタ32間の距離を、時点t6においては、データ10個分の距離に戻すことができる。
また、MICデータバッファ26及びMODデータバッファ29における入出力ポインタ31及び32の衝突を回避するために、通常、シンボルタイミング毎に5個のデジタル音声信号をMICデータバッファ26から読み出し、ボコーダエンコーダ27及びシンボル生成部28での処理を経て、5個の変調用のデータをMODデータバッファ29に書き込む一連の処理を、たとえば図3の時点t6においてのみ、2回行うようにしている。これにより、時点t6のシンボルタイミングにおいて、MICデータバッファ26からは10個のデータが出力され、MODデータバッファ29には10個のデータが入力されることになる。時点t6のシンボルタイミングでは1度に2シンボル分の変調用データがMODデータバッファ29に入力されることになるが、MODデータバッファ29からの単位時間当りの出力データ数は変わらないため、送信シンボルレートは変化しない。
図4は各データバッファ21、24、26、及び29の状態遷移のさらに他の例を示す。同図においては受信シンボルレートが規定の2400[sps]よりも増加した場合について示している。上述のようにクロック再生部25は、受信シンボルレートが変化し、シンボルタイミングがナイキスト点からずれると、そのずれを減らす方向へシンボルタイミングを移行させる。このため、受信シンボルレートが増加すると、シンボルタイミングもそれに合わせて間隔が短くなり、1シンボルタイミング当りのDEMデータバッファ21への入力データ数が減少する。すなわち、A/Dコンバータ12及びD/Aコンバータ15の単位時間当りの処理データ数は一定であるため、図2の場合には5個であった入力データ数が、図4の場合には4個に減少している。前述のとおり、シンボル検出部22はシンボルタイミング毎にDEMデータバッファ21から1シンボル分のデータを読み出すので、図4の場合には4個のデータを読み出し、これらのデータに基づいてシンボル値を判定する。同様に1シンボルタイミング当りのMICデータバッファ26への入力データ数、並びにSPデータバッファ24及びMODデータバッファ29からの出力データ数も4個に減少する。
しかしながら、上述のように、MICデータバッファ26からの1シンボルタイミング当りの出力データ数、並びにSPデータバッファ24及びMODデータバッファ29への1シンボルタイミング当りの入力データ数は一定であり、5個のままである。このため、入力ポインタ31及び出力ポインタ32間の位置関係が時間の経過とともに変化する。すなわち、同図(c)のように、MICデータバッファ26においては、シンボルタイミング毎の入力データ数(=4)が出力データ数(=5)よりも少ないため、バッファ内のデータ数が減少してゆき、入力ポインタ31及び出力ポインタ32はデータが存在する部分を挟んで近づいてゆく。また、同図(d)及び(e)のように、SPデータバッファ24及びMODデータバッファ29においては、シンボルタイミング毎の入力データ数(=5)が出力データ数(=4)よりも多いため、データ数が増加してゆき、入力ポインタ31及び出力ポインタ32はデータが存在しない部分を挟んで近づいてゆく。この状態が継続すると、入力ポインタ31及び出力ポインタ32が衝突し、データの連続性が失われる恐れがある。そこで、これを回避するため、本実施形態においては次のような方法を採用している。
まず、SPデータバッファ24における入出力ポインタ31及び32の衝突を回避するために、通常、シンボルタイミング毎に5個生成しているデジタル音声信号を、たとえば図4の時点t7のタイミングにおいてのみ、0個に減らすようにしている。ボコーダデコーダ23が、デコード数を増減させる機能を有するものである場合には、時点t7においてのみ一時的にその機能を用いてデコード数を0とすることにより、デジタル音声信号の生成個数を0個とすることができる。ボコーダデコーダ23がこの機能を有していない場合にはマルチレートフィルタなどを用いて、デジタル音声信号のデータ数を0個とする。
また、MICデータバッファ26及びMODデータバッファ29における入出力ポインタ31及び32の衝突を回避するために、通常、シンボルタイミング毎に5個デジタル音声信号をMICデータバッファ26から読み出し、ボコーダエンコーダ27及びシンボル生成部28での処理を経て、5個の変調用のデータをMODデータバッファ29に書き込む一連の処理を、たとえば図4の時点t7においてのみ行わないようにしている。これにより、時点t7のシンボルタイミングにおいて、MICデータバッファ26からはデータが出力されず、MODデータバッファ29にもデータが入力されないことになる。時点t7のシンボルタイミングでは変調用データがMODデータバッファ29に入力されないことになるが、MODデータバッファ29からの単位時間当りの出力データ数は変わらないため、送信シンボルレートは変化しない。
図5は上述のポインタの衝突を回避するようにした送受信処理を示すフローチャートである。この処理は、DSP20により、所定のプログラムに従い、タイマロジック19からのシンボルクロックによる割込みが発生する毎に行われる。処理を開始すると、DSP20はまず、ステップ51においてクロック再生処理を行う。すなわち、クロック再生部25によりシンボルタイミングを生成する。次に、ステップ52において、DEMデータバッファ21から、前回のシンボルタイミングから今回のシンボルタイミングまでの間にDEMデータバッファ21に対し入力又は出力された数と同数のデータを1シンボル分のデータとして取得する。次に、ステップ53において、取得したデータの数が通常のデータ数5に対してどれだけずれているかをカウントし、ずれをカウンタCに加算する。たとえば、図3(b)に示される、各時点t2〜t6におけるDEMデータバッファ21の場合のように、1シンボル分として6個のデータが取得される場合には+1が加算され、図4(b)に示される、各時点t2〜t6におけるDEMデータバッファ21の場合のように、4個のデータが取得される場合には−1が加算されることになる。
次に、ステップ54において、今回のステップ53の処理までに累計されたカウンタCの値が+5以上であるかどうかを判定する。+5以上であると判定した場合には、ステップ55及び56において、MICデータバッファ26からの1シンボル分の5個のデータを読み出して処理し、MODデータバッファ29に5個のデータを出力する送信処理を、2回実行する。この2回の送信処理は、図3の場合に、時点t6における図5の処理において実行される。各時点t2〜t6におけるステップ53の処理によって順次+1が加算され、時点t6におけるステップ53の処理においてはカウンタCの内容は+5となるからである。この2回の送信処理により、図3(c)及び(e)によって示されるように、時点t5においてはデータ6個分まで近接したMICデータバッファ26及びMODデータバッファ29におけるポインタ31及び32間の距離は、時点t6において、データ10個分の距離に是正されることになる。
次に、ステップ57において、DEMデータバッファ21からの1シンボル分の6個のデータを読み出して処理し、10個のデジタル音声信号をSPデータバッファ24に出力する受信処理を1回実行する。この受信処理も同様に、図3の場合に、時点t6の図5の処理において実行される。この受信処理により、図3(d)で示されるように、時点t5においてはデータ6個分まで近接したSPデータバッファ24におけるポインタ31及び32間の距離は、時点t6において、データ10個分の距離に是正されることになる。
次に、ステップ58において、ポインタ31及び32間の距離が補正されたことを反映させるためにカウンタCに−5を加算し、図5の処理を終了する。
ステップ54において+5以上ではないと判定した場合には、ステップ59においてカウント値が−5以下であるかどうかを判定し、−5以下であると判定した場合には、送信処理は行わず、ステップ60において、DEMデータバッファ21から1シンボル分の4個のデータを読み出して処理し、0個のデジタル音声信号をSPデータバッファ24に出力する受信処理を1回実行する。この送信処理の不作為及び受信処理の実行は、図4の場合に、時点t6における図5の処理において発生する。各時点t2〜t6におけるステップ53の処理によって順次−1が加算され、時点t6におけるステップ53の処理においてはカウンタCの内容は−5となるからである。送信処理の不作為により、時点t5においてはデータ6個分まで近接したMICデータバッファ26及びMODデータバッファ29におけるポインタ31及び32間の距離は、時点t6において、データ10個分の距離に是正されることになる。また、上記の受信処理により、時点t5においてはデータ6個分まで近接したSPデータバッファ24におけるポインタ31及び32間の距離は、時点t6において、データ10個分の距離に是正されることになる。ただし、図4においては時点t7においてこのような是正処理が行われる場合について示している。
次に、ステップ61において、ポインタ31及び32間の距離が補正されたことを反映させるためにカウンタCに+5を加算し、図5の処理を終了する。
ステップ59において−5以下ではないと判定した場合には、受信シンボルレートのずれよるポインタ31及び32間の距離の近接の程度は、補正が必要なレベルに達していないので、ステップ62において上述の送信処理を1回行うとともに、ステップ63において、DEMデータバッファ21から1シンボル分の5個のデータを読み出して処理し、5個のデジタル音声信号をSPデータバッファ24に出力する受信処理を1回実行し、図5の処理を修了する。
図6は図5のステップ57、60、及び63における受信処理を示すフローチャートである。処理を開始すると、まず、ステップ71において、前述のカウンタCの値が+5以上であるかどうかを判定する。+5以上であると判定した場合には、ステップ72において、シンボル検出部22によりシンボル検出を行う。すなわち、DEMデータバッファ21からの1シンボル分のデータに基づき、上述のステップ51において生成されるシンボルタイミングに従い、シンボル値を求める。次に、ステップ73において、該シンボル値に基づき、ボコーダデコーダ23により2シンボル分の10個のデジタル音声信号を生成する。そして、ステップ74において、その10個のデータをSPデータバッファ24に出力し、図6の処理を終了する。
ステップ71において+5以上ではないと判定した場合には、ステップ75において、カウンタCの値が−5以下であるかどうかを判定する。−5以下であると判定した場合には、ステップ76においてシンボル検出を行う。次に、ステップ77において、ボコーダデコーダ23により、デジタル音声信号の生成を行わず、SPデータバッファ24へのデータ出力も行うことなく図6の処理を終了する。
ステップ75において−5以下ではないと判定した場合には、ステップ78においてシンボル検出処理を行う。次に、ステップ79において、ボコーダデコーダ23により1シンボル分の5個のデジタル音声信号を生成し、ステップ80において、その1シンボル分の5個のデータをSPデータバッファ24へ出力し、図6の処理を終了する。
図7は図5のステップ55、56及び62における送信処理を示すフローチャートである。処理を開始すると、まず、ステップ81において、MICデータバッファ26から1シンボル分の5個のデータを取得する。次に、ステップ82において、ボコーダエンコーダ27により符号化を行う。次に、符号化されたデータに基づき、シンボル生成部28により、ステップ83においてシシンボルデータを生成し、ステップ84において変調用のデジタルデータを生成する。そして、ステップ85において、生成した1シンボル分の5個のデジタルデータをMODデータバッファ29へ出力し、図7の処理を終了する。
本実施形態によれば、送受信を同時に行う場合に、受信シンボルレートの変化に応じてシンボルタイミングを追従させるとともに、送信シンボルレートを規定の一定値に維持するようにしたため、高品質な受信性能を確保しながら、無線通信基地局に適用した場合に必要とされる送信シンボルレートが一定の高品質な送信信号を確保することができる。これにより、その送信電波を受信する無線通信装置は、シンボルレートのずれが少ないデータを受信することができるので、デコード時のエラーの少ない、高品質な信号を受信することができる。
また、受信シンボルレートの変化に応じてシンボルタイミングを追従させるとともに、そのシンボルタイミングにより送信シンボルを生成しながら、送信シンボルレートを規定の一定値に維持するようにしたため、受信側及び送信側においてシンボルタイミングを支障なく共用することができるので、1つの外部タイマロジックにより無線通信装置を構成することができる。したがって、外部タイマロジックを2つ用いて構成する場合よりも、コストや消費電流の面において優れている。また、DSPの割込み用ポートも1つで済むため、もう1つのポートを別の用途に用いることができる。
また、受信シンボルレートの変動によりSPデータバッファ24における入力ポインタ31及び出力ポインタ32間の距離が近接した場合、適当なシンボルタイミングにおけるSPデータバッファ24に対する出力データ数をゼロとし又は倍増させることにより入力ポインタ31及び出力ポインタ32間の距離を是正するようにしたため、受信データの連続性が失われるのを防止することができる。
また、受信シンボルレートの変動によりMICデータバッファ26及びMODデータバッファ29における入力ポインタ31及び出力ポインタ32間の距離が近接した場合、適当なシンボルタイミングにおける変調用デジタルデータの生成数をゼロとし、又は倍増させ、これによってMICデータバッファ26からの出力データ数及びMODデータバッファ29への入力データ数をゼロとし又は倍増させることにより、入力ポインタ31及び出力ポインタ32間の距離を是正するようにしたため、送信データの連続性が失われるのを防止することができる。
なお、本発明は上述の実施形態に限定されることなく、適宜変形して実施することができる。たとえば、上述の図3及び図4の例では、DEMデータバッファ21の入出力データ数に基づいて、その他のデータバッファ24、26、及び29における入出力ポインタ31及び32間の距離が変化したかどうかを判断するようにしているが、この代わりに、各データバッファ24、26、及び29はDSP20に内蔵されているので、実際に各ポインタ31及び32が指示しているアドレスを調べ、これに基づいて各ポインタ31及び32間の距離を算出するようにしてもよい。
また、上述においては、各データバッファ24、26、及び29における入出力ポインタ31及び32の衝突を回避するために、ボコーダデコーダ23によるデコード数を0個又は10個に変更し、又は送信処理回数を0回又は2回に変更するようにしているが、これは一例であり、ポインタ31及び32の衝突を回避することができる範囲であれば、変更するデコード数や送信処理回数として他の任意の値を採用することができる。もちろん各データバッファ24、26、及び29のサイズや入出力ポインタ31及び32間の距離についても上述した値は一例にすぎず、特にこれらの値に限定されることはないが、データバッファのサイズが小さく、入出力ポインタ31及び32間の距離が短い場合には、ポインタの衝突に至るまでの余裕が少ないので、より微妙な調整が必要となる。逆に、データバッファのサイズを大きくして、入出力ポインタ31及び32間の距離を長くする場合には、データの遅延も大きくなるので、要求されるスペックを満たすことができるかどうかに注意する必要がある。
11:検波回路、12:A/Dコンバータ、13:マイク、14:A/Dコンバータ、15:D/Aコンバータ、16:スピーカ、17:D/Aコンバータ、18:変調回路、19:タイマロジック、20:DSP、21:DEMデータバッファ、22:シンボル検出部、23:ボコーダデコーダ、24:SPデータバッファ、26:MICデータバッファ、27:ボコーダエンコーダ、28:シンボル生成部、29:MODデータバッファ、30:各データバッファの状態を表す図形、31:入力ポインタ、32:出力ポインタ。

Claims (6)

  1. 検波データのナイキスト点からシンボルタイミングを検出するクロック再生部と、
    前記シンボルタイミング毎に送信シンボルを生成して変調データに変換し、FIFO方式の第1のバッファに出力するシンボル生成部と、
    前記第1のバッファから所定速度で読み出された前記変調データをアナログ変調信号に変換し、搬送波の変調に供する第1のD/Aコンバータと、
    前記第1のバッファが保持する前記変調データ数を所定の範囲に維持すべく、前記シンボルタイミング毎に生成する送信シンボルの数を制御する制御部と、を具備することを特徴とする無線通信装置。
  2. 送信するアナログ入力信号を所定のサンプリングレートでサンプリングし、入力データに変換してFIFO方式の第2のバッファに出力する第1のA/Dコンバータと、
    前記シンボルタイミング毎に生成する送信シンボルに対応する数のデータを前記第2のバッファから読み出して符号化する符号化部を備え、
    前記シンボル生成部は、前記符号化部により符号化されたデータに基づいて前記送信シンボルの生成を行うものであり、前記制御部による送信シンボル数の制御により、前記第2バッファが保持するデータ数も所定の範囲に維持されることを特徴とする請求項1に記載の無線通信装置。
  3. 検波された受信信号を所定のサンプリングレートでサンプリングし、検波データに変換してFIFO方式の第3のバッファに出力する第2のA/Dコンバータと、
    前記第3のバッファからデータを読み出して、前記検波データから受信シンボルを検出するシンボル検出部と、
    前記受信シンボルを復号化し、前記復合化した復号データをFIFO方式の第4のバッファに出力する復号化部と、
    前記第4のバッファから所定の速度で出力された前記復号データをアナログ信号に変換する第2のD/Aコンバータと、を備え、
    前記制御部は、前記第4のバッファが保持するデータ数を所定の範囲に維持すべく、前記1シンボル分の復号化により生成されるデータの数又は第4のバッファに書き込まれるデータの数を制御するものであることを特徴とする請求項1又は2に記載の無線通信装置。
  4. 前記制御手段は、
    シンボルタイミングが所定のタイミングより遅く、前記第2のバッファ内の入力データの数が所定の範囲の上限以上となった場合もしくは前記第1のバッファ内の変調データの数が所定の範囲の下限以下となった場合、1シンボルのタイミングで複数シンボル分のデータの符号化処理を行うことで前記第2のバッファ内の入力データ数を所定の範囲に維持し、1シンボルのタイミングで変調データ生成を複数シンボル行うことで前記第1のバッファ内の変調データ数を所定の範囲に維持することを特徴とする請求項3に記載の無線通信装置。
  5. 前記制御手段は、
    シンボルタイミングが所定のタイミングより早く、前記第2のバッファ内の入力データの数が所定の範囲の下限以下となった場合もしくは前記第1のバッファ内の変調データの数が所定の範囲上限以上となった場合、前記第2のバッファ内の入力データ数が所定の範囲となるまで符号化処理を中止し、前記第1のバッファ内の変調データ数を所定の範囲となるまで変調データ生成を中止することを特徴とする請求項3又は4に記載の無線通信装置。
  6. 検波データのナイキスト点からシンボルタイミングを検出する工程と、
    前記シンボルタイミング毎に送信シンボルを生成して変調データに変換し、FIFO方式の第1のバッファに出力するシンボル生成工程と、
    前記第1のバッファから所定速度で読み出された前記変調データをアナログ変調信号に変換し、搬送波の変調に供する第1のD/A変換工程と、
    前記第1のバッファが保持する前記変調データ数を所定の範囲に維持すべく、前記シンボルタイミング毎に生成する送信シンボルの数を制御する制御工程と、を備えることを特徴とする無線通信方法。
JP2009286509A 2009-12-17 2009-12-17 無線通信装置及び無線通信方法 Active JP5515718B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009286509A JP5515718B2 (ja) 2009-12-17 2009-12-17 無線通信装置及び無線通信方法
US12/926,835 US8411789B2 (en) 2009-12-17 2010-12-13 Radio communication apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009286509A JP5515718B2 (ja) 2009-12-17 2009-12-17 無線通信装置及び無線通信方法

Publications (2)

Publication Number Publication Date
JP2011130171A true JP2011130171A (ja) 2011-06-30
JP5515718B2 JP5515718B2 (ja) 2014-06-11

Family

ID=44151104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009286509A Active JP5515718B2 (ja) 2009-12-17 2009-12-17 無線通信装置及び無線通信方法

Country Status (2)

Country Link
US (1) US8411789B2 (ja)
JP (1) JP5515718B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016502705A (ja) * 2012-10-25 2016-01-28 クアルコム,インコーポレイテッド ポータブルコンピューティングデバイスにおける割込み待ち時間閾値およびプロセッサをサポートするリソースの動的な調整

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019002911A1 (en) * 2017-06-26 2019-01-03 Telefonaktiebolaget Lm Ericsson (Publ) ADAPTATION OF SIMULTANEOUS SAMPLING RATE AND DELAY CONTROL
GB201806129D0 (en) * 2018-04-13 2018-05-30 Nordic Semiconductor Asa Radio communications

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59224943A (ja) * 1983-06-03 1984-12-17 Nec Corp バツフア回路
JPS61117945A (ja) * 1984-11-12 1986-06-05 Dainichi Nippon Cables Ltd 中継器用送信制御回路
JPH0936877A (ja) * 1995-07-21 1997-02-07 Hitachi Ltd データ通信システム
JPH11298893A (ja) * 1998-04-15 1999-10-29 Toshiba Corp トランスポートストリーム同期回路
JP2000209290A (ja) * 1999-01-12 2000-07-28 Toyo Commun Equip Co Ltd ディジタル変調回路
JP2002094584A (ja) * 2000-09-18 2002-03-29 Matsushita Electric Ind Co Ltd 受信装置及びタイミング推定方法
JP2003333113A (ja) * 2002-05-09 2003-11-21 Kenwood Corp クロック再生装置、クロック再生方法及びプログラム
JP2004356695A (ja) * 2003-05-27 2004-12-16 Sony Corp データ配信システムおよびデータ配信方法、ならびにデータ受信装置およびデータ受信方法
JP2006074089A (ja) * 2004-08-31 2006-03-16 Kenwood Corp シンボルクロック再生装置、シンボルクロック再生プログラム、及びシンボルクロック再生方法
JP2008160181A (ja) * 2006-12-20 2008-07-10 Kenwood Corp シンボル処理装置及び方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0767544A3 (en) * 1995-10-04 2002-02-27 Interuniversitair Micro-Elektronica Centrum Vzw Programmable modem using spread spectrum communication
US6058101A (en) * 1997-06-11 2000-05-02 Industrial Technology Research Institute Synchronization method and system for a digital receiver
JP3555883B2 (ja) * 2001-06-08 2004-08-18 日本電気株式会社 クロック再生方法及び受信クロック生成装置
US7890788B2 (en) * 2007-07-09 2011-02-15 John Yin Clock data recovery and synchronization in interconnected devices

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59224943A (ja) * 1983-06-03 1984-12-17 Nec Corp バツフア回路
JPS61117945A (ja) * 1984-11-12 1986-06-05 Dainichi Nippon Cables Ltd 中継器用送信制御回路
JPH0936877A (ja) * 1995-07-21 1997-02-07 Hitachi Ltd データ通信システム
JPH11298893A (ja) * 1998-04-15 1999-10-29 Toshiba Corp トランスポートストリーム同期回路
JP2000209290A (ja) * 1999-01-12 2000-07-28 Toyo Commun Equip Co Ltd ディジタル変調回路
JP2002094584A (ja) * 2000-09-18 2002-03-29 Matsushita Electric Ind Co Ltd 受信装置及びタイミング推定方法
JP2003333113A (ja) * 2002-05-09 2003-11-21 Kenwood Corp クロック再生装置、クロック再生方法及びプログラム
JP2004356695A (ja) * 2003-05-27 2004-12-16 Sony Corp データ配信システムおよびデータ配信方法、ならびにデータ受信装置およびデータ受信方法
JP2006074089A (ja) * 2004-08-31 2006-03-16 Kenwood Corp シンボルクロック再生装置、シンボルクロック再生プログラム、及びシンボルクロック再生方法
JP2008160181A (ja) * 2006-12-20 2008-07-10 Kenwood Corp シンボル処理装置及び方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016502705A (ja) * 2012-10-25 2016-01-28 クアルコム,インコーポレイテッド ポータブルコンピューティングデバイスにおける割込み待ち時間閾値およびプロセッサをサポートするリソースの動的な調整

Also Published As

Publication number Publication date
US8411789B2 (en) 2013-04-02
JP5515718B2 (ja) 2014-06-11
US20110150158A1 (en) 2011-06-23

Similar Documents

Publication Publication Date Title
JP2014078971A (ja) データ削除によるタイミング不一致の同期
JP5515718B2 (ja) 無線通信装置及び無線通信方法
JPWO2008102475A1 (ja) 最尤復号装置及び情報再生装置
JP2007067797A (ja) サンプリングレートコンバータ及び半導体集積回路
JP4599247B2 (ja) シンボル検出装置、シンボル検出方法、シンボル検出制御プログラム及び記録媒体
JP2009162918A (ja) 復号再生装置及び方法並びに受信装置
JP5023434B2 (ja) サンプリング周波数変換装置
JP4778872B2 (ja) 楽音出力装置
TWI427619B (zh) 音效混波裝置與方法
US8462026B2 (en) Pulse code modulation conversion circuit and method
JP2008022334A (ja) サンプリング周波数比算出回路
JP7316586B2 (ja) 音声信号受信装置、及び音声信号伝送システム
JP4968134B2 (ja) 混合型シンボル検出装置
US20230055690A1 (en) Error correction overwrite for audio artifact reduction
JP2008047223A (ja) オーディオ再生回路
JP2003348023A (ja) パケット通信におけるノイズ低減の方法および装置
JP4946623B2 (ja) デジタル無線機の受信部
JP6844114B2 (ja) データ通信システム、端末装置、音響装置、データ通信方法、及びプログラム
US20100030352A1 (en) Signal processing device
JP4554248B2 (ja) デジタル無線通信機の雑音低減装置、雑音低減方法及びプログラム
JP4471997B2 (ja) デジタル受信機
JP2003299179A (ja) ディジタルオーディオ装置
JP2007072334A (ja) 復号装置、復号方法
JP5035254B2 (ja) サンプルレート変換器
JP2007208392A (ja) 非同期デジタル無線通信方法およびそのシステム

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111012

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140317

R150 Certificate of patent or registration of utility model

Ref document number: 5515718

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150