JP2000209290A - ディジタル変調回路 - Google Patents
ディジタル変調回路Info
- Publication number
- JP2000209290A JP2000209290A JP11004792A JP479299A JP2000209290A JP 2000209290 A JP2000209290 A JP 2000209290A JP 11004792 A JP11004792 A JP 11004792A JP 479299 A JP479299 A JP 479299A JP 2000209290 A JP2000209290 A JP 2000209290A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- frequency
- signal
- data
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】規準化されたシンボル周波数をもつディジタル
変調回路のＤＳＰ内のサンプリング周波数に対し、Ｄ／
Ａ変換器のサンプリング周波数を非同期の異なる周波数
にし、データクロックのタイミングずれが発生すること
なく、所望のシンボル周波数の変調波を出力するディジ
タル変調回路を提供する。 【解決手段】ＤＳＰ内で加算器３２の出力にメモリ４
を、その出力とＤ／Ａ変換器７の間にＦＩＦＯ回路６を
追加し、加算器３２から入力したメモリ４の変調波信号
はＤＳＰのサンプリングレートで出力してＦＩＦＯ回路
６に一時保存し、ＦＩＦＯ回路６からはＤＳＰと別のク
ロック周波数で、ＤＭＡ転送方法によってＤ／Ａ変換器
７へ出力する。
変調回路のＤＳＰ内のサンプリング周波数に対し、Ｄ／
Ａ変換器のサンプリング周波数を非同期の異なる周波数
にし、データクロックのタイミングずれが発生すること
なく、所望のシンボル周波数の変調波を出力するディジ
タル変調回路を提供する。 【解決手段】ＤＳＰ内で加算器３２の出力にメモリ４
を、その出力とＤ／Ａ変換器７の間にＦＩＦＯ回路６を
追加し、加算器３２から入力したメモリ４の変調波信号
はＤＳＰのサンプリングレートで出力してＦＩＦＯ回路
６に一時保存し、ＦＩＦＯ回路６からはＤＳＰと別のク
ロック周波数で、ＤＭＡ転送方法によってＤ／Ａ変換器
７へ出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、ベースバンドフィ
ルタと直交変調器をＤＳＰ(Digital Signal Processor)
等のディジタル回路で実現したディジタル変調回路であ
って、簡単な回路構成で各種の通信システムのシンボル
周波数の変調方式に対応できるディジタル変調回路に関
する。
ルタと直交変調器をＤＳＰ(Digital Signal Processor)
等のディジタル回路で実現したディジタル変調回路であ
って、簡単な回路構成で各種の通信システムのシンボル
周波数の変調方式に対応できるディジタル変調回路に関
する。
【０００２】
【従来の技術】近年、ディジタル回路技術の発達によ
り、従来のアナログ回路の機能がディジタル回路で実現
されつつある。ディジタル化により、アナログ回路より
も特性のバラツキがない、経年劣化がない、調整が不要
であるというメリットがあり、更に、ディジタル回路と
してＤＳＰ等のソフトウェアでプログラム可能なデバイ
スを用いた場合、ソフトウェアによって機能が記述され
るので、修正、変更が容易であるというメリットも得ら
れ、広くディジタル回路が用いられつつある。携帯電話
等の通信機の分野においてもアナログ回路からディジタ
ル回路への移行は進んでおり、例として通信機能のほと
んどをソフトウェアで実現するソフトウェア無線機（Jo
e Mitola,"The Software Radio Architecture",IEEE Co
mmunication Magazine Vol.33 No.5 May1995 ）が提案
されている。
り、従来のアナログ回路の機能がディジタル回路で実現
されつつある。ディジタル化により、アナログ回路より
も特性のバラツキがない、経年劣化がない、調整が不要
であるというメリットがあり、更に、ディジタル回路と
してＤＳＰ等のソフトウェアでプログラム可能なデバイ
スを用いた場合、ソフトウェアによって機能が記述され
るので、修正、変更が容易であるというメリットも得ら
れ、広くディジタル回路が用いられつつある。携帯電話
等の通信機の分野においてもアナログ回路からディジタ
ル回路への移行は進んでおり、例として通信機能のほと
んどをソフトウェアで実現するソフトウェア無線機（Jo
e Mitola,"The Software Radio Architecture",IEEE Co
mmunication Magazine Vol.33 No.5 May1995 ）が提案
されている。
【０００３】図2は、ディジタル携帯電話等で使用され
る変調回路をＤＳＰを用いて実現したディジタル変調回
路の一例を示す構成概要図である。同図に示すように、
このディジタル変調回路は、送信データが入力するベー
スバンド変調器１と、前記ベースバンド変調器１に接続
されたベースバンドフィルタ２ａ、２ｂと、前記ベース
バンドフィルタ２ａ、２ｂにそれぞれ接続された乗算器
３１ａ、３１ｂと加算器３２と９０°位相器３３とロー
カル信号発生器３４とから成る直交変調器３と、前記直
交変調器３に接続されたディジタル／アナログ変換器
（以下Ｄ／Ａ変換器という）７と、アナログのローパス
フィルタ８とを有している。前記乗算器３１ａには前記
ベースバンドフィルタ２ａからの信号と前記ローカル信
号発生器３４からの信号が、また、前記乗算器３１ｂに
は前記ベースバンドフィルタ２ｂからの信号と前記ロー
カル信号発生器３４の出力信号が前記９０°位相器３３
を介して、それぞれ入力される。前記乗算器３１ａ、３
１ｂの出力は前記加算器３２に入力され、その出力が前
記Ｄ／Ａ変換器７に入力される。同図中の一点鎖線で囲
まれたベースバンド変調器１、ベースバンドフィルタ２
ａ、２ｂ及び直交変調器３は、ＤＳＰのソフトウェアで
それぞれの機能が実現されている。そして、前記ＤＳＰ
はクロック発振器１１から供給される周波数ｆｃｋ２の
クロック信号に基づき動作するものであり、ＤＳＰ内部
の分周回路５は、前記クロック発振器１１からの信号を
分周して内部クロック信号を生成し、これを前記ベース
バンドフィルタ２ａ、２ｂ、直交変調器３及びＤ／Ａ変
換器７に供給する。
る変調回路をＤＳＰを用いて実現したディジタル変調回
路の一例を示す構成概要図である。同図に示すように、
このディジタル変調回路は、送信データが入力するベー
スバンド変調器１と、前記ベースバンド変調器１に接続
されたベースバンドフィルタ２ａ、２ｂと、前記ベース
バンドフィルタ２ａ、２ｂにそれぞれ接続された乗算器
３１ａ、３１ｂと加算器３２と９０°位相器３３とロー
カル信号発生器３４とから成る直交変調器３と、前記直
交変調器３に接続されたディジタル／アナログ変換器
（以下Ｄ／Ａ変換器という）７と、アナログのローパス
フィルタ８とを有している。前記乗算器３１ａには前記
ベースバンドフィルタ２ａからの信号と前記ローカル信
号発生器３４からの信号が、また、前記乗算器３１ｂに
は前記ベースバンドフィルタ２ｂからの信号と前記ロー
カル信号発生器３４の出力信号が前記９０°位相器３３
を介して、それぞれ入力される。前記乗算器３１ａ、３
１ｂの出力は前記加算器３２に入力され、その出力が前
記Ｄ／Ａ変換器７に入力される。同図中の一点鎖線で囲
まれたベースバンド変調器１、ベースバンドフィルタ２
ａ、２ｂ及び直交変調器３は、ＤＳＰのソフトウェアで
それぞれの機能が実現されている。そして、前記ＤＳＰ
はクロック発振器１１から供給される周波数ｆｃｋ２の
クロック信号に基づき動作するものであり、ＤＳＰ内部
の分周回路５は、前記クロック発振器１１からの信号を
分周して内部クロック信号を生成し、これを前記ベース
バンドフィルタ２ａ、２ｂ、直交変調器３及びＤ／Ａ変
換器７に供給する。
【０００４】同図において、送信データがベースバンド
変調器１に入力されると、該ベースバンド変調器１で
は、送信データは変調方式に応じた変調のシンボル周波
数ｆｂのベースバンドＩ信号、Ｑ信号に変換される。Ｉ
信号とは変調波出力の同相成分となる信号であり、Ｑ信
号とは変調波出力の直交成分となる信号である。このＩ
信号とＱ信号は、いずれも同じサンプリング周波数ｆｓ
１で動作する同じ特性を持つ２個のディジタルベースバ
ンドフィルタ２ａ、２ｂで帯域制限される。帯域制限さ
れたＩ信号は、サンプリング周波数ｆｓ２で動作する直
交変調器３の乗算器３１ａ、また、帯域制限されたＱ信
号は乗算器３１ｂに入力される。この直交変調器３にお
いては、ディジタル変調回路の所定の出力周波数ｆｃの
余弦波を発振するローカル信号発生器３４の出力信号が
前記乗算器３１ａに、また、前記ローカル信号発生器３
４の出力信号の位相を９０°位相器３３で９０°ずらし
た信号が前記乗算器３１ｂに入力され、これらの出力信
号と、前記のＩ信号、Ｑ信号が乗算器３１ａ、３１ｂで
乗算される。そして乗算器３１ａと乗算器３１ｂの出力
が加算器３２で加算され、所定の中心周波数ｆｃのディ
ジタル変調波が得られる。前記ディジタル変調波は、Ｄ
ＳＰ内の分周回路５から供給されるサンプリング周波数
ｆｓ２で動作するＤ／Ａ変換器７によってアナログ信号
に変換され、アナログのローパスフィルタ８でイメージ
信号が除去され、所望の変調波出力となる。
変調器１に入力されると、該ベースバンド変調器１で
は、送信データは変調方式に応じた変調のシンボル周波
数ｆｂのベースバンドＩ信号、Ｑ信号に変換される。Ｉ
信号とは変調波出力の同相成分となる信号であり、Ｑ信
号とは変調波出力の直交成分となる信号である。このＩ
信号とＱ信号は、いずれも同じサンプリング周波数ｆｓ
１で動作する同じ特性を持つ２個のディジタルベースバ
ンドフィルタ２ａ、２ｂで帯域制限される。帯域制限さ
れたＩ信号は、サンプリング周波数ｆｓ２で動作する直
交変調器３の乗算器３１ａ、また、帯域制限されたＱ信
号は乗算器３１ｂに入力される。この直交変調器３にお
いては、ディジタル変調回路の所定の出力周波数ｆｃの
余弦波を発振するローカル信号発生器３４の出力信号が
前記乗算器３１ａに、また、前記ローカル信号発生器３
４の出力信号の位相を９０°位相器３３で９０°ずらし
た信号が前記乗算器３１ｂに入力され、これらの出力信
号と、前記のＩ信号、Ｑ信号が乗算器３１ａ、３１ｂで
乗算される。そして乗算器３１ａと乗算器３１ｂの出力
が加算器３２で加算され、所定の中心周波数ｆｃのディ
ジタル変調波が得られる。前記ディジタル変調波は、Ｄ
ＳＰ内の分周回路５から供給されるサンプリング周波数
ｆｓ２で動作するＤ／Ａ変換器７によってアナログ信号
に変換され、アナログのローパスフィルタ８でイメージ
信号が除去され、所望の変調波出力となる。
【０００５】上記のデジタル変調回路においては、ベー
スバンド変調器１から出力されるＩ信号及びＱ信号のシ
ンボル周波数ｆｂは、通信システムの仕様によって決定
される値（例えば２１ｋＨｚ）である。そして、ベース
バンドフィルタ２ａ、２ｂのサンプリング周波数ｆｓ1
と直交変調器３及びＤ／Ａ変換器７のサンプリング周波
数ｆｓ２は、前記ｆｂと同期のとれた信号として、それ
ぞれｆｂの整数倍の周波数（例えばｆｓ１＝６×ｆｂ＝
１２６ｋＨｚ、 ｆｓ２＝ ８×ｆｓ１＝１.００８ＭＨ
ｚ ）が設定される。上記ｆｓ１、ｆＳ２の信号は、ク
ロック発振器１１の出力信号を分周回路５で分周して生
成される。一方、このクロック発振器１１の発振周波数
は、ＤＳＰによる変調処理をリアルタイムに処理するた
めに数十ＭＨｚ程度の高速のクロック周波数ｆｃｋ２
（例えば、ｆｃｋ２ ＝４０×ｆｓ２＝４０.３２０ＭＨ
ｚ ）を設定する。
スバンド変調器１から出力されるＩ信号及びＱ信号のシ
ンボル周波数ｆｂは、通信システムの仕様によって決定
される値（例えば２１ｋＨｚ）である。そして、ベース
バンドフィルタ２ａ、２ｂのサンプリング周波数ｆｓ1
と直交変調器３及びＤ／Ａ変換器７のサンプリング周波
数ｆｓ２は、前記ｆｂと同期のとれた信号として、それ
ぞれｆｂの整数倍の周波数（例えばｆｓ１＝６×ｆｂ＝
１２６ｋＨｚ、 ｆｓ２＝ ８×ｆｓ１＝１.００８ＭＨ
ｚ ）が設定される。上記ｆｓ１、ｆＳ２の信号は、ク
ロック発振器１１の出力信号を分周回路５で分周して生
成される。一方、このクロック発振器１１の発振周波数
は、ＤＳＰによる変調処理をリアルタイムに処理するた
めに数十ＭＨｚ程度の高速のクロック周波数ｆｃｋ２
（例えば、ｆｃｋ２ ＝４０×ｆｓ２＝４０.３２０ＭＨ
ｚ ）を設定する。
【０００６】上記のようにクロック発振器１１は、シン
ボル周波数ｆｂに対応して決定される高周波の発振器で
ある。従って、他の通信システムを利用するとき、通信
システムごとに異なるシンボル周波数に対応した高周波
のクロック発振器を入手してディジタル変調回路を用意
することは装置のコスト高につながってしまう。そこ
で、その対応策として図３の構成概要図に例示するディ
ジタル変調回路が提案されている。本ディジタル変調回
路は、図２の変調回路においてＤ／Ａ変換器７に供給し
ているクロック信号の供給源を分周回路５から切り離
し、新たにＤ／Ａ変換器７用の第２のクロック発振器１
０を設けた構成となっている。
ボル周波数ｆｂに対応して決定される高周波の発振器で
ある。従って、他の通信システムを利用するとき、通信
システムごとに異なるシンボル周波数に対応した高周波
のクロック発振器を入手してディジタル変調回路を用意
することは装置のコスト高につながってしまう。そこ
で、その対応策として図３の構成概要図に例示するディ
ジタル変調回路が提案されている。本ディジタル変調回
路は、図２の変調回路においてＤ／Ａ変換器７に供給し
ているクロック信号の供給源を分周回路５から切り離
し、新たにＤ／Ａ変換器７用の第２のクロック発振器１
０を設けた構成となっている。
【０００７】上記図３のディジタル変調回路において
は、ＤＳＰのクロック信号用のクロック発振器１２の発
振周波数ｆｃｋ２は、例えば４０.０００ＭＨｚに規準
化し、ベースバンドフィルタ２ａ、２ｂ及び直交変調器
３のサンプリング周波数ｆｓは前記クロック発振器１２
の出力を分周回路５によって分周し、例えば１／４０に
分周したｆｓ＝１.０００ＭＨｚとし、ベースバンド変
調器におけるシンボル周波数ｆｂは、例えば１／１９２
に分周したｆｂ＝２０.８３３ｋＨｚとする。前記第2の
クロック発振器１０は、前述の例のように通信システム
の仕様のｆｂ＝２１ｋＨｚに対応する場合、その整数倍
である発振周波数ｆｃｋ１＝１.００８ＭＨｚを出力す
る発振器とし、その出力信号がサンプリング周波数とし
てＤ／Ａ変換器７に供給される。このように構成するこ
とによって、送信データはベースバンド変調器１におい
てシンボル周波数ｆｂが２０．８３３ｋＨｚのＩ信号及
びＱ信号となり、更に、ベースバンドフィルタ２ａ、２
ｂ及び直交変調器３においてサンプリング周波数ｆｓ＝
１.０００ＭＨｚで処理されたディジタル変調信号に変
換される。直交変調器３からｆｓ＝１.０００ＭＨｚの
データ転送レートでＤ／Ａ変換器７に入力したディジタ
ル変調信号は、サンプリング周波数１.００８ＭＨｚで
アナログ信号に変換される結果、前記Ｄ／Ａ変換器７か
ら出力される変調波は通信システムの仕様のシンボル周
波数ｆｂ＝２１ｋＨｚを満足することになる。同様にし
て、他のシンボル周波数の仕様に対応するためには、第
２のクロック発振器１０の発振周波数（前記の例ではｆ
ｃｋ１＝１.００８ＭＨｚ）を変更すればよい。そし
て、この例のｆｃｋ１のような比較的低い周波数帯では
様々な発振周波数のものが汎用品として市場に出回って
いるため、低コストで発振器を入手することができる。
は、ＤＳＰのクロック信号用のクロック発振器１２の発
振周波数ｆｃｋ２は、例えば４０.０００ＭＨｚに規準
化し、ベースバンドフィルタ２ａ、２ｂ及び直交変調器
３のサンプリング周波数ｆｓは前記クロック発振器１２
の出力を分周回路５によって分周し、例えば１／４０に
分周したｆｓ＝１.０００ＭＨｚとし、ベースバンド変
調器におけるシンボル周波数ｆｂは、例えば１／１９２
に分周したｆｂ＝２０.８３３ｋＨｚとする。前記第2の
クロック発振器１０は、前述の例のように通信システム
の仕様のｆｂ＝２１ｋＨｚに対応する場合、その整数倍
である発振周波数ｆｃｋ１＝１.００８ＭＨｚを出力す
る発振器とし、その出力信号がサンプリング周波数とし
てＤ／Ａ変換器７に供給される。このように構成するこ
とによって、送信データはベースバンド変調器１におい
てシンボル周波数ｆｂが２０．８３３ｋＨｚのＩ信号及
びＱ信号となり、更に、ベースバンドフィルタ２ａ、２
ｂ及び直交変調器３においてサンプリング周波数ｆｓ＝
１.０００ＭＨｚで処理されたディジタル変調信号に変
換される。直交変調器３からｆｓ＝１.０００ＭＨｚの
データ転送レートでＤ／Ａ変換器７に入力したディジタ
ル変調信号は、サンプリング周波数１.００８ＭＨｚで
アナログ信号に変換される結果、前記Ｄ／Ａ変換器７か
ら出力される変調波は通信システムの仕様のシンボル周
波数ｆｂ＝２１ｋＨｚを満足することになる。同様にし
て、他のシンボル周波数の仕様に対応するためには、第
２のクロック発振器１０の発振周波数（前記の例ではｆ
ｃｋ１＝１.００８ＭＨｚ）を変更すればよい。そし
て、この例のｆｃｋ１のような比較的低い周波数帯では
様々な発振周波数のものが汎用品として市場に出回って
いるため、低コストで発振器を入手することができる。
【０００８】
【発明が解決しようとする課題】しかしながら、図３の
構成のディジタル変調回路においては、ＤＳＰ内におけ
るサンプリング周波数ｆｓとＤ／Ａ変換器７のサンプリ
ング周波数ｆｃｋ１とは非同期の異なる周波数であるの
で、ＤＳＰの出力とＤ／Ａ変換器７の入力との間でデー
タのクロックのタイミングにスリップが生じ、所望の変
調出力が得られないという欠点がある。本発明は、上記
課題を解決するためになされたものであって、簡単な回
路構成で、上記のＤＳＰの出力とＤ／Ａ変換器７の入力
間のデータのタイミングのスリップの発生を防いで、所
望の変調出力が得られるディジタル変調回路を提供する
ことを目的とする。
構成のディジタル変調回路においては、ＤＳＰ内におけ
るサンプリング周波数ｆｓとＤ／Ａ変換器７のサンプリ
ング周波数ｆｃｋ１とは非同期の異なる周波数であるの
で、ＤＳＰの出力とＤ／Ａ変換器７の入力との間でデー
タのクロックのタイミングにスリップが生じ、所望の変
調出力が得られないという欠点がある。本発明は、上記
課題を解決するためになされたものであって、簡単な回
路構成で、上記のＤＳＰの出力とＤ／Ａ変換器７の入力
間のデータのタイミングのスリップの発生を防いで、所
望の変調出力が得られるディジタル変調回路を提供する
ことを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明においては、ベースバンド変
調手段とベースバンドフィルタ手段と直交変調手段とか
ら成り送信データを所望の中心周波数のディジタル変調
波に変換して出力するディジタル変調部と、前記変調波
出力をアナログ信号に変換するディジタル／アナログ変
換手段とで構成されるディジタル変調回路において、前
記ディジタル変調部からの変調波出力信号を記憶する第
1の記憶手段と、前記第1の記憶手段からの出力を記憶し
これを読み出して前記ディジタル／アナログ変換手段へ
出力する第2の記憶手段とを備え、前記第2の記憶手段
は、記憶したデータを前記ディジタル／アナログ変換手
段のサンプリング周波数と同じ周波数のクロック周波数
で読み出して前記ディジタル／アナログ変換手段に供給
するように構成したことを特徴とする。請求項２記載の
発明においては、請求項１に記載のディジタル変調回路
において、前記第2の記憶手段がデータの書き込みと読
み出しが非同期で行われるＦＩＦＯ回路であり、前記Ｆ
ＩＦＯ回路に書き込まれたデータは書き込まれた順に前
記ディジタル／アナログ変換手段に出力されることを特
徴とする。
め、請求項１に記載の発明においては、ベースバンド変
調手段とベースバンドフィルタ手段と直交変調手段とか
ら成り送信データを所望の中心周波数のディジタル変調
波に変換して出力するディジタル変調部と、前記変調波
出力をアナログ信号に変換するディジタル／アナログ変
換手段とで構成されるディジタル変調回路において、前
記ディジタル変調部からの変調波出力信号を記憶する第
1の記憶手段と、前記第1の記憶手段からの出力を記憶し
これを読み出して前記ディジタル／アナログ変換手段へ
出力する第2の記憶手段とを備え、前記第2の記憶手段
は、記憶したデータを前記ディジタル／アナログ変換手
段のサンプリング周波数と同じ周波数のクロック周波数
で読み出して前記ディジタル／アナログ変換手段に供給
するように構成したことを特徴とする。請求項２記載の
発明においては、請求項１に記載のディジタル変調回路
において、前記第2の記憶手段がデータの書き込みと読
み出しが非同期で行われるＦＩＦＯ回路であり、前記Ｆ
ＩＦＯ回路に書き込まれたデータは書き込まれた順に前
記ディジタル／アナログ変換手段に出力されることを特
徴とする。
【００１０】
【発明の実施の形態】以下、本発明を図面に示した実施
の形態に基づいて説明する。図１は、本発明に係わるデ
ィジタル変調回路の実施の一形態例を示す構成概要図で
ある。同図に示す本発明に係わるディジタル変調回路
は、図3のディジタル変調回路のＤＳＰ内において加算
器３２の出力端にメモリ４を設け、該メモリ４の出力端
とＤ／Ａ変換器７との間にＦＩＦＯ（First In First O
ut）回路６を設けた構成となっている。前記メモリ4以
外のＤＳＰ内各部の動作は、図３における動作と同じで
ある。そして、ＤＳＰへのクロック信号は、発振周波数
がｆｃｋ０のクロック発振器９から供給され、ベースバ
ンドフィルタ２ａ、２ｂ及び直交変調器３のサンプリン
グ周波数ｆｓは、分周回路５で前記クロック発振器９か
らの信号を分周して生成される。また、ＦＩＦＯ回路６
及びＤ／Ａ変換器７のクロック信号は、発振周波数がｆ
ｃｋ１のクロック発振器１０から供給される。
の形態に基づいて説明する。図１は、本発明に係わるデ
ィジタル変調回路の実施の一形態例を示す構成概要図で
ある。同図に示す本発明に係わるディジタル変調回路
は、図3のディジタル変調回路のＤＳＰ内において加算
器３２の出力端にメモリ４を設け、該メモリ４の出力端
とＤ／Ａ変換器７との間にＦＩＦＯ（First In First O
ut）回路６を設けた構成となっている。前記メモリ4以
外のＤＳＰ内各部の動作は、図３における動作と同じで
ある。そして、ＤＳＰへのクロック信号は、発振周波数
がｆｃｋ０のクロック発振器９から供給され、ベースバ
ンドフィルタ２ａ、２ｂ及び直交変調器３のサンプリン
グ周波数ｆｓは、分周回路５で前記クロック発振器９か
らの信号を分周して生成される。また、ＦＩＦＯ回路６
及びＤ／Ａ変換器７のクロック信号は、発振周波数がｆ
ｃｋ１のクロック発振器１０から供給される。
【００１１】上記構成において、クロック発振器９の発
振周波数はｆｃｋ０＝４０.０００ＭＨｚに規準化さ
れ、図３の例と同様に、シンボル周波数ｆｂ＝２０.８
３３ｋＨｚのＩ信号とＱ信号は、サンプリング周波数ｆ
ｓ＝１.０００ＭＨｚで動作するベースバンドフィルタ
２ａ、２ｂ及び直交変調器３によって所定の中心周波数
ｆｃのディジタル変調波に変調され、加算機３２からメ
モリ４に出力される。前記メモリ4は、加算器３２から
出力されたデータを書き込んで一時保存し、所定の記憶
量のデータをＤＭＡ (Direct Memory Access) 転送方式
によって、転送速度ｆｓ＝１.０００ＭＨｚでまとめて
ＦＩＦＯ回路６に送出する。該ＦＩＦＯ回路６は、前記
メモリ4と同じ記憶容量のメモリであり、記憶したデー
タを順次Ｄ／Ａ変換器７に送出し、全て送出したときに
次のデータがメモリ４から読み出されてくる。ＦＩＦＯ
回路６及びＤ／Ａ変換器７にクロック信号を供給するク
ロック発振器１０の発振周波数はｆｃｋ１＝１.００８
ＭＨｚであり、上記のＦＩＦＯ回路６からＤ／Ａ変換器
７へのデータ転送速度は、前記クロック発振器１０の発
振周波数と同じ１.００８ＭＨｚである。Ｄ／Ａ変換器
７において、入力データはクロック発振器９の発振周波
数ｆｃｋ１＝１.００８ＭＨｚでサンプリングされ、そ
の結果、シンボル周波数がシステムの仕様に合致したｆ
ｂ＝２１.０００ｋＨｚのアナログの変調波となる。ア
ナログ信号に変換された変調波は、ローパスフィルタ８
によってイメージ信号が除去され、所望の変調波出力信
号が得られる。
振周波数はｆｃｋ０＝４０.０００ＭＨｚに規準化さ
れ、図３の例と同様に、シンボル周波数ｆｂ＝２０.８
３３ｋＨｚのＩ信号とＱ信号は、サンプリング周波数ｆ
ｓ＝１.０００ＭＨｚで動作するベースバンドフィルタ
２ａ、２ｂ及び直交変調器３によって所定の中心周波数
ｆｃのディジタル変調波に変調され、加算機３２からメ
モリ４に出力される。前記メモリ4は、加算器３２から
出力されたデータを書き込んで一時保存し、所定の記憶
量のデータをＤＭＡ (Direct Memory Access) 転送方式
によって、転送速度ｆｓ＝１.０００ＭＨｚでまとめて
ＦＩＦＯ回路６に送出する。該ＦＩＦＯ回路６は、前記
メモリ4と同じ記憶容量のメモリであり、記憶したデー
タを順次Ｄ／Ａ変換器７に送出し、全て送出したときに
次のデータがメモリ４から読み出されてくる。ＦＩＦＯ
回路６及びＤ／Ａ変換器７にクロック信号を供給するク
ロック発振器１０の発振周波数はｆｃｋ１＝１.００８
ＭＨｚであり、上記のＦＩＦＯ回路６からＤ／Ａ変換器
７へのデータ転送速度は、前記クロック発振器１０の発
振周波数と同じ１.００８ＭＨｚである。Ｄ／Ａ変換器
７において、入力データはクロック発振器９の発振周波
数ｆｃｋ１＝１.００８ＭＨｚでサンプリングされ、そ
の結果、シンボル周波数がシステムの仕様に合致したｆ
ｂ＝２１.０００ｋＨｚのアナログの変調波となる。ア
ナログ信号に変換された変調波は、ローパスフィルタ８
によってイメージ信号が除去され、所望の変調波出力信
号が得られる。
【００１２】上記動作によって、ＤＳＰ内部でクロック
発振器９の出力信号を分周する分周比で決定されるシン
ボル周波数ｆｂのディジタル変調波は、ｆｓと非同期の
クロック発振器１０の周波数ｆｃｋ１の速度でＤ／Ａ変
換器７にＤＭＡ転送されてアナログ信号に変換されるの
で、従来のようにＤＳＰ出力とＤ／Ａ変換器間でデータ
のタイミングがスリップする欠点が除去される。
発振器９の出力信号を分周する分周比で決定されるシン
ボル周波数ｆｂのディジタル変調波は、ｆｓと非同期の
クロック発振器１０の周波数ｆｃｋ１の速度でＤ／Ａ変
換器７にＤＭＡ転送されてアナログ信号に変換されるの
で、従来のようにＤＳＰ出力とＤ／Ａ変換器間でデータ
のタイミングがスリップする欠点が除去される。
【００１３】
【発明の効果】以上説明したように、本発明のディジタ
ル変調回路では、ＤＳＰのクロック信号とは別の第2の
クロック発振器を設け、 ＤＳＰ出力を書き込みと読み
出しの動作が非同期の前記第2のクロック信号で行うメ
モリ（ＦＩＦＯ回路）を介して、ＤＭＡ転送手段でＤ／
Ａ変換器に入力し、Ｄ／Ａ変換器において第2のクロッ
ク発振器からのサンプリング周波数によって所望の変調
出力を得るように構成した。そのため、ＤＳＰに対する
高周波クロック発振器の発振周波数を規準化して、各種
のシンボル周波数の変調方式には低コストの前記第2の
クロック発振器を変更することによって対応することが
可能となる。その結果、送信機等の製造コストの低減に
大いに貢献できる。
ル変調回路では、ＤＳＰのクロック信号とは別の第2の
クロック発振器を設け、 ＤＳＰ出力を書き込みと読み
出しの動作が非同期の前記第2のクロック信号で行うメ
モリ（ＦＩＦＯ回路）を介して、ＤＭＡ転送手段でＤ／
Ａ変換器に入力し、Ｄ／Ａ変換器において第2のクロッ
ク発振器からのサンプリング周波数によって所望の変調
出力を得るように構成した。そのため、ＤＳＰに対する
高周波クロック発振器の発振周波数を規準化して、各種
のシンボル周波数の変調方式には低コストの前記第2の
クロック発振器を変更することによって対応することが
可能となる。その結果、送信機等の製造コストの低減に
大いに貢献できる。
【図１】本発明に係わるディジタル変調装置の実施の一
形態例を示す構成概要図
形態例を示す構成概要図
【図２】従来のデジタル変調回路の一例を示す構成概要
図
図
【図３】従来のデジタル変調回路の他の例を示す構成概
要図
要図
１・・ベースバンド変調器、 ２ａ、２ｂ・・ベー
スバンドフィルタ、３・・直交変調器、
４・・本発明に係わるメモリ、５・・分周回路、
６・・本発明に係わるＦＩＦＯ回路、７・・
Ｄ／Ａ変換器、 ８・・ローパスフィルタ、
１０、１１、１２・・クロック発振器、３１a、３１b・
・乗算器、 ３２・・加算器、３３・・９０°位
相器、 ３４・・ローカル信号発生器
スバンドフィルタ、３・・直交変調器、
４・・本発明に係わるメモリ、５・・分周回路、
６・・本発明に係わるＦＩＦＯ回路、７・・
Ｄ／Ａ変換器、 ８・・ローパスフィルタ、
１０、１１、１２・・クロック発振器、３１a、３１b・
・乗算器、 ３２・・加算器、３３・・９０°位
相器、 ３４・・ローカル信号発生器
Claims (2)
- 【請求項１】ベースバンド変調手段とベースバンドフィ
ルタ手段と直交変調手段とから成り送信データを所望の
中心周波数のディジタル変調波に変換して出力するディ
ジタル変調部と、前記変調波出力をアナログ信号に変換
するディジタル／アナログ変換手段とで構成されるディ
ジタル変調回路において、前記ディジタル変調部からの
変調波出力信号を記憶する第1の記憶手段と、前記第1の
記憶手段からの出力を記憶しこれを読み出して前記ディ
ジタル／アナログ変換手段へ出力する第2の記憶手段と
を備え、前記第2の記憶手段は、記憶したデータを前記
ディジタル／アナログ変換手段のサンプリング周波数と
同じ周波数のクロック周波数で読み出して前記ディジタ
ル／アナログ変換手段に供給するように構成したことを
特徴とするディジタル変調回路。 - 【請求項２】前記第2の記憶手段がデータの書き込みと
読み出しが非同期で行われるＦＩＦＯ回路であり、前記
ＦＩＦＯ回路に書き込まれたデータは書き込まれた順に
前記ディジタル／アナログ変換手段に出力されることを
特徴とする請求項1記載のディジタル変調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11004792A JP2000209290A (ja) | 1999-01-12 | 1999-01-12 | ディジタル変調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11004792A JP2000209290A (ja) | 1999-01-12 | 1999-01-12 | ディジタル変調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000209290A true JP2000209290A (ja) | 2000-07-28 |
Family
ID=11593642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11004792A Pending JP2000209290A (ja) | 1999-01-12 | 1999-01-12 | ディジタル変調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000209290A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008047403A1 (fr) * | 2006-10-16 | 2008-04-24 | Panasonic Corporation | Dispositif de modulation polaire et dispositif de communication sans fil |
| JP2011130171A (ja) * | 2009-12-17 | 2011-06-30 | Kenwood Corp | 無線通信装置及び無線通信方法 |
-
1999
- 1999-01-12 JP JP11004792A patent/JP2000209290A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008047403A1 (fr) * | 2006-10-16 | 2008-04-24 | Panasonic Corporation | Dispositif de modulation polaire et dispositif de communication sans fil |
| JP2011130171A (ja) * | 2009-12-17 | 2011-06-30 | Kenwood Corp | 無線通信装置及び無線通信方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5627499A (en) | Digital modulator and upconverter having single-bit delta-sigma data converters | |
| KR100446540B1 (ko) | 데이터 통신용 송신기 | |
| JP2002111528A (ja) | 受信機 | |
| WO2001041381A2 (en) | Gaussian filtered fsk modulator that includes a gaussian filter, an integrator and a look-up table | |
| EP0613264B1 (en) | Group modulator | |
| US20060120497A1 (en) | Method for resampling at transmission and reception of a digital signal with digital band translation | |
| US6307441B1 (en) | Shape modulation transmit loop with digital frequency control and method for same | |
| JPH088452B2 (ja) | Ｓｓｂ変調装置及びｓｓｂ復調装置 | |
| JP2000209290A (ja) | ディジタル変調回路 | |
| JP3849892B2 (ja) | フイルタ装置及び無線通信端末装置 | |
| JP3842396B2 (ja) | デジタル変調装置 | |
| US7269228B2 (en) | Non-coherent frequency shift keying transmitter using a digital interpolation synthesizer | |
| US5838208A (en) | Modulation of transmission data signal in sychronous with transmission clock signal | |
| JP3567820B2 (ja) | クロック生成回路 | |
| EP1628406B1 (en) | Method and system for digital baseband receiver with digital RF/IF/VLIF support in GSM/GPRS/EDGE compliant handsets | |
| JPH10304000A (ja) | 直交振幅変調装置 | |
| EP1376968B1 (en) | Transceiver for wireless communication | |
| JP3893197B2 (ja) | デジタル変調回路 | |
| JPH06152675A (ja) | ディジタル変調器 | |
| US20230318658A1 (en) | Device comprising a synchronization circuit for performing near field communication | |
| JP3422909B2 (ja) | 無線機 | |
| JPH1174732A (ja) | 直交変調器によるｆｍ変調装置 | |
| JPS61103324A (ja) | 無線通信装置のシンセサイザ回路 | |
| JP2000004266A (ja) | ディジタル変調回路 | |
| JP3400200B2 (ja) | 変調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040604 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070130 |