JP4968134B2

JP4968134B2 - 混合型シンボル検出装置

Info

Publication number: JP4968134B2
Application number: JP2008084084A
Authority: JP
Inventors: 誠幸土田
Original assignee: JVCKenwood Corp
Current assignee: JVCKenwood Corp
Priority date: 2008-03-27
Filing date: 2008-03-27
Publication date: 2012-07-04
Anticipated expiration: 2028-03-27
Also published as: JP2009239687A

Description

本発明は、混合型シンボル検出装置に関し、詳しくは、シンボルデータレートが異なる複数のデジタル変調信号、更には、アナログ変調信号が混在する通信システムに用いて好適なシンボル検出装置に関する。

近年、業務用やレジャー用陸上移動無線通信機（Land Mobile Radio：ＬＭＲ）を含む無線通信システムでは、周波数利用効率の観点から一チャネルあたりの周波数帯域の狭帯域化が進められ、更には、装置の性能向上、小型化、高機能化、汎用性等の諸観点からデジタル化も進められている。
デジタル化に際しては、既存のアナログ変調方式の無線通信システムとの共存や既設備の流用、制御の容易さ等からＦＭ変調方式の周波数シフトキーイング方式（Frequency Sift Keying：ＦＳＫ）、あるいは位相を変化させる位相シフトキーイング方式（Phase Sift Keying：ＰＳＫ）を使用した周波数分割多重方式（Frequency Division Multiple Access：ＦＤＭＡ）が採用される場合が多い。
デジタル無線通信システムでは、伝達すべきデータをフレーム単位で送受信するが、送信機側で各フレームの所定位置、例えば、フレーム先頭に特定の信号配列パターンを有する同期信号（フレーム同期ワード：Frame Sync Word、以下「ＦＳワード」と称する）を配置して送信し、受信機側では、検波出力信号中の上記ＦＳワードを検出することにより、同期を確立させ、同期タイミングに従って、ＦＳワードに続く情報データを復調する。このようにデジタル無線通信では、受信側での同期確保がデータを復調する上で極めて重要である。

また、デジタル無線通信機では、デジタル信号処理の迅速化のために、無線機全体を制御するＣＰＵとは別に、デジタル信号演算処理部（以下ＤＳＰ：Digital Signal Processor、あるいはProcessing）を備え、例えば受信部ではシンボルの検出や、音声符号化信号を音声信号に復元する処理（デコード処理）、送信機では、マイクロホンからの音声信号を符号化する処理等（エンコード処理）を行うように構成したものがある。
図５は従来のデジタル無線機のＤＳＰを用いたベースバンド信号（Base Band Signal：以下ＢＢ信号とも記す）処理部の主要部の機能ブロック図である。この例に示す構成では、無線電波が図示を省略したアンテナ、受信フロントエンド部等を経て、ベースバンド信号に変換された後、Ａ／Ｄコンバータ１１０に供給される。このＡ／Ｄコンバータ１１０において、例えば、シンボルレートが４．８ｋＨｚの場合、その１０倍の４８ｋＨｚの周波数でオーバーサンプリングし、各サンプリング値をＤＳＰ１１１に供給する。
ＤＳＰ１１１は、二つのデータバッファＤＢ０、ＤＢ１を備えたＩＳＲ１１２部と、デジタル受信処理部１１３と、デコード部１１４とを含み、また、上記デジタル受信処理部１１３には、クロック再生部１１５とシンボル検出部１１６を備えている。
ＤＳＰ１１１で割り込み処理が発生すると、それまで実行中の処理を一旦中断して割り込み処理を優先的に処理するが、割り込み処理が終了すると、元の処理を再開する。このため、それまで実行中の処理状況と場所等の情報を別のメモリに記憶する処理を行う。その処理を行うのはＩＳＲ（Interrupt Service RoutineあるいはInterrupt Status Register）で、図６に示すように、割り込み処理発生が発生する毎に、二つのバッファ１１７、１１８を切り替えながら処理する。
クロック再生部１１５では、クロック再生データバッファ内で、各シンボルのナイキス点を検出することによってシンボルに同期し、シンボルデータからビットデータに変換する。検出変換されたビットデータ列は、デコード部１１４のボコーダにおいてデコードされ、送信機側から送信された元の音声信号に復元し、スピーカ等から出力される。なお、割り込み発生は、ＤＭＡ（Direct Memory Access）やタイマ機能による割り込みを使用することも出来る。

なお、同一出願人は、受信検波した信号から検出したシンボルタイミングに同期させる手段として、特願２００５−２２０７１９（特開２００７−３６９７６公報：特許文献１）を出願している。これは、デジタル変調信号を受信検波したベースバンドデータから、シンボルデータを検出するシンボル検出装置において、複数のサンプリングデータバッファを備え、これらに順次所要数のサンプリングデータを取り込みながら、数シンボル分遅らせて、前記サンプリングデータをクロック再生用データバッファに取り込むように構成したものである。
この構成によって、上記クロック再生用データバッファの中央位置からのナイキスト点のずれを検出すると共に、このナイキスト点のずれを補正するように、サンプリングデータバッファへのデータ取り込み、読み出し、又はクロック再生用データバッファへの取り込み、又は上記取り込み／読み出しデータ長の少なくとも１つを制御すれば、クロック再生用データバッファには必ず１つのナイキスト点がバッファメモリの中央に位置するように制御することが可能となる。
従って、従来のように１つのバッファメモリの中に二つのナイキスト点が取り込まれることや、全くナイキスト点が含まれたりする不具合が解消され、確実なシンボル検出が可能となる。また、上記サンプリングデータバッファの数を４つとし、更に１つの補助バッファを備えることによって、少ないデータバッファによって、効率良くシンボル検出装置を実現することができる。
特開２００７−３６９７６公報

ところで、現在はデジタル（変調）方式移行への過渡期にあたり、アナログ（変調）方式の通信設備が残存し、今なおアナログ変調方式の無線通信機の供給も継続されているので、アナログ方式とデジタル方式の両者に対応できるような無線通信機が求められており、この要請は今なお、しばらく続くものと思われている。このようなアナログ方式とデジタル方式の両者に対応できるように無線通信機を構成する際の一つの解決すべき課題として、受信待ち受け時の割り込み処理がある。
即ち、アナログ方式とデジタル方式の両者の無線信号を受信復調する混合モード（Mixed Mode）において使用するシンボル検出装置（以下、「混合型シンボル検出装置」と称する）では、一般に、アナログ（ＦＭ）変調信号を待ち受け中に、デジタル信号の待ち受けを同時に行う。即ち、ＦＳワードの検出（同期検出）、ＣＡＩ判定ＯＫ等のデジタル信号であることを示す諸条件が検出された場合、デジタル信号処理に移行するが、それまではアナログ信号処理を行い、復調した音声信号をスピーカ等から出力する。そしてデジタル信号であることが判定されると、符号化された音声信号を復調するために、アナログ信号処理を中断し、ボコーダによって復号化を行うデコード処理の割り込み処理を開始する。一連の処理が終了し、デジタル信号であることを示す諸条件が検出されなくなると、再び、アナログ信号処理に移行する。
更に、同じデジタル方式の信号であってもシンボルレートが異なる複数種類のデジタル信号が使用されており、それら複数のシンボルレートの変調信号に対する待ち受けを可能にすることが求められている。

図７は、混合モード（Mixed Mode）における受信待ち受け処理の一例を示す機能ブロック図である。この例では特許文献１に示したように、一割り込み一シンボル処理を行う場合を示している。ここではシンボルレートが高いデジタル処理に対応するシンボル割り込みを基準にして、その一シンボル時間分のデータを一括して処理する。即ち、図７に示すように、最高のシンボルデータレートを、APCO P25 Phase1に準じた４．８ｋｓｐｓ（ｓｐｓは一秒間当たりのシンボル数を示す単位）処理ブロック１２０と、それより低速の２．４ｋｓｐｓ（再狭帯域化）処理ブロック１２１を備え、二種類の異なるデータレートのデジタル信号が混在する場合を考える。このとき、クロック信号周波数を４．８ｋＨｚの十倍の周波数４８ｋＨｚのクロック信号（＝ｆｓ）によりオーバーサンプリングし、夫々について十サンプルを取り込むことは、特許文献１に示した例と同じである。
このように、データレートが異なるとき、同様に十サンプルのデータを取り込む場合、夫々のクロック周波数（ｆｓ）は異なったものとなる。即ち、４．８ｋｓｐｓについては一割り込み処理においてｆｓ＝４８ｋＨｚのクロック周波数信号に基づいて十サンプルのデータを取り込むのに対して、２．４ｋｓｐｓのデータレートのデジタル信号については、ｆｓ＝４８ｋＨｚからデシメーション（減少）処理ブロック１２２を介して、二割り込み毎に一回の割り込み処理を行い、十サンプルデータを取り込むことになる。
なお、同時にアナログＦＭ変調信号処理（ブロック）１２３を行う場合を考えると、陸上移動通信システムにおいては音声帯域（０．３ｋＨｚ乃至３ｋＨｚ以下）を伝送すればよく周波数帯域として８ｋＨｚ程度を考えればよいが、ここでは説明を簡単にするために２４ｋＨｚと整数倍の関係にある１２ｋＨｚをサンプリング周波数（クロック信号周波数）とする。この場合、デシメーション処理ブロック１２４によりｆｓを、４８ｋＨｚから四分の一の１２ｋＨｚにデシメーションして四割り込み毎に一回の割り込み処理を行い十サンプルデータを取り込むことになる。

図８は、４．８ｋｓｐｓのデジタル変調信号と、２．４ｋｓｐｓのデジタル変調信号と、アナログ変調信号を、同一優先順により待ち受ける場合の割り込みタイミングの一例を示すタイミング図である。この図８において（ａ）は４．８ｋｓｐｓデータに対する割り込みタイミングを示す図、（ｂ）はｆｓ＝４８ｋＨｚのクロック周波数による検波データのサンプリングタイミング図、（ｃ）は４．８ｋｓｐｓデータの十個のサンプリングデータ取り出しタイミング図、（ｄ）は２．４ｋｓｐｓデータの十個のサンプリングデータ取り出しタイミング図、（ｅ）はアナログＦＭ変調信号の十個のサンプリングデータ取り出しタイミング図を示している。
上述したように、４．８ｋｓｐｓのデジタル信号についてはｆｓ＝４８ｋＨｚのクロック周波数信号に基づいて検波データをサンプリングし（ｂ）、一割り込み処理において十サンプルのデータを取り込む。２．４ｋｓｐｓのデジタル信号（ｄ）については、二割り込み毎に一回の割り込み処理にて十サンプルのデータを取り込む。また、アナログＦＭ変調信号については、ｆｓ＝４８ｋＨｚのクロックに基づけば四割り込み毎に一回の割り込み処理を行い十サンプルデータを取り込むことになる。
シンボル検出処理では、変調モード毎に夫々のサンプリング周波数に応じた処理が必要であり、夫々の割り込み処理に割り当てられた期間内に必要なサンプリングデータを取り込むことが理想的である。

しかしながら、通信システムにおいては割り込み処理に優先順位を設けることが通常であり、必ずしも図８に示したような処理が行われない場合が発生する。即ち、図９に示すように、他の処理中に相対的に優先順位が高い割り込み処理が発生すると、優先順位が低い処理が中断されるので所定期間内に処理が完了せず、その間のデータが無効になってしまうことがあった。図９に示す例では、図９（ｄ）の２．４ｋｓｐｓのデジタル変調信号のサンプリング処理中に、他の優先順位が高い割り込み処理が発生した場合、２．４ｋｓｐｓのサンプリング取り込み処理が中断される結果、その次に行われるべきアナログ変調信号の取り込み処理（ｅ）が、同一サンプリング取り込み期間中（シンボル割り込み期間中）に完了しないことになる。従って、この例ではアナログ信号の復調が完了せず、その間のデータが失われる場合があった。
このような不具合を解消する手段としては、クロック周波数をより一層高くして、処理速度を高めることが考えられるが、クロック周波数の高速化は、消費電力の増大に繋がり、しかも装置のコストアップとなる。
本発明は、このような従来のシンボルデータレートが異なる複数のデジタル変調信号や、アナログ変調信号が混在する通信システムのシンボル復調・検出手段に関する諸事情に鑑みてなされたものであって、消費電力の増大に繋がるクロック周波数の高速化をおこなうことなく、他の割り込みが発生した場合においても安定した割り込み処理が可能である混合型シンボル検出装置を提供することを目的としている。

本発明は目的を達成するために、請求項１記載の発明は、シンボルデータレートが異なる複数のデジタル変調信号を受信検波したベースバンドデータから、シンボルデータを検出する混合型シンボル検出装置であって、最高速シンボルデータレートを基準として複数のサンプルデータを取り込み処理するためのクロック信号発生手段及びシンボル割り込み処理タイミング制御手段と、上記最高速シンボルデータレートより低速のシンボルデータレート信号についての割り込み処理タイミング制御手段とを備えた混合型シンボル検出装置において、上記最高速シンボルデータと低速シンボルデータにおける取り込みサンプルデータ数を切替える手段を備えたことを特徴とする。
請求項２記載の発明は、請求項１記載の混合型シンボル検出装置において、上記低速シンボルデータの取り込みタイミング周期を切替える手段を備えたことを特徴とする。

請求項３記載の発明は、請求項１又は請求項２記載の混合型シンボル検出装置において、上記低速シンボルデータの取り込み処理におけるクロック信号周波数を切替える手段を備えたことを特徴とする。
請求項４記載の発明は、請求項１乃至請求項３何れか一項記載の混合型シンボル検出装置において、アナログ変調信号を復調する手段を備え、このアナログ変調信号を低速シンボルデータの一つとして検出し、復調する手段を備えたことを特徴とする。
請求項５記載の発明は、請求項１乃至請求項４何れか一項記載の混合型シンボル検出装置において、所要サンプリングデータを記憶する複数のサンプリングデータバッファと、前記サンプリングデータバッファに順次所要数のサンプリングデータを取り込むサンプリングデータ取り込み手段と、前記サンプリングデータバッファから所要数のサンプリングデータを読み出すサンプリングデータ読み出し手段と、前記読み出したサンプリングデータを供給してクロックを再生するクロック再生用データバッファと、前記クロック再生用データバッファの中央位置からのナイキスト点のずれを検出するナイキスト位置誤差検出手段と、前記ナイキスト点のずれを補正するように、前記サンプリングデータバッファへのデータ取り込み、読み出し、又はクロック再生用データバッファへの取り込み、又は前記取り込み／読み出しデータ長の少なくとも１つを制御する制御手段と、を備えたことを特徴とする。

本発明の混合型シンボル検出装置は、複数のシンボルデータレートのうち、最高速シンボルデータレートを基準として、複数のサンプルデータを取り込み処理するためのクロック信号発生手段、及びシンボル割り込み処理タイミング制御手段と、最高速シンボルデータレートより低速のシンボルデータレート信号についての割り込み処理イミング制御手段とを備えた混合型シンボル検出装置において、高速シンボルデータと低速シンボルデータにおける取り込みサンプルデータ数を切替える手段、低速シンボルデータの取り込みタイミング周期を切替える手段、低速シンボルデータの取り込み処理におけるクロック信号周波数を切替える手段、更に、アナログ変調信号を復調する手段、該アナログ変調信号を低速シンボルデータの一つとして検出し復調する手段、の各手段を、適宜組み合わせるように構成したので、夫々の各手段を組み合わせ、各割り込み時間（期間）サイクルに多数の割り込み処理が集中しないように制御することが可能であり、優先度の高い割り込みが発生しても、各サイクルに確保した非処理時間（期間）がバッファとなって、所定時間内の低速シンボルデータレートの割り込み処理が完了する確率を大きくすることができ、消費電流を増加することなく安定した割り込み処理やシンボル検出処理が可能である。

以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
図１は、本発明の一実施態様例を示す割り込みタイミング図である。図１では、シンボルデータレートが４．８ｋｓｐｓと２．４ｋｓｐｓの二つのデジタル信号の組み合わせにおける処理を示したもので、（ａ）は４．８ｋｓｐｓデータに対する割り込みタイミングを示す図、（ｂ）はｆｓ＝４８ｋＨｚのクロック周波数図（４．８ｋｓｐｓに対する検波データと解釈することも出来る）、（ｃ）は４．８ｋｓｐｓデータの十個のサンプリングデータ取り出しタイミング図、（ｄ）は２．４ｋｓｐｓデータの十個のサンプリングデータ取り出しタイミング図を示している。
この例においても、クロック信号周波数を４．８ｋＨｚの十倍の周波数４８ｋＨｚのクロック信号（＝ｆｓ）によりオーバーサンプリングし、夫々について十サンプルを取り込むことは、図８に示した例と同じであり、十サンプルデータからシンボル値を検出し、ＦＳワードの検出（同期検出）、ＣＡＩ判定ＯＫ等のデジタル信号であることを示す諸条件が検出されると、そのシンボルデータレートのデジタル信号が受信されたものと判断して、その処理を行う。

この例では、最高のシンボルデータレートは４．８ｋｓｐｓであるので、これを基準として、その十倍の４８ｋＨｚのクロック信号（ｂ）に基づき、（ａ）の割り込みタイミングに従って十個のサンプリングデータを取得する（ｃ）。そして、この例では、低速シンボルデータレートの２．４ｋｓｐｓについては、（ａ）の４．８ｋｓｐｓに対する割り込みタイミング期間（２０８．３３μｓｅｃ）毎に、五個のサンプリングデータを取得する。この例によれば、低速シンボルデータレートの２．４ｋｓｐｓについては、上述した図８と比較すれば明らかなように、（ａ）の４．８ｋｓｐｓの二つの割り込みサイクル毎に十個のサンプリングデータが得られることになるので何等不都合なく割り込み処理が完了する。この結果、４．８ｋｓｐｓの各割り込みサイクル期間には、図８の第四番目の割り込み処理サイクルに比較して、夫々非処理期間（時間）が確保されることになるので、仮に、このサイクル内に優先度の高い他の割り込み処理が発生しても、サイクルの非処理期間がバッファとなって、低速シンボルデータレートである２．４ｋｓｐｓの割り込み処理が所定期間（２０８．３３μｓｅｃ×２＝４１６．６６μｓｅｃ）に完了しない確率が大幅に小さくなる。

図２は、本発明の他の実施例を示す図であり、この例ではシンボルデータレートが４．８ｋｓｐｓとアナログ信号との二つの信号の組み合わせの場合を示している。図２において（ａ）、（ｂ）、（ｃ）は、上記図１と同じであり、最高速シンボルデータレート４．８ｋｓｐｓ信号については十倍の４８ｋＨｚのクロック信号（ｂ）に基づいて十個のサンプリングデータを取得する（ｃ）。そして、この例では、低速シンボルデータレートのアナログ信号については、三個のサンプリングデータ取り込みと、二個のサンプリングデータ取り込みを交互に行う（ｄ）。この例によれば、低速シンボルデータレートのアナログ信号については、上述した図８と比較すれば明らかなように、（ａ）の４．８ｋｓｐｓの四つの割り込みサイクル毎に十個のサンプリングデータが得られることになり、何等不都合なく割り込み処理が完了する。この結果、上記図１と同様に、４．８ｋｓｐｓの各割り込みサイクルにおいて、非処理期間（時間）が確保されることになるので、仮に、優先度の高い他の割り込みが発生しても、各サイクルの非処理期間がバッファとして機能し、低速シンボルデータレートであるアナログ信号の割り込み処理が所定期間内（この例では、４．８ｋｓｐｓ取り込み四サイクル間）に完了しない確率が大幅に小さくなる。

図３は、本発明の更に他の実施例を示す図であり、この例では、シンボルデータレートが２．４ｋｓｐｓとアナログ信号との二つの信号の組み合わせの場合を示している。この例では、最高速シンボルデータレートは２．４ｋｓｐｓであるので、これを基準として考えるが、クロック周波数は４８ｋＨｚのままとし（ｂ）、割り込み処理は、（ａ）に示すように、２．４ｋＨｚの周期（４１６．６６μｓｅｃ）の割り込みタイミングに基づいて十個のサンプリングデータを取得する（ｃ）。そして、この例では、低速シンボルデータレートのアナログ信号については、各割り込み周期に五個のサンプリングデータ取り込みを行う（ｄ）。この例においても、低速シンボルデータレートのアナログ信号については、上述した図８と比較すれば明らかなように、（ａ）の４．８ｋｓｐｓの四つの割り込みサイクル毎に十個のサンプリングデータが得られることになり何等不都合なく割り込み処理が完了する。この例においても、２．４ｋｓｐｓの各割り込みサイクルにおいて、非処理期間（時間）が確保されることになるので、仮に、優先度の高い他の割り込みが発生しても、各サイクルの非処理期間がバッファとして機能するので、低速シンボルデータレートであるアナログ信号の割り込み処理が所定期間内に完了しない確率が大幅に小さくなる。なお、この例ではクロック周波数を２．４ｋＨｚに変更しても同様の効果が得られる。従って、クロック周波数を、最高のシンボルデータレートに合わせて変更すれば、消費電力の低減効果を得ることができる。

図４は、本発明の更に他の実施例であり、シンボルデータレートが４．８ｋｓｐｓと２．４ｋｓｐｓの二つのデジタル信号と、アナログ信号との三者の異なるシンボルデータレートの組み合わせにおける処理を示したものである。
この例では、（ａ）に示す４．８ｋｓｐｓデータ割り込みタイミングを基準として、（ｂ）に示すｆｓ＝４８ｋＨｚのクロック周波数に基づき、４．８ｋｓｐｓデータの十個のサンプリングデータ取り出し（ｃ）、２．４ｋｓｐｓデータについては、（ｄ）に示すように、二サイクル毎に十個のサンプリングデータ取り出し、アナログ信号については（ｅ）に示すように２．４ｋｓｐｓデータの割り込みが存在しない期間に十個のサンプリングデータを取り込む処理を行っている。この例においても上述した他の例と同様に、各割り込みサイクルにおいて非処理期間（時間）が確保されることになり、優先度の高い他の割り込みが発生しても、各サイクルの非処理期間がバッファとなり、低速シンボルデータレートである２．４ｋｓｐｓデータや、アナログ信号の割り込み処理が所定期間内に完了しない確率が小さくなる。

以上説明したように本発明は、異なるデータレートの信号のシンボル検出処理に際して、最もレートの高い信号に対するサンプリング周波数を基準として、それよりレートの低い信号に対するサンプリングシンボル数、サンプリング周期、サンプリングクロック周波数の幾つかを適宜変更することによって、一つのサンプリング期間内（サイクル内）に複数の信号の割り込み処理が集中しないようにしたものである。この手段によれば、各割り込みサイクルにおいて非処理期間（時間）が確保されることになり、優先度の高い他の割り込みが発生しても、各サイクルの非処理期間がバッファとなり、低速シンボルデータレート信号の割り込み処理が所定期間内に完了しない確率が小さくなることが理解できる。
なお、具体的な装置の構成については、例えば図５に示した（特許文献１に従来例として示した構成）従来の回路構成において、その割り込み処理を上述したように行う機能を備えればよい。

また、同一出願人が提案した特許文献１記載の発明を利用すれば、更に、正確なシンボル検出が可能となる。
即ち、特許文献１に示したように、所要サンプリングデータを記憶する複数のサンプリングデータバッファと、そのサンプリングデータバッファに順次所要数のサンプリングデータを取り込むサンプリングデータ取り込み手段と、このサンプリングデータバッファから所要数のサンプリングデータを読み出すサンプリングデータ読み出し手段と、読み出したサンプリングデータを供給してクロックを再生するクロック再生用データバッファと、このクロック再生用データバッファの中央位置からのナイキスト点のずれを検出するナイキスト位置誤差検出手段と、検出したナイキスト点のずれを補正するように、上記サンプリングデータバッファへのデータ取り込み、読み出し、又はクロック再生用データバッファへの取り込み、又は取り込み／読み出しデータ長の少なくとも１つを制御するように構成すれば、本発明を実施しながら、特許文献１に開示した発明に基づいた制御を利用することも可能となる。
なお、特許文献１に記載した発明では、検出したナイキスト点のずれを補正するように、上記サンプリングデータバッファへのデータ取り込み、読み出し、又はクロック再生用データバッファへの取り込み、又は取り込み／読み出しデータ長の少なくとも１つを制御するように構成したが、本発明の目的に沿うように、所定割り込み処理期間内に複数のデータレートが異なる信号割り込み処理が集中しないように制御する手段を備えれば、特許文献１に示したものとほぼ同様に構成したシンボル検出装置、あるいはシンボル検出方法を利用して本発明を実施することも可能である。

本発明は、以上の実施例に限定することなく種々の変形や、組み合わせが可能である。例えば、上述した例では、各シンボル割り込み処理時間がシンボル割り込み期間（各サイクル）の約６０％程度になるようにしたが、その割合や、高速シンボルデータと低速シンボルデータにおける取り込みサンプルデータ数、低速シンボルデータの取り込みタイミング周期、低速シンボルデータの取り込み処理におけるクロック信号周波数は、適宜設定が可能であり、また割り込み発生の度合いに応じて、これらの組み合わせ等を自動的に変更することも可能である。これらの変更は。実際の受信処理において着信の割合が多いシンボルレートに対する待ち受けの割り込み処理を優先的に配分することも可能である。また、一割り込み一シンボル処理に限らず、一つの割り込みにおいて、複数のシンボル検出を行う場合であっても、本発明を適用することは可能である。
更に、本発明によるシンボル検出装置を実現するための処理をコンピュータが制御可能なＯＳに従ってプログラミングすることも可能である。同一のＯＳを備えたコンピュータ機能を備えた装置に上記プログラムをインストールすることによって同じ処理方法により制御することができる。このようなプログラムを記録媒体に記録すれば、記録媒体を持ち運ぶことにより何処でもプログラムを稼動することができる。また、プログラムを格納する記録媒体としては半導体媒体（例えば、ＲＯＭ、不揮発性メモリカード等）、光媒体（例えば、ＤＶＤ、ＭＯ、ＭＤ、ＣＤ等）、磁気媒体（例えば、磁気テープ、フレキシブルディスク等）等のいずれであってもよい。

本発明の一実施形態に係る混合型シンボル検出装置における割り込み処理タイミング図であり、（ａ）は４．８ｋｓｐｓデータ、に対する割り込みタイミング、（ｂ）は４８ｋＨｚのクロック周波数、（ｃ）は４．８ｋｓｐｓデータのサンプリングデータ取り出しタイミング、（ｄ）は２．４ｋｓｐｓデータのサンプリングデータ取り出しタイミングを示す図。本発明の他の実施形態に係る割り込み処理タイミング図であり、（ａ）は４．８ｋｓｐｓデータに対する割り込みタイミング、（ｂ）は４８ｋＨｚのクロック周波数、（ｃ）は４．８ｋｓｐｓデータのサンプリングデータ取り出しタイミング、（ｄ）はアナログ変調信号のサンプリングデータ取り出しタイミングを示す図。本発明の他の実施形態に係る割り込み処理タイミング図であり、（ａ）は２．４ｋｓｐｓデータに対する割り込みタイミング、（ｂ）は４８ｋＨｚのクロック周波数、（ｃ）は２．４ｋｓｐｓデータのサンプリングデータ取り出しタイミング、（ｄ）はアナログ変調信号のサンプリングデータ取り出しタイミングを示す図。本発明の他の実施形態に係る割り込み処理タイミング図であり、（ａ）は４．８ｋｓｐｓデータに対する割り込みタイミング、（ｂ）は４８ｋＨｚのクロック周波数、（ｃ）は４．８ｋｓｐｓデータのサンプリングデータ取り出しタイミング、（ｄ）は２．４ｋｓｐｓデータのサンプリングデータ取り出しタイミング、（ｅ）はアナログ変調信号のサンプリングデータ取り出しタイミングを示す図。従来のベースバンド信号処理部の機能ブロック図。ＩＳＲの割り込み処理痔の機能ブロック図。従来のシンボル検出装置における混合モード待ち受け時の機能ブロック図。（ａ）〜（ｅ）は従来の混合モード待ち受けにおける割り込み処理タイミング図。（ａ）〜（ｅ）は従来の混合モード待ち受けにおける不具合を説明する割り込み処理タイミング図。

符号の説明

１１０Ａ／Ｄコンバータ、１１１ＤＳＰ部、１１２ＩＳＲ部、１１３デジタル受信処理部、１１４デコーダ部、１１５クロック再生部、１１６シンボル検出部、１１７、１１８データバッファ

Claims

シンボルデータレートが異なる複数のデジタル変調信号を受信検波したベースバンドデータから、シンボルデータを検出する混合型シンボル検出装置であって、最高速シンボルデータレートを基準として複数のサンプルデータを取り込み処理するためのクロック信号発生手段及びシンボル割り込み処理タイミング制御手段と、前記最高速シンボルデータレートより低速のシンボルデータレート信号についての割り込み処理タイミング制御手段とを備えた混合型シンボル検出装置において、前記最高速シンボルデータと低速シンボルデータにおける取り込みサンプルデータ数を切替える手段を備えたことを特徴とする混合型シンボル検出装置。
請求項１記載の混合型シンボル検出装置において、前記低速シンボルデータの取り込みタイミング周期を切替える手段を備えたことを特徴とする混合型シンボル検出装置。
請求項１又は請求項２記載の混合型シンボル検出装置において、前記低速シンボルデータの取り込み処理におけるクロック信号周波数を切替える手段を備えたことを特徴とする混合型シンボル検出装置。
請求項１乃至請求項３何れか一項記載の混合型シンボル検出装置において、アナログ変調信号を復調する手段を備え、該アナログ変調信号を低速シンボルデータの一つとして検出し、復調する手段を備えたことを特徴とする混合型シンボル検出装置。
請求項１乃至請求項４何れか一項記載の混合型シンボル検出装置において、所要サンプリングデータを記憶する複数のサンプリングデータバッファと、
前記サンプリングデータバッファに順次所要数のサンプリングデータを取り込むサンプリングデータ取り込み手段と、
前記サンプリングデータバッファから所要数のサンプリングデータを読み出すサンプリングデータ読み出し手段と、
前記読み出したサンプリングデータを供給してクロックを再生するクロック再生用データバッファと、
前記クロック再生用データバッファの中央位置からのナイキスト点のずれを検出するナイキスト位置誤差検出手段と、
前記ナイキスト点のずれを補正するように、前記サンプリングデータバッファへのデータ取り込み、読み出し、又はクロック再生用データバッファへの取り込み、又は前記取り込み／読み出しデータ長の少なくとも１つを制御する制御手段と、
を備えたことを特徴とする混合型シンボル検出装置。