JP3404312B2 - 可変伝送レート信号復調処理方法およびその回路 - Google Patents
可変伝送レート信号復調処理方法およびその回路Info
- Publication number
- JP3404312B2 JP3404312B2 JP03016799A JP3016799A JP3404312B2 JP 3404312 B2 JP3404312 B2 JP 3404312B2 JP 03016799 A JP03016799 A JP 03016799A JP 3016799 A JP3016799 A JP 3016799A JP 3404312 B2 JP3404312 B2 JP 3404312B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission rate
- circuit
- signal
- data
- rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Radio Relay Systems (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、伝送レートの可変
されたデータ信号を準同期検波したのちにディジタル変
換して復調処理する可変伝送レート信号復調処理方法お
よびその回路に関し、特に、小型軽量化および低消費電
力化と共に柔軟なマルチメディア通信を実現できる可変
伝送レート信号復調処理方法およびその回路に関する。
されたデータ信号を準同期検波したのちにディジタル変
換して復調処理する可変伝送レート信号復調処理方法お
よびその回路に関し、特に、小型軽量化および低消費電
力化と共に柔軟なマルチメディア通信を実現できる可変
伝送レート信号復調処理方法およびその回路に関する。
【０００２】
【従来の技術】近年、通信の分野では、マルチメディア
の進歩により、多様な用途および目的に合わせて大幅に
異なる伝送レートが採用されている。例えば、動画像を
伝送する場合の情報量では、１秒間に数メガから数十メ
ガビット（Ｍｂｐｓ）程度またはこれ以上の伝送レート
が要求されるのに対し、一方の音声伝送の場合において
は、近年の圧縮技術の進歩もあり、１秒間に数キロビッ
ト（Ｋｂｐｓ）程度の低速による伝送レートが可能にな
っている。このような伝送レートの異なるデータ伝送を
一つの伝送通信システムで実現することが必要となって
いる。
の進歩により、多様な用途および目的に合わせて大幅に
異なる伝送レートが採用されている。例えば、動画像を
伝送する場合の情報量では、１秒間に数メガから数十メ
ガビット（Ｍｂｐｓ）程度またはこれ以上の伝送レート
が要求されるのに対し、一方の音声伝送の場合において
は、近年の圧縮技術の進歩もあり、１秒間に数キロビッ
ト（Ｋｂｐｓ）程度の低速による伝送レートが可能にな
っている。このような伝送レートの異なるデータ伝送を
一つの伝送通信システムで実現することが必要となって
いる。
【０００３】また、例えば、通信の料金においては、デ
ータの伝送レートに比例して課せられるのが通常である
が、一方では、Ｋａ帯（３０／２０ＧＨｚ帯）のように
衛星通信用の最高周波数帯である場合には天候により回
線品質が大きく変わるので、降雨に際してはデータの伝
送レートを低くしてでも回線品質を確保することが要求
されている。
ータの伝送レートに比例して課せられるのが通常である
が、一方では、Ｋａ帯（３０／２０ＧＨｚ帯）のように
衛星通信用の最高周波数帯である場合には天候により回
線品質が大きく変わるので、降雨に際してはデータの伝
送レートを低くしてでも回線品質を確保することが要求
されている。
【０００４】従来、この種の可変伝送レート信号復調処
理回路では図５に示されるように、通常、ＩＦ入力信号
Ｓａは、準同期検波回路１によりベースバンド帯信号Ｓ
ｂとなる。次いで、アナログフィルタおよび増幅器を介
したアナログ信号ＳｄはＡ／Ｄ（アナログ・ディジタ
ル）コンバータ４によりアナログ信号から数ビットのデ
ィジタルサンプリング信号Ｓｅに変換された後、分岐回
路１０５において復調回路１０６−１〜−Ｎに供給され
る。
理回路では図５に示されるように、通常、ＩＦ入力信号
Ｓａは、準同期検波回路１によりベースバンド帯信号Ｓ
ｂとなる。次いで、アナログフィルタおよび増幅器を介
したアナログ信号ＳｄはＡ／Ｄ（アナログ・ディジタ
ル）コンバータ４によりアナログ信号から数ビットのデ
ィジタルサンプリング信号Ｓｅに変換された後、分岐回
路１０５において復調回路１０６−１〜−Ｎに供給され
る。
【０００５】復調回路１０６−１〜−Ｎは、異なるデー
タ伝送レートそれぞれに対応して設けられており、選択
回路１０７が復調回路１０６−１〜−Ｎの一つを選択し
て復調データＳｑを出力している。
タ伝送レートそれぞれに対応して設けられており、選択
回路１０７が復調回路１０６−１〜−Ｎの一つを選択し
て復調データＳｑを出力している。
【０００６】上述したように、各キャリアにおいて伝送
されるデータの伝送レートが異なる場合、高いデータシ
ンボルレートによるディジタル復調処理を行なう場合に
は、その「２のｎ乗分の１」であるデータシンボルレー
トの復調はそのまま可能である。しかし、これと異なる
データシンボルレートに対しては、データ伝送レートの
異なる復調回路それぞれを予め備えることになる。
されるデータの伝送レートが異なる場合、高いデータシ
ンボルレートによるディジタル復調処理を行なう場合に
は、その「２のｎ乗分の１」であるデータシンボルレー
トの復調はそのまま可能である。しかし、これと異なる
データシンボルレートに対しては、データ伝送レートの
異なる復調回路それぞれを予め備えることになる。
【０００７】これらの処理においては、受けた入力信号
からデータ伝送レートを認識する機能を必要とする。従
って、この認識機能を簡素化するため、プリアンブルな
どにヘッダ情報としてデータの伝送レートをデータレー
トとして付加し、受け取り側でヘッダ情報からこのデー
タレートを読取る方法もある。
からデータ伝送レートを認識する機能を必要とする。従
って、この認識機能を簡素化するため、プリアンブルな
どにヘッダ情報としてデータの伝送レートをデータレー
トとして付加し、受け取り側でヘッダ情報からこのデー
タレートを読取る方法もある。
【０００８】
【発明が解決しようとする課題】上述した従来の可変伝
送レート信号復調処理回路では、各キャリアにおいて伝
送されるデータの伝送レートが異なる場合、高いデータ
シンボルレートによるディジタル復調処理においては、
その「２のｎ乗分の１」であるデータシンボルレートの
復調はそのまま可能である。しかし、この場合、キャリ
ア再生ループフィルタなどの帯域が、高いデータシンボ
ルレートに合わせられている以上、低いデータシンボル
レートにおける復調では、ビットエラーレート（ＢＥ
Ｒ）特性および引き込み特性の劣化を引き起こすという
問題点がある。
送レート信号復調処理回路では、各キャリアにおいて伝
送されるデータの伝送レートが異なる場合、高いデータ
シンボルレートによるディジタル復調処理においては、
その「２のｎ乗分の１」であるデータシンボルレートの
復調はそのまま可能である。しかし、この場合、キャリ
ア再生ループフィルタなどの帯域が、高いデータシンボ
ルレートに合わせられている以上、低いデータシンボル
レートにおける復調では、ビットエラーレート（ＢＥ
Ｒ）特性および引き込み特性の劣化を引き起こすという
問題点がある。
【０００９】また、異なるデータシンボルレートに対し
てデータ伝送レートの異なる複数の復調回路を予め備え
る場合には規模の拡大に伴なう大型化、重量増加および
消費電力増加、ならびに切替え処理を伴う追加機能が必
要になることは避けられないという問題点がある。
てデータ伝送レートの異なる複数の復調回路を予め備え
る場合には規模の拡大に伴なう大型化、重量増加および
消費電力増加、ならびに切替え処理を伴う追加機能が必
要になることは避けられないという問題点がある。
【００１０】また更に、プリアンブルなどにヘッダ情報
としてデータレートを付加し、受け取り側でヘッダ情報
からデータレートを読取る方法では、ヘッダ情報の読取
りに最高速のデータシンボルレートによる復調が必要で
あるだけでなく、プリアンブルにおける付加情報による
スループットの低下を招くという問題点がある。
としてデータレートを付加し、受け取り側でヘッダ情報
からデータレートを読取る方法では、ヘッダ情報の読取
りに最高速のデータシンボルレートによる復調が必要で
あるだけでなく、プリアンブルにおける付加情報による
スループットの低下を招くという問題点がある。
【００１１】本発明の課題は、近年、Ｇ／Ａ（ゲートア
レー）またはＦＰＧＡ（フィールドプログラマブル・ゲ
ートアレー）といったデバイスにおいて実現している性
能の向上技術、例えば容易に行なわれるようになったク
ロック制御などの技術を用いて上記問題点を解決し、小
型で軽量化、低消費電力化され、かつデータの情報量お
よび通信回線の状態に柔軟に合わせた通信が可能な可変
伝送レート信号復調処理方法およびその回路を提供する
ことである。
レー）またはＦＰＧＡ（フィールドプログラマブル・ゲ
ートアレー）といったデバイスにおいて実現している性
能の向上技術、例えば容易に行なわれるようになったク
ロック制御などの技術を用いて上記問題点を解決し、小
型で軽量化、低消費電力化され、かつデータの情報量お
よび通信回線の状態に柔軟に合わせた通信が可能な可変
伝送レート信号復調処理方法およびその回路を提供する
ことである。
【００１２】
【課題を解決するための手段】本発明による可変伝送レ
ート信号復調処理方法は、伝送レートの可変されたデー
タ信号を受けてディジタル復調処理する際、受けた搬送
波を準同期検波した後にディジタル変換し、ディジタル
変換されたサンプリングディジタル信号からそれぞれが
異なるデータ伝送レートを認識し、この認識されたデー
タ伝送レートに基づいて復調のためのシステムクロック
を可変し、データ伝送レートに対するサンプリングレー
トが一定となるようにサンプリングディジタル信号を間
引き、相違するデータ伝送レートを有するディジタル信
号のデータそれぞれに対して同一のアルゴリズムにより
復調している。また上記データレートを識別する手順で
は、ディジタル変換されたサンプリングディジタル信号
を受け、受けたディジタル信号をメモリして復調処理に
用いる一方、受けたディジタル信号からエンベロープ信
号を算出し、この算出されたエンベロープ信号に対して
対応させるデータ伝送レート毎で、それぞれのレートに
応じたクロック成分相関値を算出し、算出された相関値
の最大値を判定しており、次の手順で、この判定結果に
基づいて前にメモリしたディジタル信号を復調して復調
データを得ている。
ート信号復調処理方法は、伝送レートの可変されたデー
タ信号を受けてディジタル復調処理する際、受けた搬送
波を準同期検波した後にディジタル変換し、ディジタル
変換されたサンプリングディジタル信号からそれぞれが
異なるデータ伝送レートを認識し、この認識されたデー
タ伝送レートに基づいて復調のためのシステムクロック
を可変し、データ伝送レートに対するサンプリングレー
トが一定となるようにサンプリングディジタル信号を間
引き、相違するデータ伝送レートを有するディジタル信
号のデータそれぞれに対して同一のアルゴリズムにより
復調している。また上記データレートを識別する手順で
は、ディジタル変換されたサンプリングディジタル信号
を受け、受けたディジタル信号をメモリして復調処理に
用いる一方、受けたディジタル信号からエンベロープ信
号を算出し、この算出されたエンベロープ信号に対して
対応させるデータ伝送レート毎で、それぞれのレートに
応じたクロック成分相関値を算出し、算出された相関値
の最大値を判定しており、次の手順で、この判定結果に
基づいて前にメモリしたディジタル信号を復調して復調
データを得ている。
【００１３】また、本発明による可変伝送レート信号復
調処理回路は、伝送レートの可変されたデータ信号を準
同期検波した後にディジタル変換して復調処理する際、
ディジタル変換されたサンプリングディジタル信号から
それぞれが異なるデータ伝送レートを認識し、この認識
されたデータ伝送レートに基づいて復調回路のシステム
クロックを可変し、データ伝送レートに対するサンプリ
ングレートが一定となるようにサンプリングディジタル
信号を間引き、相違するデータ伝送レートを有するディ
ジタル信号のデータそれぞれを同一のアルゴリズムによ
り復調する復調処理手段を備えている。
調処理回路は、伝送レートの可変されたデータ信号を準
同期検波した後にディジタル変換して復調処理する際、
ディジタル変換されたサンプリングディジタル信号から
それぞれが異なるデータ伝送レートを認識し、この認識
されたデータ伝送レートに基づいて復調回路のシステム
クロックを可変し、データ伝送レートに対するサンプリ
ングレートが一定となるようにサンプリングディジタル
信号を間引き、相違するデータ伝送レートを有するディ
ジタル信号のデータそれぞれを同一のアルゴリズムによ
り復調する復調処理手段を備えている。
【００１４】このような構成により、異なるデータ伝送
レートによるデータの伝送を受けた場合でも、自動的に
データ伝送レートを識別し、そのデータ伝送レートに合
わせた最適なディジタル復調処理を行なうことができる
ので、各キャリアに対して一つの復調回路で済み、規模
の拡大化を回避することができる。
レートによるデータの伝送を受けた場合でも、自動的に
データ伝送レートを識別し、そのデータ伝送レートに合
わせた最適なディジタル復調処理を行なうことができる
ので、各キャリアに対して一つの復調回路で済み、規模
の拡大化を回避することができる。
【００１５】具体的には、伝送レートの可変されたデー
タ信号をローカル信号に基づいて準同期検波する準同期
検波回路と、準同期検波された信号をディジタル変換す
るアナログディジタル（Ａ／Ｄ）コンバータと、ディジ
タル変換されたサンプリング信号からそれぞれが異なる
データ伝送レートを認識する自動レート認識回路と、こ
の自動レート認識回路により認識されたデータ伝送レー
トを受け、受けたデータ伝送レートに基づいてシステム
クロックを可変し、データ伝送レートに対するサンプリ
ングレートが一定となるようにサンプリングディジタル
信号を間引き、相違するデータ伝送レートを有するディ
ジタル信号のデータそれぞれを同一のアルゴリズムによ
り復調する復調回路とを備えている。
タ信号をローカル信号に基づいて準同期検波する準同期
検波回路と、準同期検波された信号をディジタル変換す
るアナログディジタル（Ａ／Ｄ）コンバータと、ディジ
タル変換されたサンプリング信号からそれぞれが異なる
データ伝送レートを認識する自動レート認識回路と、こ
の自動レート認識回路により認識されたデータ伝送レー
トを受け、受けたデータ伝送レートに基づいてシステム
クロックを可変し、データ伝送レートに対するサンプリ
ングレートが一定となるようにサンプリングディジタル
信号を間引き、相違するデータ伝送レートを有するディ
ジタル信号のデータそれぞれを同一のアルゴリズムによ
り復調する復調回路とを備えている。
【００１６】具体的な上記自動レート認識回路は、ディ
ジタル変換されたサンプリングディジタル信号を受けて
書き込み復調回路の制御を受けて書き込まれたデータを
読み出すメモリ回路と、受けたディジタル変換されたサ
ンプリングディジタル信号からエンベロープ信号を算出
するエンベロープ検出回路と、この算出されたエンベロ
ープ信号に対して対応させるデータ伝送レート毎で、そ
れぞれの伝送レートに応じたクロック成分相関値を算出
するクロック成分相関値算出回路と、このデータ伝送レ
ート分の算出された相関値から最大値を判定する閾値比
較判定回路とを備えており、かつ復調回路は、前記閾値
比較判定回路の判定結果に基づいてシステムクロックを
動作させ、メモリ回路からデータを読み取り復調し出力
している。
ジタル変換されたサンプリングディジタル信号を受けて
書き込み復調回路の制御を受けて書き込まれたデータを
読み出すメモリ回路と、受けたディジタル変換されたサ
ンプリングディジタル信号からエンベロープ信号を算出
するエンベロープ検出回路と、この算出されたエンベロ
ープ信号に対して対応させるデータ伝送レート毎で、そ
れぞれの伝送レートに応じたクロック成分相関値を算出
するクロック成分相関値算出回路と、このデータ伝送レ
ート分の算出された相関値から最大値を判定する閾値比
較判定回路とを備えており、かつ復調回路は、前記閾値
比較判定回路の判定結果に基づいてシステムクロックを
動作させ、メモリ回路からデータを読み取り復調し出力
している。
【００１７】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１８】図１は本発明の実施の一形態を示す機能ブ
ロック図である。図１に示された可変伝送レート信号復
調処理回路では、準同期検波回路１、アナログＬＰＦ
（ローパスフィルタ）２、増幅器３、Ａ／Ｄ（アナログ
・ディジタル）コンバータ４、自動レート認識回路５お
よびディジタル復調回路６が備えられており、ＩＦ（中
間周波数）入力信号Ｓａを入力して復調データＳgを出
力するものとする。
ロック図である。図１に示された可変伝送レート信号復
調処理回路では、準同期検波回路１、アナログＬＰＦ
（ローパスフィルタ）２、増幅器３、Ａ／Ｄ（アナログ
・ディジタル）コンバータ４、自動レート認識回路５お
よびディジタル復調回路６が備えられており、ＩＦ（中
間周波数）入力信号Ｓａを入力して復調データＳgを出
力するものとする。
【００１９】本発明による回路構成が従来と相違する点
は、Ａ／Ｄ変換されたディジタル信号Ｓｅをディジタル
復調回路６へ入力する前段に自動レート認識回路５を備
えていることである。
は、Ａ／Ｄ変換されたディジタル信号Ｓｅをディジタル
復調回路６へ入力する前段に自動レート認識回路５を備
えていることである。
【００２０】入力したＩＦ入力信号Ｓａは、準同期検波
回路１により準同期検波されてベースバンド帯信号Ｓｂ
となり、次いで、アナログＬＰＦ２により信号Ｓｂから
不要周波が除去されて信号Ｓｃとなった後、増幅器３に
より信号Ｓｃの振幅およびオフセット電圧が調整され、
アナログ信号ＳｄとしてＡ／Ｄコンバータ４へ送られ
る。Ａ／Ｄコンバータ４は、アナログ信号Ｓｄをディジ
タル信号Ｓｅに変換して自動レート認識回路５へ供給す
る。
回路１により準同期検波されてベースバンド帯信号Ｓｂ
となり、次いで、アナログＬＰＦ２により信号Ｓｂから
不要周波が除去されて信号Ｓｃとなった後、増幅器３に
より信号Ｓｃの振幅およびオフセット電圧が調整され、
アナログ信号ＳｄとしてＡ／Ｄコンバータ４へ送られ
る。Ａ／Ｄコンバータ４は、アナログ信号Ｓｄをディジ
タル信号Ｓｅに変換して自動レート認識回路５へ供給す
る。
【００２１】自動レート認識回路５は、受けたディジタ
ル信号Ｓｅを一時格納すると共に受けたディジタル信号
Ｓｅのデータレートを算出してディジタル復調回路６へ
レートの判定結果Ｓｍを通知する。ディジタル復調回路
６は、受けた判定結果Ｓｍのデータレートに基づいてシ
ステムクロックを変更し、自動レート認識回路５に一時
格納されたディジタル信号Ｓｅから取出信号Ｓｈにより
ディジタル信号Ｓｆを取出してディジタル復調処理を行
ない、復調データＳｇとして出力する。
ル信号Ｓｅを一時格納すると共に受けたディジタル信号
Ｓｅのデータレートを算出してディジタル復調回路６へ
レートの判定結果Ｓｍを通知する。ディジタル復調回路
６は、受けた判定結果Ｓｍのデータレートに基づいてシ
ステムクロックを変更し、自動レート認識回路５に一時
格納されたディジタル信号Ｓｅから取出信号Ｓｈにより
ディジタル信号Ｓｆを取出してディジタル復調処理を行
ない、復調データＳｇとして出力する。
【００２２】次に、図２に示される自動レート認識回路
５の機能ブロック図に、図１を併せ参照して自動レート
認識処理の詳細について説明する。
５の機能ブロック図に、図１を併せ参照して自動レート
認識処理の詳細について説明する。
【００２３】図示される自動レート認識回路５は、ＤＰ
ＲＡＭ（デュアルポート・ランダムアクセスメモリ）１
１、エンベロープ検出回路１２、クロック成分相関値算
出回路１３−１〜−Ｎ、ＬＰＦ（ローパスフィルタ）１
４−１〜−Ｎ、絶対値算出回路１５−１〜−Ｎおよび閾
値比較判定回路１６を備えるものとする。
ＲＡＭ（デュアルポート・ランダムアクセスメモリ）１
１、エンベロープ検出回路１２、クロック成分相関値算
出回路１３−１〜−Ｎ、ＬＰＦ（ローパスフィルタ）１
４−１〜−Ｎ、絶対値算出回路１５−１〜−Ｎおよび閾
値比較判定回路１６を備えるものとする。
【００２４】ＤＰＲＡＭ１１は、Ａ／Ｄ変換されたサン
プリングディジタル信号Ｓｅを一時格納するもので、他
の種類のメモリでもよい。このＤＰＲＡＭ１１の場合、
書き込みは、あるアドレス空間においてアドレスをサイ
クリックに繰り返し行なう一方、読み出しは、データレ
ートを最高速の「１／ｍ」と判定した際に同一アドレス
空間に対して判定に費やすデータ分（ｆサンプル）の遅
れのアドレスからｍ個置きに読み出しを行い、出力はデ
ィジタル復調回路６へ送られる。
プリングディジタル信号Ｓｅを一時格納するもので、他
の種類のメモリでもよい。このＤＰＲＡＭ１１の場合、
書き込みは、あるアドレス空間においてアドレスをサイ
クリックに繰り返し行なう一方、読み出しは、データレ
ートを最高速の「１／ｍ」と判定した際に同一アドレス
空間に対して判定に費やすデータ分（ｆサンプル）の遅
れのアドレスからｍ個置きに読み出しを行い、出力はデ
ィジタル復調回路６へ送られる。
【００２５】Ａ／Ｄ変換されたサンプリングディジタル
信号Ｓｅは、ＤＰＲＡＭ１１に書き込まれる一方、エン
ベロープ検出回路１２に入力する。エンベロープ検出回
路１２は、受けたサンプリングディジタル信号Ｓｅのエ
ンベロープ（包括線）を算出する。
信号Ｓｅは、ＤＰＲＡＭ１１に書き込まれる一方、エン
ベロープ検出回路１２に入力する。エンベロープ検出回
路１２は、受けたサンプリングディジタル信号Ｓｅのエ
ンベロープ（包括線）を算出する。
【００２６】エンベロープ信号Ｓｉの計算式は、ルート
演算式をＳＱＲ｛ ｝と置き、整数を「ｎ」と置き、か
つサンプリングディジタル信号Ｓｅにおいてサンプリン
グ周期Ｔｓとそれぞれの直交信号Ｉ（ｎＴｓ）および直
交信号Ｑ（ｎＴｓ）とを有する場合、下記数式１で表わ
される。
演算式をＳＱＲ｛ ｝と置き、整数を「ｎ」と置き、か
つサンプリングディジタル信号Ｓｅにおいてサンプリン
グ周期Ｔｓとそれぞれの直交信号Ｉ（ｎＴｓ）および直
交信号Ｑ（ｎＴｓ）とを有する場合、下記数式１で表わ
される。
【００２７】
【数１】
上記ルート演算では複雑な演算回路を必要とするため、
直交信号Ｉ（ｎＴｓ）が直交信号Ｑ（ｎＴｓ）と等しい
か、またはより大きな場合には下記数式２で示される近
似式を用いることができる。
直交信号Ｉ（ｎＴｓ）が直交信号Ｑ（ｎＴｓ）と等しい
か、またはより大きな場合には下記数式２で示される近
似式を用いることができる。
【００２８】
【数２】
また、直交信号Ｉ（ｎＴｓ）が直交信号Ｑ（ｎＴｓ）よ
り小さな場合には下記数式３で示される近似式を用いる
ことができる。
り小さな場合には下記数式３で示される近似式を用いる
ことができる。
【００２９】
【数３】
これら近似式を用いて処理しても、十分な精度でレート
を認識できることは、既に評価済みである。
を認識できることは、既に評価済みである。
【００３０】クロック成分相関値算出回路１３−１〜−
Ｎは、エンベロープ検出回路１２により算出されたエン
ベロープ信号Ｓｉに対応するデータレート数Ｎの分だけ
備えられる。レート数Ｎはサンプリングレートａに対し
てデータシンボルレートｂである場合には Ｎ＝ａ／ｂ
により求められる。
Ｎは、エンベロープ検出回路１２により算出されたエン
ベロープ信号Ｓｉに対応するデータレート数Ｎの分だけ
備えられる。レート数Ｎはサンプリングレートａに対し
てデータシンボルレートｂである場合には Ｎ＝ａ／ｂ
により求められる。
【００３１】各データレートの応じたクロック成分相関
値算出の演算式は、図２にも示されるように上記数式１
との乗算である下記数式４で表わされる。
値算出の演算式は、図２にも示されるように上記数式１
との乗算である下記数式４で表わされる。
【００３２】
【数４】
上記数式４の乗算演算は、複素数ｊを用いた下記演算式
数式５により行うことができる。
数式５により行うことができる。
【００３３】
【数５】
例えば「Ｎ＝４」の場合には、次のように求められる。
【００３４】
ｓｉｎ（２π＊１／４） ＝ ｓｉｎ（π／２） ＝ １
ｓｉｎ（２π＊２／４） ＝ ｓｉｎ（π） ＝ ０
ｓｉｎ（２π＊３／４） ＝ ｓｉｎ（３π／２） ＝−１
ｓｉｎ（２π＊４／４） ＝ ｓｉｎ（２π） ＝ ０
ｓｉｎ（２π＊５／４） ＝ ｓｉｎ（π／２） ＝ １
ｓｉｎ（２π＊６／４） ＝ ｓｉｎ（π） ＝ ０ など、
また、 ｃｏｓ（２π＊１／４） ＝ ｃｏｓ（π／２） ＝ ０
ｃｏｓ（２π＊２／４） ＝ ｃｏｓ（π） ＝−１
ｃｏｓ（２π＊３／４） ＝ ｃｏｓ（３π／２） ＝ ０
ｃｏｓ（２π＊４／４） ＝ ｃｏｓ（２π） ＝ １
ｃｏｓ（２π＊５／４） ＝ ｃｏｓ（π／２） ＝ ０
ｃｏｓ（２π＊６／４） ＝ ｃｏｓ（π） ＝−１ など
となる。
【００３５】このように、積和算演算であっても、単な
る加減算演算で済む部分が多く、規模回路もそれほど大
きなものを必要としない。ｎ番目のクロック成分相関値
算出式により演算された信号Ｓｊ−ｎは、ＬＰＦ１４−
ｎによりローパス演算を施行される。ローパス演算式を
Ａｖｅ［ ］で表わすとすれば、上記数式４の値をロー
パス演算した具体的な演算式は、下記数式６で表わされ
る。
る加減算演算で済む部分が多く、規模回路もそれほど大
きなものを必要としない。ｎ番目のクロック成分相関値
算出式により演算された信号Ｓｊ−ｎは、ＬＰＦ１４−
ｎによりローパス演算を施行される。ローパス演算式を
Ａｖｅ［ ］で表わすとすれば、上記数式４の値をロー
パス演算した具体的な演算式は、下記数式６で表わされ
る。
【００３６】
【数６】
この数式による演算において、例えば、値αを正の整数
ｍに対して「２ｍ分の１」となるように選択した場合に
は乗算器が不要で、シフト処理のみで、回路規模を極め
て小さく抑えることができる。
ｍに対して「２ｍ分の１」となるように選択した場合に
は乗算器が不要で、シフト処理のみで、回路規模を極め
て小さく抑えることができる。
【００３７】ローパス演算の結果として求められた信号
Ｓｋ−ｎは絶対値算出回路１５−ｎで演算処理される。
すなわち、絶対値算出式をＡｂｓ［ ］とした場合、上
記数式６は下記演算式数式７により演算処理され、信号
Ｓｌ−ｎとして閾値比較判定回路１６へ送出される。
Ｓｋ−ｎは絶対値算出回路１５−ｎで演算処理される。
すなわち、絶対値算出式をＡｂｓ［ ］とした場合、上
記数式６は下記演算式数式７により演算処理され、信号
Ｓｌ−ｎとして閾値比較判定回路１６へ送出される。
【００３８】
【数７】
閾値比較判定回路１６は、絶対値算出回路１５−１〜−
Ｎの出力信号Ｓｌ−１〜−Ｎによるクロック成分相関値
の最大値を判定し、判定結果Ｓｍをディジタル復調回路
６へ送る。
Ｎの出力信号Ｓｌ−１〜−Ｎによるクロック成分相関値
の最大値を判定し、判定結果Ｓｍをディジタル復調回路
６へ送る。
【００３９】ディジタル復調回路６は、判定結果Ｓｍに
応じてＤＰＲＡＭ１１から、書き込みよりｆサンプル遅
れで，ｍ個置きに読み取りを行なう。すなわち、中間の
「ｍ−１」個は廃棄される。この結果、ディジタル復調
回路６自体では、システムクロックを「ｍ分の１」に変
更した復調処理を開始する。勿論、ここで用いられる符
号ｆおよび符号ｍは共に正の整数であり、符号ｆは判定
に要するサンプル数ｆに該当し、符号ｍは対応する最高
速のデータ伝送レートに対して「ｍ分の１」のデータシ
ンボルレートと判定した場合の値ｍである。
応じてＤＰＲＡＭ１１から、書き込みよりｆサンプル遅
れで，ｍ個置きに読み取りを行なう。すなわち、中間の
「ｍ−１」個は廃棄される。この結果、ディジタル復調
回路６自体では、システムクロックを「ｍ分の１」に変
更した復調処理を開始する。勿論、ここで用いられる符
号ｆおよび符号ｍは共に正の整数であり、符号ｆは判定
に要するサンプル数ｆに該当し、符号ｍは対応する最高
速のデータ伝送レートに対して「ｍ分の１」のデータシ
ンボルレートと判定した場合の値ｍである。
【００４０】従って、ディジタル復調回路６は、対応す
る最高速データレートのディジタル復調処理をシステム
クロックのｆｓヘルツにより行なう仕様の場合に、対応
する最高速のデータ伝送レートに対して「ｍ分の１」の
データシンボルレートとの判定結果Ｓｍを受け取った際
には供給を受けているｆｓヘルツのシステムクロックに
対して「ｍ分の１」のイネーブル信号を生成することに
なる。従って、ディジタル復調回路６はシステムクロッ
クを「ｍ分のｆｓ」ヘルツで動作させることとなり、入
力するｍ個置きに抜き取ったデータに対して、基本的に
全く同一のアルゴリズムおよび同一の性能によりディジ
タル復調処理を行なうことができる。
る最高速データレートのディジタル復調処理をシステム
クロックのｆｓヘルツにより行なう仕様の場合に、対応
する最高速のデータ伝送レートに対して「ｍ分の１」の
データシンボルレートとの判定結果Ｓｍを受け取った際
には供給を受けているｆｓヘルツのシステムクロックに
対して「ｍ分の１」のイネーブル信号を生成することに
なる。従って、ディジタル復調回路６はシステムクロッ
クを「ｍ分のｆｓ」ヘルツで動作させることとなり、入
力するｍ個置きに抜き取ったデータに対して、基本的に
全く同一のアルゴリズムおよび同一の性能によりディジ
タル復調処理を行なうことができる。
【００４１】なお、本方式によるレート認識方法は、Ｅ
ｂ／Ｎｏ（１ビット当たりの信号エネルギーと１ヘルツ
当たりの雑音電力との比）の状況、ならびに入力信号レ
ベルの大小およびその変動に対しても極めて精度よく、
かつ短時間で推定することが可能である。しかし、高速
からかなりの低速のデータ伝送レートまで幅広く対応さ
せる場合、低い伝送レート側においては信号に有効なＡ
／Ｄコンバータのビット数が十分に確保できない可能性
がある。その結果、正常に伝送レート認識できたもの
の、復調性能が高速レートの場合と比較して多少劣化す
ることがある。
ｂ／Ｎｏ（１ビット当たりの信号エネルギーと１ヘルツ
当たりの雑音電力との比）の状況、ならびに入力信号レ
ベルの大小およびその変動に対しても極めて精度よく、
かつ短時間で推定することが可能である。しかし、高速
からかなりの低速のデータ伝送レートまで幅広く対応さ
せる場合、低い伝送レート側においては信号に有効なＡ
／Ｄコンバータのビット数が十分に確保できない可能性
がある。その結果、正常に伝送レート認識できたもの
の、復調性能が高速レートの場合と比較して多少劣化す
ることがある。
【００４２】図３はこのような場合に対処したものであ
り、Ａ／Ｄコンバータ４の入力段までにＡＧＣ（自動利
得制御）増幅器７を挿入することにより、上述したよう
な、低い伝送レート側において信号に有効なＡ／Ｄコン
バータのビット数が十分に確保できないという問題点を
回避し、復調性能を改善することができる。
り、Ａ／Ｄコンバータ４の入力段までにＡＧＣ（自動利
得制御）増幅器７を挿入することにより、上述したよう
な、低い伝送レート側において信号に有効なＡ／Ｄコン
バータのビット数が十分に確保できないという問題点を
回避し、復調性能を改善することができる。
【００４３】次に、図４は、図１および図２の回路によ
るシミュレーション結果を示したグラフである。図４
（Ａ）は Ｅｂ／Ｎｏ＝３ｄＢ といった、極めて回線
品質の悪い条件下における結果であり、図４（Ｂ）は
Ｅｂ／Ｎｏ＝１０ｄＢ といった、回線品質のよい条件
における結果である。
るシミュレーション結果を示したグラフである。図４
（Ａ）は Ｅｂ／Ｎｏ＝３ｄＢ といった、極めて回線
品質の悪い条件下における結果であり、図４（Ｂ）は
Ｅｂ／Ｎｏ＝１０ｄＢ といった、回線品質のよい条件
における結果である。
【００４４】シミュレーションは、４Ｍｂｐｓによるシ
ンボルレートのデータを受け、固定された１２８メガヘ
ルツでサンプリングしたデータ数に対して、６４メガ、
３２メガ、１６メガ、８メガ、４メガおよび２メガヘル
ツそれぞれのシンボルデータ検出回路における出力値の
変化を求めている。
ンボルレートのデータを受け、固定された１２８メガヘ
ルツでサンプリングしたデータ数に対して、６４メガ、
３２メガ、１６メガ、８メガ、４メガおよび２メガヘル
ツそれぞれのシンボルデータ検出回路における出力値の
変化を求めている。
【００４５】このシミュレーションにおいては、１００
シンボル目まではノイズのみであり、１００シンボル目
以降１０１０〜の繰り返しパターンとしている。この
「１０１０〜」の繰り返しパターンはバースト信号伝送
におけるプリアンブル部を想定したものである。
シンボル目まではノイズのみであり、１００シンボル目
以降１０１０〜の繰り返しパターンとしている。この
「１０１０〜」の繰り返しパターンはバースト信号伝送
におけるプリアンブル部を想定したものである。
【００４６】図４（Ａ）に示されるように、 Ｅｂ／Ｎ
ｏ＝３ｄＢ といった、極めて回線品質の悪い条件下で
も、確実にレート認識を僅か３００サンプル程度（４メ
ガヘルツのシンボルレートデータではデータシンボル数
１０程度）のプリアンブル部で判定することができる。
ｏ＝３ｄＢ といった、極めて回線品質の悪い条件下で
も、確実にレート認識を僅か３００サンプル程度（４メ
ガヘルツのシンボルレートデータではデータシンボル数
１０程度）のプリアンブル部で判定することができる。
【００４７】上記条件において、本具体例を適用する場
合には下記の数値が求められる。
合には下記の数値が求められる。
【００４８】
ｆ＝３００、 ｍ＝ １２８／４ ＝３２
例えば、衛星通信で用いられる時分割多元接続（ＴＤＭ
Ａ）方式、またはスロッテド・アロハ（ＡＬＯＨＡ）方
式における復調回路がスロット毎の絶対タイミングをも
つ場合には、スロットの開始から上述したデータ伝送レ
ートの判定処理を強制的に開始し、プリアンブル長およ
びシステム回線品質などに基づいたｆサンプル分のデー
タで伝送レートを判定し、これ以降、スロットの終了ま
で、その判定結果のデータ伝送レートに応じた復調処理
を行なうことができる。
Ａ）方式、またはスロッテド・アロハ（ＡＬＯＨＡ）方
式における復調回路がスロット毎の絶対タイミングをも
つ場合には、スロットの開始から上述したデータ伝送レ
ートの判定処理を強制的に開始し、プリアンブル長およ
びシステム回線品質などに基づいたｆサンプル分のデー
タで伝送レートを判定し、これ以降、スロットの終了ま
で、その判定結果のデータ伝送レートに応じた復調処理
を行なうことができる。
【００４９】なお、この方式では、例えば上記シミュレ
ーションのように、最高速のサンプル数が２サンプル／
シンボル程度またはそれ以下の場合、最高速のデータ伝
送に際して最高速データを検出する検出回路の出力値が
あまり顕著な変化を示さないことがあると予想される。
このような場合には、例えばスロットの開始からｆサン
プル目の時点で各検出回路の出力値がいずれも予め設定
した閾値に達しないことが検出された際に、最高速デー
タに合わせた復調処理が選択されるように制御すること
により解決される。
ーションのように、最高速のサンプル数が２サンプル／
シンボル程度またはそれ以下の場合、最高速のデータ伝
送に際して最高速データを検出する検出回路の出力値が
あまり顕著な変化を示さないことがあると予想される。
このような場合には、例えばスロットの開始からｆサン
プル目の時点で各検出回路の出力値がいずれも予め設定
した閾値に達しないことが検出された際に、最高速デー
タに合わせた復調処理が選択されるように制御すること
により解決される。
【００５０】上記説明では、あるデータが有する伝送レ
ートに対し「２ｎ分の１」の伝送レートを有するデータ
に関する自動レートの認識およびこれに対応した復調処
理についてであったが、正の整数ｐおよびｑにおいてあ
るデータの伝送レートに対し「ｐ／ｑ」の比率の伝送レ
ートを有するデータの復調処理にも対応させることがで
きる。
ートに対し「２ｎ分の１」の伝送レートを有するデータ
に関する自動レートの認識およびこれに対応した復調処
理についてであったが、正の整数ｐおよびｑにおいてあ
るデータの伝送レートに対し「ｐ／ｑ」の比率の伝送レ
ートを有するデータの復調処理にも対応させることがで
きる。
【００５１】具体的には、クロック成分相関値算出回路
に下記の演算を行なう回路を備えることにより、伝送レ
ートの認識を行なうことができる。
に下記の演算を行なう回路を備えることにより、伝送レ
ートの認識を行なうことができる。
【００５２】ｅｘｐ（−ｊ２πｋ・ｑ／ｐ）
一方、ディジタル復調回路では、システムクロックの伝
送レートを落とすのみで共通的な処理を可能とするた
め、メモリから読み出したサンプリングデータに対する
内挿補間演算を、Ａ／Ｄコンバータのサンプリングレー
トの「ｐ／ｑ」で出力されるように行なう。この結果に
対して、ディジタル復調回路では、システムクロックを
「ｐ／ｑ」に落として復調することとなる。
送レートを落とすのみで共通的な処理を可能とするた
め、メモリから読み出したサンプリングデータに対する
内挿補間演算を、Ａ／Ｄコンバータのサンプリングレー
トの「ｐ／ｑ」で出力されるように行なう。この結果に
対して、ディジタル復調回路では、システムクロックを
「ｐ／ｑ」に落として復調することとなる。
【００５３】従来の技術では、クロックを割り切れない
分数または２の倍数以外の数である「ｐｐ／ｑｑ」に形
成することが容易ではなかったが、近年のＧ／Ａまたは
ＦＰＧＡといったデバイスでは性能が向上し、デバイス
単体で逓倍するディジタルＰＬＬ回路を内蔵したものも
実現し、上記「ｐｐ／ｑｑ」のクロックを容易に生成す
ることができるようになった。このような回路は「２の
ｎ乗分の１」の伝送レートによるデータ復調に比べ多少
複雑な回路構成とはなるが、極めて柔軟な通信システム
を実現することができる。
分数または２の倍数以外の数である「ｐｐ／ｑｑ」に形
成することが容易ではなかったが、近年のＧ／Ａまたは
ＦＰＧＡといったデバイスでは性能が向上し、デバイス
単体で逓倍するディジタルＰＬＬ回路を内蔵したものも
実現し、上記「ｐｐ／ｑｑ」のクロックを容易に生成す
ることができるようになった。このような回路は「２の
ｎ乗分の１」の伝送レートによるデータ復調に比べ多少
複雑な回路構成とはなるが、極めて柔軟な通信システム
を実現することができる。
【００５４】
【発明の効果】以上説明したように本発明によれば、複
数の伝送レートそれぞれに対応する復調回路を備え、復
調回路を切替えてデータの復調処理を行なう方式と比較
して、小型軽量化および低消費電力化と共に情報量また
は通信回線の状態に合わせて柔軟なマルチメディア通信
を実現できるという効果を得ることができる。
数の伝送レートそれぞれに対応する復調回路を備え、復
調回路を切替えてデータの復調処理を行なう方式と比較
して、小型軽量化および低消費電力化と共に情報量また
は通信回線の状態に合わせて柔軟なマルチメディア通信
を実現できるという効果を得ることができる。
【００５５】その理由は、Ａ／Ｄコンバータによりディ
ジタル変換されたデータをディジタル復調回路へ送り込
む前に自動レート認識回路により入力信号の伝送レート
を演算し検出すると共に認識し、復調回路がこの判定結
果に基づいてシステムクロックをデータの伝送レートに
適合した速度に変更して復調しているからである。
ジタル変換されたデータをディジタル復調回路へ送り込
む前に自動レート認識回路により入力信号の伝送レート
を演算し検出すると共に認識し、復調回路がこの判定結
果に基づいてシステムクロックをデータの伝送レートに
適合した速度に変更して復調しているからである。
【００５６】この結果、動画像を伝送する１０Ｍｂｐｓ
程度以上の伝送レートが要求されるのに対し、一方の音
声伝送の場合においては、数Ｋｂｐｓ程度の低速による
伝送レートが可能になって、伝送レートの異なるデータ
伝送を一つの伝送通信システムで実現することが必要な
場合でも、また、例えば、天候により回線品質が大きく
変わるので、降雨に際してはデータの伝送レートを低く
して回線品質を確保することが必要な場合でも、伝送レ
ートの変化に容易に追従することができる。
程度以上の伝送レートが要求されるのに対し、一方の音
声伝送の場合においては、数Ｋｂｐｓ程度の低速による
伝送レートが可能になって、伝送レートの異なるデータ
伝送を一つの伝送通信システムで実現することが必要な
場合でも、また、例えば、天候により回線品質が大きく
変わるので、降雨に際してはデータの伝送レートを低く
して回線品質を確保することが必要な場合でも、伝送レ
ートの変化に容易に追従することができる。
【００５７】従って、高いデータシンボルレートに合わ
せられたために、低いデータシンボルレートにおける復
調で、ＢＥＲ特性および引き込み特性の劣化を引き起こ
すという問題点、また、異なるデータシンボルレートに
対してデータ伝送レートの異なる複数の復調回路を予め
備えるために伴なう大型化、重量増加および消費電力増
加、ならびに切替え処理を伴う追加機能が必要になるこ
とは避けられないという問題点、ならびに、ヘッダ情報
としてデータレートを付加し、受け取り側でヘッダ情報
からデータレートを読取る方法では、ヘッダ情報の読取
りに最高速のデータシンボルレートによる復調が必要で
あるだけでなく、プリアンブルにおける付加情報による
スループットの低下を招くという問題点、それぞれを解
消することができる。
せられたために、低いデータシンボルレートにおける復
調で、ＢＥＲ特性および引き込み特性の劣化を引き起こ
すという問題点、また、異なるデータシンボルレートに
対してデータ伝送レートの異なる複数の復調回路を予め
備えるために伴なう大型化、重量増加および消費電力増
加、ならびに切替え処理を伴う追加機能が必要になるこ
とは避けられないという問題点、ならびに、ヘッダ情報
としてデータレートを付加し、受け取り側でヘッダ情報
からデータレートを読取る方法では、ヘッダ情報の読取
りに最高速のデータシンボルレートによる復調が必要で
あるだけでなく、プリアンブルにおける付加情報による
スループットの低下を招くという問題点、それぞれを解
消することができる。
【図１】本発明の実施の一形態を示す機能ブロック図で
ある。
ある。
【図２】図１における自動レート認識回路の実施の一形
態を示す機能ブロック図である。
態を示す機能ブロック図である。
【図３】図１とは別の実施の一形態を示す機能ブロック
図である。
図である。
【図４】図２の回路を用いて４Ｍｂｐｓのデータを１２
８ＭＨzでサンプリングして得たデータに対して各種の
伝送レートにおけるシミュレーションにより求めた出力
値の変化を示すグラフである。
８ＭＨzでサンプリングして得たデータに対して各種の
伝送レートにおけるシミュレーションにより求めた出力
値の変化を示すグラフである。
【図５】従来の一例を示す機能ブロック図である。
１ 準同期検波回路
２ アナログＬＰＦ（ローパスフィルタ）
３ 増幅器
４ Ａ／Ｄ（アナログ・ディジタル）コンバータ
５ 自動レート認識回路
６ ディジタル復調回路
７ ＡＧＣ（自動利得制御）増幅器
１１ ＤＰＲＡＭ（デュアルポート・ランダムアクセ
スメモリ） １２ エンベロープ検出回路 １３−１〜１３−Ｎ クロック成分相関値算出回路 １４−１〜１４−Ｎ ＬＰＦ（ローパスフィルタ） １５−１〜１５−Ｎ 絶対値算出回路 １６ 閾値比較判定回路
スメモリ） １２ エンベロープ検出回路 １３−１〜１３−Ｎ クロック成分相関値算出回路 １４−１〜１４−Ｎ ＬＰＦ（ローパスフィルタ） １５−１〜１５−Ｎ 絶対値算出回路 １６ 閾値比較判定回路
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 27/00
H04B 7/00
Claims (6)
- 【請求項１】 伝送レートの可変されたデータ信号を受
けてディジタル復調処理する際、受けた搬送波を準同期
検波した後にディジタル変換し、ディジタル変換された
サンプリングディジタル信号からそれぞれが異なるデー
タ伝送レートを認識し、この認識されたデータ伝送レー
トに基づいて復調のためのシステムクロックを可変し、
データ伝送レートに対するサンプリングレートが一定と
なるようにサンプリングディジタル信号を間引き、相違
するデータ伝送レートを有するディジタル信号のデータ
それぞれに対して同一のアルゴリズムにより復調するこ
とを特徴とする可変伝送レート信号復調処理方法。 - 【請求項２】 請求項１において、データ伝送レートを
識別する手順では、ディジタル変換されたサンプリング
ディジタル信号を受け、受けたディジタル信号をメモリ
して復調処理に用いる一方、受けたディジタル信号から
エンベロープ信号を算出し、この算出されたエンベロー
プ信号に対して対応させるデータ伝送レート毎で、それ
ぞれの伝送レートに応じたクロック成分相関値を算出
し、算出された相関値の最大値を判定しており、次の手
順で、この判定結果に基づいて前にメモリしたディジタ
ル信号を復調して復調データを得ることを特徴とする可
変伝送レート信号復調処理方法。 - 【請求項３】 伝送レートの可変されたデータ信号を受
け準同期検波した後にディジタル変換して復調処理する
可変伝送レート信号復調処理回路において、ディジタル
変換されたサンプリングディジタル信号からそれぞれが
異なるデータ伝送レートを認識し、この認識されたデー
タ伝送レートに基づいて復調回路のシステムクロックを
可変し、データ伝送レートに対するサンプリングレート
が一定となるようにサンプリングディジタル信号を間引
き、相違するデータ伝送レートを有するディジタル信号
のデータそれぞれを同一のアルゴリズムにより復調する
復調処理手段を備えることを特徴とする可変伝送レート
信号復調処理回路。 - 【請求項４】 伝送レートの可変されたデータ信号を受
けローカル信号に基づいて準同期検波する準同期検波回
路と、準同期検波された信号をディジタル変換するアナ
ログ・ディジタル（Ａ／Ｄ）コンバータと、ディジタル
変換されたサンプリング信号からそれぞれが異なるデー
タ伝送レートを認識する自動レート認識回路と、この自
動レート認識回路により認識されたデータ伝送レートを
受け、受けたデータ伝送レートに基づいてシステムクロ
ックを可変し、データ伝送レートに対するサンプリング
レートが一定となるようにサンプリングディジタル信号
を間引き、相違するデータ伝送レートを有するディジタ
ル信号のデータそれぞれを同一のアルゴリズムにより復
調する復調回路とを備えることを特徴とする可変伝送レ
ート信号復調処理回路。 - 【請求項５】 請求項４において、自動レート認識回路
は、ディジタル変換されたサンプリングディジタル信号
を受けて書き込み、前記復調回路の制御を受けて書き込
まれたデータを読み出すメモリ回路と、受けたディジタ
ル変換されたサンプリングディジタル信号からエンベロ
ープ信号を算出するエンベロープ検出回路と、この算出
されたエンベロープ信号に対して対応させるデータ伝送
レート毎で、それぞれの伝送レートに応じたクロック成
分相関値を算出するクロック成分相関値算出回路と、こ
のデータ伝送レート分の算出された相関値から最大値を
判定する閾値比較判定回路とを備えており、かつ復調回
路は、前記閾値比較判定回路の判定結果に基づいてシス
テムクロックを動作させ、データ伝送レートに対するサ
ンプリングレートが一定となるようにサンプリングディ
ジタル信号を間引いて前記メモリ回路からデータを読取
り復調して出力することを特徴とする可変伝送レート信
号復調処理回路。 - 【請求項６】 請求項４において、前記準同期検波回路
と前記アナログ・ディジタル（Ａ／Ｄ）コンバータとの
間に自動利得制御（ＡＧＣ）増幅器を挿入して備えるこ
とを特徴とする可変伝送レート信号復調処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03016799A JP3404312B2 (ja) | 1999-02-08 | 1999-02-08 | 可変伝送レート信号復調処理方法およびその回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03016799A JP3404312B2 (ja) | 1999-02-08 | 1999-02-08 | 可変伝送レート信号復調処理方法およびその回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000232490A JP2000232490A (ja) | 2000-08-22 |
| JP3404312B2 true JP3404312B2 (ja) | 2003-05-06 |
Family
ID=12296209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03016799A Expired - Fee Related JP3404312B2 (ja) | 1999-02-08 | 1999-02-08 | 可変伝送レート信号復調処理方法およびその回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3404312B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4968134B2 (ja) * | 2008-03-27 | 2012-07-04 | 株式会社Ｊｖｃケンウッド | 混合型シンボル検出装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08265291A (ja) * | 1995-03-20 | 1996-10-11 | Toshiba Corp | Ｏｆｄｍ伝送方式とｏｆｄｍ送受信装置 |
| JP3575883B2 (ja) * | 1995-09-18 | 2004-10-13 | 三菱電機株式会社 | ディジタル復調器 |
-
1999
- 1999-02-08 JP JP03016799A patent/JP3404312B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000232490A (ja) | 2000-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3255924B2 (ja) | パイロットを有するデジタル信号のためのａｇｃシステム | |
| EP1063824A2 (en) | Symbol synchronisation in multicarrier receivers | |
| EP1072135A1 (en) | Frame structure and frame synchronisation for multicarrier systems | |
| WO2006036009A1 (ja) | 移動無線通信装置、無線通信装置及び通信処理方法 | |
| RU2145776C1 (ru) | Способ и устройство восстановления тактовой синхронизации символов из принимаемого синфазного и широкополосного квадратурного сигналов | |
| EP0400782A2 (en) | Offset correction | |
| EP0669058A1 (en) | Programmable noise bandwidth reduction by means of digital averaging | |
| JPH09214571A (ja) | 無線受信機 | |
| US6111910A (en) | Maximal correlation symbol estimation demodulator | |
| JP3404312B2 (ja) | 可変伝送レート信号復調処理方法およびその回路 | |
| JP4166830B2 (ja) | チャネル予測装置 | |
| JPH1188232A (ja) | スペクトラム拡散受信機及びスペクトラム拡散受信機の自動利得制御回路 | |
| US6016328A (en) | Method and apparatus for the synchronization of a signal receiving station | |
| JP4054032B2 (ja) | フレーム同期検出方法 | |
| JPH11154925A (ja) | ディジタル伝送装置 | |
| JP2000078219A (ja) | 決定−指向搬送波復元装置 | |
| JP2977837B2 (ja) | アダプティブアレー付時分割多重受信装置 | |
| Tibenderana et al. | Low-complexity high-performance GFSK receiver with carrier frequency offset correction | |
| KR100438519B1 (ko) | 순방향 구조로 심볼 타이밍을 추정하는 수신 시스템 및 그타이밍 추정방법 | |
| JP2000188580A (ja) | Ｏｆｄｍ受信装置 | |
| CN115361037B (zh) | 一种慢衰落信道下的超宽带rake接收方法及装置 | |
| JP2003516038A (ja) | 受信機を直交振幅変調信号に同期させるための方法および構成 | |
| KR960000542B1 (ko) | 디지탈 무선 통신 시스템에서 동기 신호를 이용한 프레임 타이밍신호 추출방법 및 시스템 | |
| JP3064831B2 (ja) | シンボル識別点検出装置 | |
| JP3920043B2 (ja) | プリアンブル長推定回路、復調装置、および通信システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030205 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080229 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |