JP7296686B1 - 通信装置、通信方法、通信プログラム及び通信システム - Google Patents

Abstract

繰り返し到来したパケットが通信速度のＮ１倍の周波数のクロックでサンプリングされたデータを、パケットが到来するごとに一つ前のパケットまでの加算結果と加算し、サンプリングクロックと同期して処理するＮ２個（Ｎ２は２以上Ｎ１以下の整数）のタップの第１ディジタルフィルタの処理結果を保持し、到来したパケットを構成する各ビットを通信速度のＮ１倍の周波数のクロックでサンプリングしたデータを次のビットが到来するごとに一つ前のビットまでの加算を行った加算結果を、サンプリングクロックと同期して処理するＮ３個（Ｎ３は２以上Ｎ１以下の整数）のタップの第２ディジタルフィルタにて処理した結果から、ビットデータに含まれるクロック波形を再現し、再現したクロック波形から到来したパケットに同期したサンプリングクロックを再生する、通信装置が提供される。

Description

本発明は、通信装置、通信方法、通信プログラム及び通信システムに関する。

有線、無線を問わず、ノイズレベルが非常に高い状況下でも通信ができる方式として、特許文献１で提案されている手法がある。特許文献１で提案された手法は、送信器が同じ内容のデータパケットを繰り返し送信し、受信器は同じ内容のデータパケットを逐次受信しながらパケットを積分（加算）していくことによって、パケットに含まれているランダムノイズ成分を除去することを特徴としている。

特許第５２４７８８８号公報

特許文献１で提案された技術では同じ内容のパケットを積分することによってノイズを除去している。しかし、実際に同じ内容のパケットの積分がノイズ除去の効果を生むためには、送信側がパケットを送信するためのクロック周波数と、受信側がパケットをサンプリングするクロックの周波数とが正確に一致していることが要求される。換言すれば、実際に同じ内容のパケットの積分がノイズ除去の効果を生むためには、送信側がパケットを送信するためのクロックの位相と、受信側がパケットをサンプリングするクロックの位相とが同期している必要がある。もし送受信器間でクロック周波数に差があれば、受信器がパケットを積分するに従ってサンプリングタイミングにずれが生じ、さらにそのずれが１ビット分にまで達すると、隣接するビット間で干渉を引き起こして、正しいデータを取得できなくなる。

このような事態を防ぐために、例えばＧＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）受信機が出力するＰＰＳ（Ｐｕｌｓｅ Ｐｅｒ Ｓｅｃｏｎｄ）信号によってクロックタイミングを揃えるような、送受信器それぞれのクロック同期を取る仕組みを持つことが考えられる。しかしながら、ＧＰＳを用いる場合にはＧＰＳ受信機が必ず衛星電波を受信できなければならないので、送受信器が室内にある場合又はビル影にいる場合など、衛星電波の受信が困難な場合には、事実上通信ができないことになる。

ところでパケットを積分（加算）することによってノイズを除去する場合、加算回数が多くなればなるほどノイズ除去の効果（「縦方向積分の効果」と称する）は高くなる。しかし、特許文献１に示されている手法では、パケットをビットレートよりも高い周波数でオーバーサンプリングすることがない。従って、実際にはＮ倍オーバーサンプリングによって一つのパケット期間中に異なるタイミングでサンプリングして得られるＮ個のデータの加算によるノイズ除去の追加的な効果（「横方向積分の効果」と称する）を得ることができない。

また特許文献１で示されている手法では１ビット期間中のサンプリングタイミングについて述べられていないために、１ビット期間のうち最もＳ／Ｎ比がよいタイミング（すなわちアイパターンが最も開いているタイミング）で必ずしもサンプリングできないので、データ誤り率を必ずしも最小にすることができない。

本発明は、上記の点に鑑みてなされたものであり、送信側がパケットを送信するためのクロック周波数と、受信側がパケットをサンプリングするクロックの周波数とを一致させて、送信側のクロックの位相と受信側のクロックの位相とを同期させることで、受信側で正確に正しいデータを取得出来る通信装置、通信方法、通信プログラム及び通信システムを提供することを目的とする。

本発明のある観点によれば、繰り返し到来したパケットが通信速度のＮ１倍の周波数のクロックでサンプリングされたデータを、前記パケットが到来するごとに一つ前の前記パケットまでの加算結果との加算を行う第１加算部と、前記第１加算部の加算結果を保持する第１保持部と、前記第１保持部が保持した加算結果をサンプリングクロックと同期して処理するＮ２個（Ｎ２は２以上Ｎ１以下の整数）のタップの第１ディジタルフィルタと、前記第１ディジタルフィルタの処理結果を保持する第２保持部と、を備える、通信装置が提供される。

前記通信装置は、前記第１ディジタルフィルタで処理された結果と、同期ワードとの相関をとる相関部と、前記相関部による相関が強くなるタイミングで、前記第１ディジタルフィルタで処理された結果からデータを取り出すデータ取得部と、をさらに備えてもよい。

前記通信装置は、到来した前記パケットを構成する各ビットを通信速度の前記Ｎ１倍の周波数のクロックでサンプリングしたデータを、次のビットが到来するごとに一つ前のビットまでの加算を行う第２加算部と、前記第２加算部の加算結果を保持する第３保持部と、前記第３保持部が保持した加算結果を前記サンプリングクロックと同期して処理するＮ３個（Ｎ３は２以上Ｎ１以下の整数）のタップの第２ディジタルフィルタと、前記第２ディジタルフィルタにて処理した結果を保持する第４保持部と、前記第４保持部で保持されたデータから、ビットデータに含まれるクロック波形を再現するクロックパターン再現部と、前記クロックパターン再現部が再現したクロック波形から、到来した前記パケットに同期したサンプリングクロックを再生するクロック再生部と、をさらに備えてもよい。

前記クロック再生部は、別のクロックで駆動される数値制御発振器と、前記クロックパターン再現部が再現したクロック波形を二値化した再現クロックと、再生するサンプリングクロックの分周クロックとを比較して、位相及び周波数差に応じた信号を出力する位相周波数比較器と、前記位相周波数比較器の出力信号から前記数値制御発振器を制御する制御信号を生成するループフィルタと、を備えてもよい。

前記Ｎ２の値と前記Ｎ３の値とは同一であってもよい。

前記通信装置は、前記クロック再生部が再生したサンプリングクロックの周波数と位相とが安定していることを検出したらロック信号を有効にするロック信号生成部と、前記ロック信号が有効でない場合は、内部動作クロックから生成されるサンプリングクロックに切り替え、前記ロック信号が有効である場合は、前記クロック再生部が再生したサンプリングクロックに切り替えるクロック切替部と、をさらに備えてもよい。

本発明の別の観点によれば、プロセッサが、繰り返し到来したパケットが通信速度のＮ１倍の周波数のクロックでサンプリングされたデータを、前記パケットが到来するごとに一つ前の前記パケットまでの加算結果との加算を行い、前記加算の結果を第１メモリに保持させ、前記第１メモリに保持した加算結果をサンプリングクロックと同期してＮ２個（Ｎ２は２以上Ｎ１以下の整数）のタップのディジタルフィルタに処理させ、前記ディジタルフィルタの処理結果を第２メモリに保持させる、処理を行う、通信方法が提供される。

本発明の別の観点によれば、コンピュータに、繰り返し到来したパケットが通信速度のＮ１倍の周波数のクロックでサンプリングされたデータを、前記パケットが到来するごとに一つ前の前記パケットまでの加算結果との加算を行い、前記加算の結果を第１メモリに保持させ、前記第１メモリに保持した加算結果をサンプリングクロックと同期してＮ２個（Ｎ２は２以上Ｎ１以下の整数）のタップのディジタルフィルタに処理させ、前記ディジタルフィルタの処理結果を第２メモリに保持させる、処理を実行させる、通信プログラムが提供される。

本発明の別の観点によれば、送信側の通信装置と、受信側の通信装置と、を備え、前記送信側の通信装置は、一つのパケットを繰り返し送信する送信部を備え、前記受信側の通信装置は、前記送信側の通信装置から繰り返し到来した前記パケットが通信速度のＮ１倍の周波数のクロックでサンプリングされたデータを、前記パケットが到来するごとに一つ前の前記パケットまでの加算結果との加算を行う第１加算部と、前記第１加算部の加算結果を保持する第１保持部と、前記第１保持部が保持した加算結果をサンプリングクロックと同期して処理するＮ２個（Ｎ２は２以上の整数）のタップの第１ディジタルフィルタと、前記第１ディジタルフィルタの処理結果を保持する第２保持部と、を備える、通信システムが提供される。

本発明によれば、送信側がパケットを送信するためのクロック周波数と、受信側がパケットをサンプリングするクロックの周波数とを一致させて、送信側のクロックの位相と受信側のクロックの位相とを同期させることで、受信側で正確に正しいデータを取得出来る通信装置、通信方法、通信プログラム及び通信システムを提供することができる。

本実施形態に係るディジタル通信システムの概略構成を示す図である。 送信装置から送出されるパケットの構成を示す図である。 本実施形態に係る受信装置の概略構成を示す図である。 加算処理部の概要を示す図である。 同期ワード検出及びデータ抽出部の概要を示す図である。 ビット単位の加算処理部の概要を示す図である。 クロック再生部の概要を示す図である。 受信装置のハードウェア構成を示すブロック図である。

以下、本発明の実施形態の一例を、図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素および部分には同一の参照符号を付与している。また、図面の寸法比率は、説明の都合上誇張されており、実際の比率とは異なる場合がある。

図１は、本実施形態に係るディジタル通信システムの概略構成を示す図である。送信器３は、送信装置１と送信用アナログフロントエンドＡＦとを備え、受信器４は、受信装置２と受信用アナログフロントエンドＡＦとを備えている。アナログフロントエンドＡＦは、通信路の媒質又は特性によってその構成が決定されるものであり、通信システムには必要なものであり、詳細な説明は割愛する。

図２は、本実施形態に係るディジタル通信システムにおける送信装置１から送出されるパケットの構成を示す図である。送信装置１は、図２のように送信したいメッセージを含んだパケット５を、繰り返し、かつ途切れることなく連続して送出する。

図３は、本実施形態に係るディジタル通信システムにおける受信装置２の概略構成を示す図である。

受信装置２は、パケット単位の加算処理を行う加算処理部１２、同期ワード検出及びデータ抽出部１３、ビット単位の加算処理を行う加算処理部７、クロックパターン再現部８およびクロック再生部１０から構成される。

図３を用いて、受信装置２における信号処理の概略工程について説明する。

パケット単位の加算処理を行う加算処理部１２は、クロック再生部１０から出力されるメインサンプリングクロック１１によって駆動される。加算処理部１２は、アナログフロントエンドＡＦからの受信信号６をパケット単位で加算して、加算結果を内部メモリに蓄えながら、逐次Ｎ２個のタップのディジタルフィルタに通す。そして加算処理部１２は、ディジタルフィルタの処理結果を後段の同期ワード検出及びデータ抽出部１３に送る。

同期ワード検出及びデータ抽出部１３は、加算処理部１２と同じくメインサンプリングクロック１１によって駆動される。同期ワード検出及びデータ抽出部１３は、加算処理部１２から送られてきた処理結果から同期ワードを検出し、最もＳ／Ｎ比が高そうなタイミングでパケット中のデータを抽出する。同期ワード検出及びデータ抽出部１３が抽出したデータを受信データ１４とする。

ビット単位の加算処理を行う加算処理部７は、クロック再生部１０から出力されるメインサンプリングクロック１１によって駆動される。加算処理部７は、アナログフロントエンドＡＦからの受信信号６をビット単位で加算して、加算結果をＮ３個のタップのディジタルフィルタに通す。そして加算処理部７は、ディジタルフィルタの処理結果を後段のクロックパターン再現部８に送る。

クロックパターン再現部８は、加算処理部７、１２と同じくメインサンプリングクロック１１によって駆動される。クロックパターン再現部８は、ビット単位の加算処理を行う加算処理部７から送られてきた処理結果を二値化して再現クロック９を生成する。

クロック再生部１０は、再現クロックに同期したクロックのＮ１逓倍クロックであるメインサンプリングクロック１１を生成する。メインサンプリングクロック１１は、パケット単位の加算処理を行う加算処理部１２、同期ワード検出及びデータ抽出部１３、ビット単位の加算処理を行う加算処理部７、クロックパターン再現部８に供給される。

図４は、パケット単位の加算処理部１２の概要を示す図である。パケット単位の加算処理部１２は、パケット一次メモリ１５、パケット受信バッファ１６、パケット二次メモリ１７、ＦＩＲ（Ｆｉｎｉｔｅ ｉｍｐｕｌｓｅ ｒｅｓｐｏｎｓｅ）ディジタルフィルタ１８を備える。ＦＩＲディジタルフィルタ１８のタップ数はＮ２個（Ｎ２は、２以上Ｎ１以下の中からフィルタの特性に応じて選ばれる）である。

アナログフロントエンドＡＦからの信号６は、アナログフロントエンドＡＦの出力回路の構成によりワード幅が１～ｊビットであり、オーバーサンプリングレートＬのメインサンプリングクロック１１の１サイクル毎に、パケット受信バッファ１６に１ワードずつ取り込まれる。

パケット受信バッファ１６は、本発明の第１加算部の一例である。パケット受信バッファ１６は、ワード長がパケット長×Ｌであり、アナログフロントエンドＡＦからの受信信号６のワードデータを１パケット分取り込むことができる。

パケット受信バッファ１６は、受信を開始した最初の１パケット分のワードデータを取り込んだら、１回目の加算処理として、パケット長×Ｌのワード長を備えたパケット一次メモリ１５に１パケット分のワードデータの内容を格納し、さらにパケット一次メモリ１５と同じワード長のパケット二次メモリ１７にも格納する。パケット一次メモリ１５は本発明の第１保持部の一例である。パケット二次メモリ１７は本発明の第２保持部の一例である。

パケット受信バッファ１６は、さらに次の１パケット分のワードデータを取り込み、前回取り込んでパケット一次メモリ１５に格納していたワードデータとの２回目の加算処理を行い、結果を再びパケット一次メモリ１５に上書きして格納し、さらにパケット二次メモリ１７にも格納する。

パケット単位の加算処理部１２は、アナログフロントエンドＡＦからの受信信号６のワードデータのｍ回目の加算処理を行うと、パケット一次メモリ１５にはｍ回の加算処理結果が格納され、ｍ回の加算処理結果は、ｍ＋１回目の加算処理のために使用される。

また、パケット単位の加算処理部１２では、アナログフロントエンドＡＦからの受信信号６のワードデータのｍ回目の加算処理を行うと、パケット二次メモリ１７にもｍ回目の加算処理結果が格納され、ｍ回の加算処理結果は、後段のパケット処理用のＦＩＲディジタルフィルタ１８に送られる。

以上から、ｍ回の加算処理に必要なパケット一次メモリ１５及びパケット二次メモリ１７のビット幅ｋは対数関数を使って、
ｋ＝ｌｏｇ_２ｍ＋ｊ
で求めることができる。

ＦＩＲディジタルフィルタ１８は、符号形式とオーバーサンプリングレートに従って最適なものを選ぶ。本実施形態では符号形式としてマンチェスタ符号を採用し、ＦＩＲディジタルフィルタ１８の構成例として符号化後のビットの移動平均を取る移動平均フィルタを採用すれば、タップ数Ｎ２は
Ｎ＝Ｌ／２
とすればよい。

一般に、ディジタルフィルタ処理によって特定周波数成分のノイズを低減することができる。移動平均フィルタはビット間隔内の隣接するサンプリングデータ間の加算処理を行うことができるので、ＦＩＲディジタルフィルタ１８は、パケット期間に対する付加的なランダムノイズの低減に寄与する。

パケット二次メモリ１７に格納された加算処理結果を、パケット処理用ＦＩＲディジタルフィルタ１８に通して処理された結果は、同期ワード検出及びデータ抽出部１３に送られる。パケット処理用ＦＩＲディジタルフィルタ１８の処理結果のビット幅ｉは対数関数を使って、
ｉ＝ｋ＋ｌｏｇ_２Ｎ２
で表現される。

図５は、同期ワード検出及びデータ抽出部１３の概要を示す図である。同期ワード検出及びデータ抽出部１３は、本発明のデータ取得部の一例である。

送信装置１からの送信パケットは、同期ワード２１と、通信したいデータと誤り検出又は訂正符号を含んだペイロード２２と、で主に構成され、必要に応じて前後にプリアンブル２０とポストアンブル２３とが付加されている。

パケット処理用のＦＩＲディジタルフィルタ１８からの出力データ１９は、ビット幅がｉビットであり、残存するノイズがまだ重畳されている状態であるが、おおむね上述の送信パケットの構造が維持されている。出力データ１９は、メインサンプリングクロック１１に従って同期ワード探索バッファ２４に取り込まれる。

同期ワード探索バッファ２４は、送信パケットの構造と同じワード長となっていて、相関器２６は、同期ワード探索バッファ２４に格納されたデータの先頭部分で同期ワードと同じ内容で、ビット幅が１ビットの参照ワード２５との相関を取る。最も相関が強くなった瞬間に同期ワード探索バッファ２４の先頭部分に同期ワードが保持されていると考えられるので、同期ワード検出及びデータ抽出部１３は、その直後のペイロードを取り出すことによってデータを抽出する。

一般には、ペイロードに含まれている誤り検出符号によって誤りと判定されなかったデータ、又は誤り訂正符号によって訂正されたデータが正しい受信データ１４として抽出される。

同期ワード２１と参照ワード２５はそれぞれ同次元のベクトルと考えられるので、相関器２６は、同期ワード探索バッファ２４の先頭部と参照ワードとの内積値が最大となるタイミングを最も強い相関の得られるタイミングとしてもよいし、ベクトルの内積を計算する代わりに相関係数を計算してもよい。

図６は、ビット単位の加算処理部７の概要を示す図である。ビット単位の加算処理部７は、ビット単位の加算処理部７は、ビット一次メモリ２７、ビット受信バッファ２８、ビット二次メモリ２９、ＦＩＲディジタルフィルタ３０を備える。ＦＩＲディジタルフィルタ３０のタップ数はＮ３個（Ｎ３は、２以上Ｎ１以下の中からフィルタの特性に応じて選ばれる）である。

アナログフロントエンドＡＦからの受信信号６は、アナログフロントエンドＡＦの出力回路の構成によりワード幅が１～ｊビットあり、オーバーサンプリングレートＬのメインサンプリングクロック１１の１サイクル毎に、ビット受信バッファ２８に取り込まれる。

ビット受信バッファ２８はワード長Ｌであり、アナログフロントエンドＡＦからの受信信号６のワードデータを１ビット分取り込むことができる。

ビット受信バッファ２８が受信を開始した最初の１ビット分のワードデータを取り込むと、１回目の加算処理として、ワード長Ｌを備えたビット一次メモリ２７に１ビット分のワードデータの内容を格納し、さらに同じワード長のビット二次メモリ２９にも格納する。

ビット受信バッファ２８は、さらに次の１ビット分のワードデータを取り込み、取り込んだワードデータと、直前に取り込んでビット一次メモリ２７に格納していたワードデータとの２回目の加算処理を行う。そしてビット受信バッファ２８は、加算処理の結果を再びビット一次メモリ２７に上書きして格納し、さらにビット二次メモリ２９にも格納する。ビット一次メモリ２７は本発明の第３保持部の一例である。ビット二次メモリ２９は本発明の第４保持部の一例である。

ビット単位の加算処理部７で、アナログフロントエンドＡＦからの受信信号６のワードデータのｍ回目の加算処理を行うと、ビット一次メモリ２７にはｍ回の加算処理結果が格納され、ｍ回の加算処理結果は、ｍ＋１回目の加算処理のために使用される。

また、ビット単位の加算処理部７は、ビット二次メモリ２９にもｍ回目の加算処理結果が格納され、ｍ回目の加算処理結果は後段のクロックパターン再現用ＦＩＲディジタルフィルタ３０に送られる。

以上から、ｍ回の加算処理に必要なビット一次メモリ２７およびビット二次メモリ２９のビット幅ｋは対数関数を使って
ｋ＝ｌｏｇ_２ｍ＋ｊ
で求めることができる。

クロックパターン再現用のＦＩＲディジタルフィルタ３０のタップ数Ｎ３は、パケット処理用のＦＩＲディジタルフィルタ１８のタップ数Ｎ２に合わせて、
Ｎ３＝Ｌ／２
としてもよい。ＦＩＲディジタルフィルタ１８のタップ数Ｎ２とＦＩＲディジタルフィルタ３０のタップ数Ｎ３とを合わせることで、パケット単位の加算処理にかかる時間と、ビット単位の加算処理にかかる時間とを合わせることができる。

一般に、ディジタルフィルタ処理によって特定周波数成分のノイズを低減することができる。クロックパターン再現用のＦＩＲディジタルフィルタ３０にも移動平均フィルタを採用することによって、ビット間隔内の隣接するサンプリングデータ間の加算処理を行うことができるので、ビット期間に対する付加的なランダムノイズの低減に寄与する。

ビット二次メモリ２９に格納された加算処理結果を、クロックパターン再現用のＦＩＲディジタルフィルタ３０に通して処理された結果が、クロックパターン再現部８に送られる。

クロックパターン再現用のＦＩＲディジタルフィルタ３０の処理結果のビット幅ｉは対数関数を使って、
ｉ＝ｋ＋ｌｏｇ_２Ｎ３
で表現される。

クロックパターン再現部８は、メインサンプリングクロックに従って、ビット幅ｉのクロックパターン再現用のＦＩＲディジタルフィルタ３０の出力の平均値を計算し、計算した平均値からコンパレータ処理のための閾値を計算する。そしてクロックパターン再現部８は、クロックパターン再現用のＦＩＲディジタルフィルタ３０の出力をコンパレータ処理して二値化し、再現クロック９を生成する。

図７は、クロック再生部１０の概要を示す図である。クロック再生部１０は、位相周波数比較器３１、ディジタルループフィルタ３２、数値制御発振器３３、Ｎ分周器３５及びサンプリングクロック切替器３９で構成される。

クロック再生部１０では、非同期高速クロック３４で駆動される数値制御発振器３３から出力される再生サンプリングクロック３７をＮ分周器３５で分周することで分周クロック３６が生成される。そしてクロック再生部１０では、クロックパターン再現部８で生成された再現クロック９と、分周クロック３６との位相差及び周波数差を位相周波数比較器３１によって比較する。そしてクロック再生部１０では、位相周波数比較器３１の出力信号をディジタルループフィルタ３２が処理して制御信号を生成し、ディジタルループフィルタ３２が生成した制御信号を数値制御発振器３３に出力する。

数値制御発振器３３が発生する再生サンプリングクロック３７は、再現クロックの周波数のおおよそＮ倍になるように設定される。Ｎは整数値である。Ｎ分周器３５は再生サンプリングクロック３７をＮ分周して分周クロック３６を生成する。分周クロック３６は、再現クロック９との比較に用いられる。

ディジタルループフィルタ３２は、位相周波数比較器３１からの信号の内容に基づき、クロック再生部１０の動作が安定して再生サンプリングクロック３７の位相と周波数とが安定している場合にロック信号４０を有効にしてサンプリングクロック切替器３９へ出力する。ディジタルループフィルタ３２は、本発明のロック信号生成部の一例である。

ロック信号４０が有効でない場合、すなわち再生サンプリングクロック３７の位相と周波数とが安定していない場合は、サンプリングクロック切替器３９は、メインサンプリングクロック１１の源として、おおよそ周波数は近いが全く非同期で動作している非同期サンプリングクロック３８を選択する。

一方、ロック信号４０が有効である場合、すなわち再生サンプリングクロック３７の位相と周波数が安定している場合は、サンプリングクロック切替器３９は、メインサンプリングクロック１１の源として、再生サンプリングクロック３７を選択する。

ロック信号４０を有効にして出力する方法として、例えば、ディジタルループフィルタ３２が生成する数値制御発振器３３を制御する信号の変化が少なくなったタイミングにロック信号４０を有効にして出力してもよい。このタイミングで、位相周波数比較器３１からの制御信号の変化も同様に少なくなっていることが、ロック信号４０を有効にするかどうかの付加的な判断材料としてもよい。

処理回数が足りないこと等が原因で再生サンプリングクロック３７が不安定となる場合がある。本実施形態に係るクロック再生部１０は、ロック信号４０によってロック状態を確認するまでは、メインサンプリングクロック１１を、周波数が比較的近い非同期サンプリングクロック３８とすることによって、クロック再生部１０の動作が安定するまでパケット単位の加算処理部１２などの他の部分を安定して動作させることができる。

そして、ロック信号４０がアクティブになって、メインサンプリングクロック１１が安定した再生サンプリングクロック３７に切り替えられれば、送信装置１の送信クロックと受信装置２の受信クロックとが同期されて、加算回数が多くなっても、ビット間干渉を起こすことなくデータを抽出することができる。

本実施形態で説明した技術は、高ノイズ環境下でも長時間に渡って安定して通信を行うことができる技術を提供するものであるので、例えば遭難者の探索に利用するために遭難者が身に着ける非常用ビーコン、都市部に多数展開されている電気、ガス、水道使用量の検針作業を効率化するためのスマートメータ向けの通信装置などへの応用が可能である。

遭難者探索用の非常用ビーコンへの応用では、例えば遠く離れた基地局からビーコンに向かって呼び出しパケットを無線で送出するケースが考えられる。ビーコンは非常に微弱な基地局からの呼び出しパケットを受信して、ビーコンの現在地情報を応答パケットとして無線で送出し、基地局はその応答パケットを受信／解析することによって、遭難者の位置を把握し、迅速な救助活動につなげることができる。本実施形態で説明した技術は、電気回路の半導体化によって非常に小さく低消費電力で実現できるので、ビーコンも非常に小さくすることができ、例えば登山用の装備の一部として装着できるし、海難に備えたライフジャケット等への埋め込みも可能である。

また、スマートメータ向けの応用では、非常に多くのスマートメータが設置されていて、無線通信によってあるメータの状態を把握するとしても他のメータが発する電磁波がノイズ源となって、把握したいメータとの通信を阻害する場合がある。このような高ノイズ状況下でも、例えば基地局から特定のメータに対して応答パケットにて呼び出しを行えば、特定メータはその使用量情報を応答パケットとして返答することによって、基地局とのやりとりが可能になる。

一般に、いわゆるＩＯＴ（Ｉｎｔｅｒｎｅｔ ｏｆ Ｔｈｉｎｇｓ）機器が爆発的に増加して、電磁ノイズ環境が著しく悪化した近未来の無線通信状況を考えた場合、本実施形態で説明した技術は、高ノイズ環境下でも安定して通信を行うことができるので、極めて有効である。

続いて、受信装置２のハードウェア構成を説明する。図８は、受信装置２のハードウェア構成を示すブロック図である。

図８に示すように、受信装置２は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２０１、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）２０２、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）２０３、ストレージ２０４、入力部２０５、表示部２０６及び通信インタフェース（Ｉ／Ｆ）２０７を有する。各構成は、バス２０９を介して相互に通信可能に接続されている。

ＣＰＵ２０１は、中央演算処理ユニットであり、各種プログラムを実行したり、各部を制御したりする。すなわち、ＣＰＵ２０１は、ＲＯＭ２０２またはストレージ２０４からプログラムを読み出し、ＲＡＭ２０３を作業領域としてプログラムを実行する。ＣＰＵ２０１は、ＲＯＭ２０２またはストレージ２０４に記録されているプログラムにしたがって、上記各構成の制御および各種の演算処理を行う。本実施形態では、ＲＯＭ２０２またはストレージ２０４には、上述したような、送信器３から送信されたパケットを受信する通信処理を実行する通信プログラムが格納されている。

ＲＯＭ２０２は、各種プログラムおよび各種データを格納する。ＲＡＭ２０３は、作業領域として一時的にプログラムまたはデータを記憶する。ストレージ２０４は、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）またはフラッシュメモリ等の記憶装置により構成され、オペレーティングシステムを含む各種プログラム、および各種データを格納する。

入力部２０５は、マウス等のポインティングデバイス、およびキーボードを含み、各種の入力を行うために使用される。

表示部２０６は、たとえば、液晶ディスプレイであり、各種の情報を表示する。表示部２０６は、タッチパネル方式を採用して、入力部２０５として機能しても良い。

通信インタフェース２０７は、送信装置１等の他の機器と通信するためのインタフェースであり、たとえば、イーサネット（登録商標）、ＦＤＤＩ、Ｗｉ－Ｆｉ（登録商標）等の規格が用いられる。

上記の通信プログラムを実行する際に、受信装置２は、上記のハードウェア資源を用いて、上述した各種の機能を実現する。

本実施形態に係る受信装置２は、繰り返して受信装置に到来する同一のパケットをビットレートのＮ倍の周波数のサンプリングクロックでオーバーサンプリングし、そのようにして得られたデータを特許文献のようにパケット単位で加算してノイズを低減するだけでなく、オーバーサンプリングして取得したデータをディジタルフィルタで処理することによってもノイズ低減効果を得ることができるものである。

また前記のようなノイズ低減効果を得たとしても、パケットをサンプリングするタイミングによっては必ずしもＳ／Ｎ比が良い点でサンプリングされる訳ではないので、本発明により、オーバーサンプリングで取得したデータと同期ワードとの相関をサンプリングクロックにしたがって計算し、その相関値が最大になる点を元にデータ取得を行うことによって、Ｓ／Ｎ比が高い点でのデータ取得を可能とするものである。

また送信装置１がパケットを送信する際のクロックの周波数と受信装置が受信パケットをサンプリングするクロックの周波数とがずれている場合は、受信装置２に置いて多数回の加算処理を行うとそのずれの影響が隣接するビット間の干渉を生じて受信データの誤りとなってしまうので、本実施形態により、パケット単位だけでなくビット単位でオーバーサンプリングして得られたデータを加算処理することによってビットデータに含まれるクロック波形を再現して、その再現したクロック波形から受信パケットに同期したサンプリングクロックを再生することができる。

上述の処理により、受信装置２は、受信したパケットに同期したサンプリングクロックを再生することができるが、ビット単位の加算処理回数が足りない場合は再生サンプリングクロックが安定していないので、ロック信号によって安定した再生サンプリングクロックが得られているかどうかを判断することができる。

従って、再生サンプリングクロックが安定していない場合は、受信装置２は、ビット単位の加算処理などの信号処理のためのメインサンプリングクロックを受信回路が持つクロックから生成し、再生サンプリングクロックが安定したら、その再生サンプリングクロックをメインサンプリングクロックとすることによって、受信パケットの受信始まりからシームレスで処理を行うことができる。

本実施形態に係る受信装置２は、クロックを再現するためのビット単位の加算処理の後のディジタルフィルタのタップ数を、パケット単位の加算処理の後のディジタルフィルタと同じタップ数にすることによって、パケットを処理するための時間とクロックを再生するための時間を揃えて、より正確な信号処理ができる。

なお、上記各実施形態でＣＰＵがソフトウェア（プログラム）を読み込んで実行した通信処理を、ＣＰＵ以外の各種のプロセッサが実行してもよい。この場合のプロセッサとしては、ＦＰＧＡ（Ｆｉｅｌｄ－Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等の製造後に回路構成を変更可能なＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）、及びＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等の特定の処理を実行させるために専用に設計された回路構成を有するプロセッサである専用電気回路等が例示される。また、通信処理を、これらの各種のプロセッサのうちの１つで実行してもよいし、同種又は異種の２つ以上のプロセッサの組み合わせ（例えば、複数のＦＰＧＡ、及びＣＰＵとＦＰＧＡとの組み合わせ等）で実行してもよい。また、これらの各種のプロセッサのハードウェア的な構造は、より具体的には、半導体素子等の回路素子を組み合わせた電気回路である。

また、上記各実施形態では、通信処理のプログラムがＲＯＭまたはストレージに予め記憶（インストール）されている態様を説明したが、これに限定されない。プログラムは、ＣＤ－ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｋ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＤＶＤ－ＲＯＭ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｋ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、及びＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）メモリ等の非一時的（ｎｏｎ－ｔｒａｎｓｉｔｏｒｙ）記録媒体に記録された形態で提供されてもよい。また、プログラムは、ネットワークを介して外部装置からダウンロードされる形態としてもよい。

１ 送信装置
２ 受信装置
３ 送信器
４ 受信器
５ パケット
６ 受信信号
７ 加算処理部
８ クロックパターン再現部
９ 再現クロック
１０ クロック再生部
１１ メインサンプリングクロック
１２ 加算処理部
１３ 同期ワード検出及びデータ抽出部
１４ 受信データ
１５ パケット一次メモリ
１６ パケット受信バッファ
１７ パケット二次メモリ
１８ ＦＩＲディジタルフィルタ
１９ 出力データ
２０ プリアンブル
２１ 同期ワード
２２ ペイロード
２３ ポストアンブル
２４ 同期ワード探索バッファ
２５ 参照ワード
２６ 相関器
２７ ビット一次メモリ
２８ ビット受信バッファ
２９ ビット二次メモリ
３０ ＦＩＲディジタルフィルタ
３１ 位相周波数比較器
３２ ディジタルループフィルタ
３３ 数値制御発振器
３４ 非同期高速クロック
３５ Ｎ分周器
３６ 分周クロック
３７ 再生サンプリングクロック
３８ 非同期サンプリングクロック
３９ サンプリングクロック切替器
４０ ロック信号

Claims (9)

1. 繰り返し到来したパケットが通信速度のＮ１倍の周波数のクロックでサンプリングされたデータを、前記パケットが到来するごとに一つ前の前記パケットまでの加算結果との加算を行う第１加算部と、
   前記第１加算部の加算結果を保持する第１保持部と、
   前記第１保持部が保持した加算結果をサンプリングクロックと同期して処理するＮ２個（Ｎ２は２以上Ｎ１以下の整数）のタップの第１ディジタルフィルタと、
   前記第１ディジタルフィルタの処理結果を保持する第２保持部と、
   を備える、通信装置。
2. 前記第１ディジタルフィルタで処理された結果と、同期ワードとの相関をとる相関部と、
   前記相関部による相関が強くなるタイミングで、前記第１ディジタルフィルタで処理された結果からデータを取り出すデータ取得部と、
   をさらに備える、請求項１に記載の通信装置。
3. 到来した前記パケットを構成する各ビットを通信速度の前記Ｎ１倍の周波数のクロックでサンプリングしたデータを、次のビットが到来するごとに一つ前のビットまでの加算を行う第２加算部と、
   前記第２加算部の加算結果を保持する第３保持部と、
   前記第３保持部が保持した加算結果を前記サンプリングクロックと同期して処理するＮ３個（Ｎ３は２以上Ｎ１以下の整数）のタップの第２ディジタルフィルタと、
   前記第２ディジタルフィルタにて処理した結果を保持する第４保持部と、
   前記第４保持部で保持されたデータから、ビットデータに含まれるクロック波形を再現するクロックパターン再現部と、
   前記クロックパターン再現部が再現したクロック波形から、到来した前記パケットに同期したサンプリングクロックを再生するクロック再生部と、
   をさらに備える、請求項１に記載の通信装置。
4. 前記クロック再生部は、
   別のクロックで駆動される数値制御発振器と、
   前記クロックパターン再現部が再現したクロック波形を二値化した再現クロックと、再生するサンプリングクロックの分周クロックとを比較して、位相及び周波数差に応じた信号を出力する位相周波数比較器と、
   前記位相周波数比較器の出力信号から前記数値制御発振器を制御する制御信号を生成するループフィルタと、
   を備える、請求項３に記載の通信装置。
5. 前記Ｎ２の値と前記Ｎ３の値とは同一である、請求項３に記載の通信装置。
6. 前記クロック再生部が再生したサンプリングクロックの周波数と位相とが安定していることを検出したらロック信号を有効にするロック信号生成部と、
   前記ロック信号が有効でない場合は、内部動作クロックから生成されるサンプリングクロックに切り替え、前記ロック信号が有効である場合は、前記クロック再生部が再生したサンプリングクロックに切り替えるクロック切替部と、
   をさらに備える、請求項３に記載の通信装置。
7. プロセッサが、
   繰り返し到来したパケットが通信速度のＮ１倍の周波数のクロックでサンプリングされたデータを、前記パケットが到来するごとに一つ前の前記パケットまでの加算結果との加算を行い、
   前記加算の結果を第１メモリに保持させ、
   前記第１メモリに保持した加算結果をサンプリングクロックと同期してＮ２個（Ｎ２は２以上Ｎ１以下の整数）のタップのディジタルフィルタに処理させ、
   前記ディジタルフィルタの処理結果を第２メモリに保持させる、
   処理を行う、通信方法。
8. コンピュータに、
   繰り返し到来したパケットが通信速度のＮ１倍の周波数のクロックでサンプリングされたデータを、前記パケットが到来するごとに一つ前の前記パケットまでの加算結果との加算を行い、
   前記加算の結果を第１メモリに保持させ、
   前記第１メモリに保持した加算結果をサンプリングクロックと同期してＮ２個（Ｎ２は２以上Ｎ１以下の整数）のタップのディジタルフィルタに処理させ、
   前記ディジタルフィルタの処理結果を第２メモリに保持させる、
   処理を実行させる、通信プログラム。
9. 送信側の通信装置と、
   受信側の通信装置と、
   を備え、
   前記送信側の通信装置は、一つのパケットを繰り返し送信する送信部を備え、
   前記受信側の通信装置は、
   前記送信側の通信装置から繰り返し到来した前記パケットが通信速度のＮ１倍の周波数のクロックでサンプリングされたデータを、前記パケットが到来するごとに一つ前の前記パケットまでの加算結果との加算を行う第１加算部と、
   前記第１加算部の加算結果を保持する第１保持部と、
   前記第１保持部が保持した加算結果をサンプリングクロックと同期して処理するＮ２個（Ｎ２は２以上Ｎ１以下の整数）のタップの第１ディジタルフィルタと、
   前記第１ディジタルフィルタの処理結果を保持する第２保持部と、
   を備える、通信システム。

Images