JP2003333113A - クロック再生装置、クロック再生方法及びプログラム - Google Patents

クロック再生装置、クロック再生方法及びプログラム

Info

Publication number
JP2003333113A
JP2003333113A JP2002133552A JP2002133552A JP2003333113A JP 2003333113 A JP2003333113 A JP 2003333113A JP 2002133552 A JP2002133552 A JP 2002133552A JP 2002133552 A JP2002133552 A JP 2002133552A JP 2003333113 A JP2003333113 A JP 2003333113A
Authority
JP
Japan
Prior art keywords
symbol
section
clock
value
time point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002133552A
Other languages
English (en)
Other versions
JP3919593B2 (ja
Inventor
Akiyoshi Fujita
章義 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kenwood KK
Original Assignee
Kenwood KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kenwood KK filed Critical Kenwood KK
Priority to JP2002133552A priority Critical patent/JP3919593B2/ja
Publication of JP2003333113A publication Critical patent/JP2003333113A/ja
Application granted granted Critical
Publication of JP3919593B2 publication Critical patent/JP3919593B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】 多値のシンボルを表す変調信号を復調するた
めに用いるクロック信号を再生できるクロック再生装置
等を提供することである。 【解決手段】 FSK(Frequency Shift Keying)変調
信号を検波して得られる検波信号を遅延部D1が記憶
し、可変周波数発振部VFOが生成するシンボルクロッ
クの半サイクル分前及び半サイクル分後の時点で検波信
号が表すシンボルの値を遅延部D3及びD4が記憶す
る。遅延部D3及びD4が記憶する値の算術平均を基準
値とし、遅延部D1が記憶する値と基準値との差、及び
遅延部D3が記憶する値と基準値との差の積の正負によ
り、FSK変調信号とシンボルクロックとの位相のずれ
の向きが特定される。可変周波数発振部VFOは、この
ずれが解消されるような向きにシンボルクロックの位相
を変える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、クロック再生装
置、クロック再生方法及びプログラムに関する。
【0002】
【従来の技術】ディジタル信号を伝送するための技術と
して、FSK(Frequency Shift Keying)変調の手法が
広く用いられている。FSK変調は、伝送する対象であ
るディジタル信号を所定数のビット毎に区切って得られ
るデータ(シンボル)の論理値に従って、搬送波の所定
の長さの区間(シンボル区間)の周波数を、搬送波の元
の周波数を基準として、シンボルの論理値を示す所定量
だけ変化させる変調の手法である。
【0003】FSK変調信号を復調するためには、シン
ボル区間相互の境界を正確に特定する必要がある。この
ため従来は、例えば図3に示すクロック再生装置を用い
て、シンボル区間の切り替わりに同期するクロック信号
(シンボルクロック)を再生していた。
【0004】図3に示すクロック再生装置は、図示する
ように遅延部101〜104と、クロック遅延部105
と、乗算部106と、加算部107と、ゲート部108
と、LPF(ローパスフィルタ)109と、VCO(電
圧制御発振器)110とにより構成されている。
【0005】図3のクロック再生装置において、FSK
変調信号を検波して得られる検波信号は、遅延部101
及び103に供給される。遅延部103は、VCO11
0が生成するシンボルクロックが立ち上がるタイミング
で、この検波信号が示すシンボルの値をシンボルデータ
として記憶し、記憶したシンボルデータを遅延部104
及び加算部107に供給する。遅延部104は、遅延部
103が供給するシンボルデータを、シンボルクロック
が立ち上がるタイミングで記憶し、乗算部106及び加
算部107に供給する。
【0006】一方、遅延部101は、シンボルクロック
がクロック遅延部105により2分の1周期分遅延され
たものである遅延クロックが立ち上がるタイミングで、
検波信号が示すシンボルの値をシンボルデータとして記
憶し、遅延部102に供給する。遅延部102は、遅延
部101が供給するシンボルデータを、シンボルクロッ
クが立ち上がるタイミングで記憶し、乗算部106に供
給する。
【0007】乗算部106は、遅延部102及び104
から供給される2個のシンボルデータの論理値の積にあ
たるデータを生成してゲート部108に供給する。加算
部107は、遅延部103から供給されるシンボルデー
タの論理値と遅延部103から供給されるシンボルデー
タの論理値との差にあたるデータを生成してゲート部1
08に供給する。
【0008】ゲート部108は、加算部107から供給
されたデータの値が0である期間は乗算部106から供
給されたデータをLPF109に供給し、その他の期間
は、乗算部106から供給されたデータを遮断する。
【0009】LPF109は、例えば、初期値がN(た
だしNは正の整数)、フルスケールの値が(2・N)で
あるアップダウンカウンタからなっており、ゲート部1
08から供給された信号の値が正である間は、一定の周
期でカウント値をカウントアップし、この信号の値が負
である間は、当該周期でカウント値をカウントダウンす
る。そして、カウント値が(2・N)に達すると、VC
O110に、シンボルクロックの位相を進めるよう指示
し、カウント値を初期値に戻す。一方、カウント値が0
に達すると、VCO110に、シンボルクロックの位相
を遅らせるよう指示する制御信号を供給して、カウント
値を初期値に戻す。
【0010】VCO110は、シンボルクロックを生成
して、遅延部102〜104及びクロック遅延部105
に供給する。VCO110が生成するシンボルクロック
の周波数は、初期状態においては所定のフリーラン周波
数にほぼ等しいものとし、LPF109からの指示に従
って、シンボルクロックの周波数を変化させる。
【0011】
【発明が解決しようとする課題】元のFSK変調信号が
多値のシンボル(3種類以上の値をとり得るシンボル)
を表すものである場合は、1つのシンボル区間から他の
シンボル区間へと遷移するとき、FSK変調信号の周波
数偏移が0となる瞬間が必ずあるとは限らない。
【0012】従って、ゼロクロスを検知する上述の手法
は、多値のシンボルを表すFSK変調信号(あるいはそ
の他、多値のシンボルを表す変調信号であって、シンボ
ル区間内の搬送波の何らかの物理量をシンボルの値を示
す分変化させる変調形式をとるもの)の復調には用いる
ことができない。
【0013】この発明は上記実状に鑑みてなされたもの
で、多値のシンボルを表す変調信号を復調するために用
いるクロック信号を再生できるクロック再生装置及びク
ロック再生方法を提供することを目的とする。
【0014】
【課題を解決するための手段】上記目的を達成するた
め、この発明の第1の観点にかかるクロック再生装置
は、クロック信号を生成する可変周波数発振手段と、搬
送波の所定の物理量が偏移することによりシンボルを表
している変調波を取得し、前記変調波内において1個の
シンボルを表す区間の中間点に相当する第1の時点及び
当該区間内の第2の時点を前記クロック信号の位相に基
づいて仮に特定し、仮に特定した当該第1及び第2の時
点における前記変調波の偏移量を各々特定して、前記第
1の時点における前記物理量の偏移量の基準値と特定し
た各偏移量との差に基づいて、前記変調波の位相からの
前記クロック信号の位相のずれの向きを特定し、当該ず
れを打ち消すような向きに前記クロック信号の位相が変
化するよう前記可変周波数発振手段を制御する判別手段
と、を備え、前記可変周波数発振手段は、自己が生成す
る前記クロック信号の位相を、前記判別手段の制御に従
って変化させる、ことを特徴とする。
【0015】同一区間内において第1の時点は第2の時
点に時間的に先行していて、前記変調波が表すべき各々
のシンボルには、当該シンボルを表すために前記物理量
がとるべき偏移量の代表値が割り当てられているとした
場合、前記判別手段は、前記第2の時点における前記代
表値を、当該第2の時点における前記物理量の偏移量に
基づいて特定し、第1の区間内で仮に特定した前記第2
の時点における前記代表値と当該第1の区間に隣接する
区間である第2の区間内で仮に特定した前記第2の時点
における前記代表値との平均値を、当該第1の区間の中
間点における前記変調波の偏移量の基準値として扱うも
のであってもよい。
【0016】前記判別手段は、各々の区間について、前
記第1の時点における前記物理量の偏移量と前記基準値
との差、及び、前記第2の時点における前記変調波の偏
移量と前記基準値との差の積の符号の正負を判別し、当
該判別の結果に基づいて、前記ずれの向きを特定するも
のであってもよい。
【0017】前記判別手段は、前記特定した正負が正で
あった回数と負であった回数との差を、カウント期間内
において、正負の判別を行う毎に特定し、特定した差の
絶対値が一定値に達したとき、当該カウント期間内で特
定された回数が多かった方の符号に基づいて前記ずれの
向きを特定し、当該カウント期間を終了させて、次のカ
ウント期間を開始させるものであってもよい。
【0018】前記判別手段は、第1の区間内で仮に特定
した前記第2の時点における前記変調波の偏移量と、当
該第1の区間の直前の区間である第2の区間内で仮に特
定した前記第2の時点における前記変調波の偏移量と
が、互いに同一のシンボルに相当するか否かを判別し、
同一のシンボルに相当すると判別したとき、当該第1の
区間についての前記正負の判別を中止するものであって
もよい。
【0019】また、この発明の第2の観点にかかるクロ
ック再生方法は、クロック信号を生成し、搬送波の所定
の物理量が偏移することによりシンボルを表している変
調波を取得し、前記変調波内において1個のシンボルを
表す区間の中間点に相当する第1の時点及び当該区間内
の第2の時点を前記クロック信号の位相に基づいて仮に
特定し、仮に特定した当該第1及び第2の時点における
前記変調波の偏移量を各々特定して、前記第1の時点に
おける前記物理量の偏移量の基準値と特定した各偏移量
との差に基づいて、前記変調波の位相からの前記クロッ
ク信号の位相のずれの向きを特定し、当該ずれを打ち消
すような向きに前記クロック信号の位相を変化させる、
ことを特徴とする。
【0020】また、この発明の第3の観点にかかるプロ
グラムは、コンピュータを、クロック信号を生成する可
変周波数発振手段と、搬送波の所定の物理量が偏移する
ことによりシンボルを表している変調波を取得し、前記
変調波内において1個のシンボルを表す区間の中間点に
相当する第1の時点及び当該区間内の第2の時点を前記
クロック信号の位相に基づいて仮に特定し、仮に特定し
た当該第1及び第2の時点における前記変調波の偏移量
を各々特定して、前記第1の時点における前記物理量の
偏移量の基準値と特定した各偏移量との差に基づいて、
前記変調波の位相からの前記クロック信号の位相のずれ
の向きを特定し、当該ずれを打ち消すような向きに前記
クロック信号の位相が変化するよう前記可変周波数発振
手段を制御する判別手段と、して機能させるためのプロ
グラムを記録したコンピュータ読み取り可能な記録媒体
であって、前記可変周波数発振手段は、自己が生成する
前記クロック信号の位相を、前記判別手段の制御に従っ
て変化させる、ことを特徴とする。
【0021】
【発明の実施の形態】以下、この発明の実施の形態にか
かるクロック再生装置及びクロック再生方法を、4値F
SK(Frequency Shift Keying)復調器を例として説明す
る。
【0022】図1は、この発明の実施の形態にかかる多
値シンボル復調器の構成の一例を示す。図示するよう
に、この多値シンボル復調器は、検波部RECTと、遅
延部D1〜D4と、4値判定部DETと、クロック遅延
部CDと、加算部A1〜A4と、乗算部Mと、減衰部A
TTと、ゲート部Gと、ローパスフィルタLPFと、可
変周波数発振部VFOとより構成されている。
【0023】検波部RECTは、例えば、周波数弁別器
より構成されており、具体的には、例えば比検波器やフ
ォスターシーレー回路等から構成されている。検波部R
ECTは、FSK変調信号を検波することにより、FS
K変調信号の周波数偏移の瞬時値が振幅の瞬時値へと変
換された信号(検波信号)を生成して、この検波信号
を、遅延部D1及び4値判定部DETに並行して供給す
る。検波信号の瞬時値は、FSK変調信号の周波数偏移
に実質的に比例している。
【0024】なお、このFSK変調信号は、4値のシン
ボルを表すものである。つまり、このFSK変調信号の
それぞれのシンボル区間は、4種類のシンボルのいずれ
かを、周波数偏移の量により表すものである。そして、
具体的な周波数偏移の量は、順に、1.8[kHz]、
0.6[kHz]、−0.6[kHz]及び−1.8
[kHz]の4つのうちいずれかである。
【0025】ただし、これら4つの周波数偏移の値は代
表値である。シンボル区間があるシンボルを表すために
は、このシンボル区間の周波数偏移が、このシンボルを
表す代表値を中心とする所定の許容範囲内にあればよ
い。
【0026】具体的には、 (a) シンボル区間が代表値1.8[kHz]にあた
るシンボルを表すためには、このシンボル区間の周波数
偏移は1.2[kHz]以上の範囲にあればよい。 (b) シンボル区間が代表値0.6[kHz]にあた
るシンボルを表すためには、このシンボル区間の周波数
偏移は0[kHz]以上1.2[kHz]未満の範囲に
あればよい。 (c) シンボル区間が代表値−0.6[kHz]にあ
たるシンボルを表すためには、このシンボル区間の周波
数偏移は−1.2[kHz]以上0[kHz]未満の範
囲にあればよい。 (d) シンボル区間が代表値−1.8[kHz]にあ
たるシンボルを表すためには、このシンボル区間の周波
数偏移は−1.2[kHz]未満の範囲にあればよい。
【0027】クロック遅延部CDは、例えば、インバー
タ(反転回路)等より構成されている。クロック遅延部
CDは、可変周波数発振部VFOが後述の通り生成する
シンボルクロックを取得し、このシンボルクロックの位
相をπラジアン(ただしπは円周率)遅らせたものにあ
たる遅延クロックを生成して、遅延部D1に供給する。
【0028】4値判定部DETは、例えば、アナログ信
号を2ビットのデジタル信号に変換するA/D(Analog
-to-Digital)コンバータと、このデジタル信号をアナ
ログ信号に変換するD/A(Digital-to-Analog)コン
バータとから構成されている。4値判定部DETは、検
波部RECTより供給された検波信号を取得して、この
検波信号の値が、上述の(a)〜(d)の許容範囲のい
ずれに属するかを判別することにより、この検波信号が
示すシンボルを判別する。そして、判別されたシンボル
を示す4値信号を生成して遅延部D3に供給する。
【0029】なお、4値信号がとる各値は、FSK変調
信号が各シンボル区間でとる周波数偏移の量が上述の各
代表値をとるときの検波信号の値に一致するものとす
る。具体的には、例えば、周波数偏移がx[kHz]
(xは任意の実数)であるFSK変調信号を検波して得
られた検波信号の値がxであるものとして、4値信号
は、上述の4つの代表値(1.8[kHz]、0.6
[kHz]、−0.6[kHz]及び−1.8[kH
z])を示す値として、順に、1.8、0.6、−0.
6及び−1.8の各値をとる。
【0030】また、4値判定部DETは、検波信号が表
す周波数偏移の値がどのシンボルについての許容範囲内
にあるかを判別することにより、検波信号が示すシンボ
ルを判別する。すなわち、4値判定部DETは、検波信
号の値が、上述した(a)〜(d)の許容範囲に相当す
る4つの範囲、すなわち「1.2以上」「0以上1.2
未満」「−1.2以上0未満」及び「−1.2未満」の
いずれに属するかを判別することにより、シンボルを判
別する。
【0031】遅延部D1〜D4は、例えば、入力された
信号の値をクロック信号に応答して記憶し出力するサン
プルホールド回路あるいはラッチ回路等から構成されて
いる。
【0032】遅延部D1は、検波部RECTより供給さ
れた検波信号がとる値を、クロック遅延部CDから供給
される遅延クロックに基づいて決まる所定のタイミング
で記憶し、記憶した値を表す信号を、遅延部D2に供給
する。具体的には、遅延部D1は、例えば遅延クロック
の立ち上がりを検知して、検知した時点での検波信号の
値を記憶するようにする。
【0033】遅延部D2は、遅延部D1より供給された
信号がとる値を記憶し、記憶した値を表す信号を加算部
A2に供給する。なお、遅延部D2は、遅延部D1より
供給された信号の値を記憶するタイミングを、可変周波
数発振部VFOから遅延部D2へと供給されるシンボル
クロックに基づいて決定する。ただし、遅延部D1より
供給された信号の値を遅延部D2が記憶するタイミング
は、遅延部D1が検波信号の値を記憶するタイミングよ
り、シンボルクロックの位相πラジアン分遅いものとす
る。
【0034】従って、例えば、遅延部D1が、遅延クロ
ックの立ち上がりを検知したタイミングで検波信号の値
を記憶する場合、遅延部D2は、具体的には、例えばこ
のタイミングからシンボルクロック半周期後に起こるシ
ンボルクロックの立ち上がりを検知し、検知した時点に
遅延部D1より供給されている信号の値を記憶すればよ
い。
【0035】遅延部D3は、4値判定部DETより供給
された4値信号がとる値を記憶し、記憶した値を表す信
号を加算部A1、A3、A4及び遅延部D4に供給す
る。また、遅延部D3は、記憶している値を表す信号
を、FSK変調信号を復調して得られたシンボルを表す
シンボルデータとして、外部に出力する。遅延部D4
は、遅延部D3より供給された信号がとる値を記憶し、
記憶した値を表す信号を加算部A1及びA4に供給す
る。
【0036】なお、遅延部D3は、4値信号の値を記憶
するタイミングを、シンボルクロックに基づいて決定す
る。また、遅延部D4は、遅延部D3より供給された信
号の値を記憶するタイミングを、シンボルクロックに基
づいて決定する。ただし、4値信号がとる値を遅延部D
3が記憶するタイミングは、遅延部D1より供給された
信号の値を遅延部D2が記憶するタイミングよりシンボ
ルクロックπラジアン分早いタイミングであるものとす
る。また、遅延部D3より供給された信号がとる値を遅
延部D4が記憶するタイミングは、遅延部D1より供給
された信号がとる値を遅延部D2が記憶するタイミング
よりシンボルクロックπラジアン分遅いタイミングであ
るものとする。
【0037】従って、例えば、遅延部D1が、遅延クロ
ックの立ち上がりを検知したタイミングで検波信号の値
を記憶する場合、遅延部D3は、具体的には、例えばこ
のタイミングよりシンボルクロック半周期前に起こるシ
ンボルクロックの立ち上がりを検知し、検知した時点で
の4値信号の値を記憶すればよい。また、遅延部D4
は、具体的には、遅延部D3が検知した立ち上がりから
シンボルクロック1周期後に起こるシンボルクロックの
立ち上がりを検知し、検知した時点に遅延部D3より供
給されている信号の値を記憶すればよい。
【0038】上述のタイミングを図2を参照して説明す
ると、シンボル区間1個分の検波信号が供給されたと
き、(1) まず、この検波信号の値を示す4値信号の
値(図2で「S1」として示す値)が、シンボルクロッ
クの立ち上がり(図2で「T1」として示すタイミン
グ)で遅延部D3により記憶され、(2) (1)の動
作が行われてからシンボルクロック半サイクル後(図2
で「T2」として示すタイミング)に、遅延クロックの
立ち上がりに応答した遅延部D1により、この検波信号
の値(図2で「S2」として示す値)が記憶され、
(3) (2)の動作があってから更にシンボルクロッ
ク半サイクル後(図2で「T3」として示すタイミン
グ)に、(1)の動作で記憶された4値信号の値S1
が、遅延部D4により記憶される。なお、タイミングT
3では、タイミングT1からシンボルクロック1周期後
の4値信号の値(図2で「S3」として示す値)が、遅
延部D3により記憶される。(なお、図2において、検
波信号及び4値信号の値は、FSK変調信号の周波数偏
移の値に換算した値を用いて示してある。)
【0039】加算部A1は、例えば、加算回路等より構
成されている。加算部A1は、遅延部D3及びD4から
それぞれ信号を供給されると、供給された各信号が示す
2個の値の和を表す信号を生成し、減衰部ATTに供給
する。
【0040】減衰部ATTは、例えば、入力された2ビ
ットのデータを下位桁方向に1ビット分算術シフトした
ものに相当するデータを出力する論理回路より構成され
ている。減衰部ATTは、加算部A1から信号を供給さ
れると、供給された信号の値の2分の1にあたる値を表
す信号を生成し、加算部A2及びA3に供給する。減衰
部ATTが加算部A2及びA3に供給する信号の値は、
遅延部D3及びD4が記憶する2個の値の算術平均に相
当する。そして、この算術平均は、後述する処理におい
て、FSK変調信号が一つのシンボル区間から他のシン
ボル区間へと遷移する中間点でこのFSK変調信号がと
るべき周波数偏移の基準値として扱われる。
【0041】加算部A2は、例えば、反転増幅回路及び
加算回路等より構成されている。加算部A2は、遅延部
D1及び減衰部ATTからそれぞれ信号を供給される
と、減衰部ATTから供給された信号の値と遅延部D1
から供給された信号の値との差を表す信号を生成し、乗
算部Mに供給する。減衰部ATTが加算部A2に供給す
る信号の値は上述した基準値として扱われるから、加算
部A2が乗算部Mに供給する信号の値は、遅延部D2が
記憶する値とこの基準値との差に相当する。
【0042】加算部A3は、例えば、反転増幅回路及び
加算回路等より構成されている。加算部A3は、遅延部
D3及び減衰部ATTからそれぞれ信号を供給される
と、減衰部ATTから供給された信号の値と遅延部D3
から供給された信号の値との差を表す信号を生成し、乗
算部Mに供給する。加算部A3が乗算部Mに供給する信
号の値は、遅延部D3が記憶する値と基準値との差に相
当する。
【0043】加算部A4は、例えば、反転増幅回路及び
加算回路等より構成されている。加算部A4は、遅延部
D3及びD4からそれぞれ信号を供給されると、遅延部
D4から供給された信号の値と遅延部D3から供給され
た信号の値との差を表す信号を生成し、ゲート部Gに供
給する。加算部A4がゲート部Gに供給する信号の値
は、遅延部D3及びD4が記憶する2個の値が互いに等
しいとき実質的に0となり、互いに等しくないときは、
実質的に0でない値となる。
【0044】乗算部Mは、例えば乗算回路等から構成さ
れており、加算部A2及びA3からそれぞれ信号を供給
されると、供給された各信号が示す2個の値の積を表す
信号を生成し、ゲート部Gに供給する。
【0045】乗算部Mがゲート部Gに供給する信号の値
は、遅延部D3が記憶する値と基準値との差、及び、遅
延部D2が記憶する値と基準値との差の積に相当する。
そして、この積の正負は、FSK変調信号と遅延クロッ
ク(及びシンボルクロック)との位相のずれの向きを表
している。
【0046】すなわち、この積の符号が正である場合
は、遅延部D2及びD3が記憶する値が、いずれも基準
値より大きいか、又はいずれも基準値より小さい場合で
ある。これらの場合いずれも、遅延部D2及びD3が値
を記憶した両タイミング間でFSK変調信号の周波数偏
移が単調変化しているものとすれば、遅延クロックの立
ち上がりは、2個のシンボル区間の境界にあたるタイミ
ング(つまり、FSK変調信号の周波数偏移が基準値を
とるタイミング)より遅れている。また、シンボルクロ
ックの立ち上がりは、シンボル区間の中央より遅れてい
る。
【0047】一方、この積の符号が負である場合は、遅
延部D2及びD3が記憶する値のうち一方が基準値より
大きく、他方が基準値より小さい場合である。この場
合、遅延部D2及びD3が値を記憶した両タイミング間
でFSK変調信号の周波数偏移が単調変化しているもの
とすれば、遅延クロックの立ち上がりは、シンボル区間
の先頭より進んでいる。また、シンボルクロックの立ち
上がりは、シンボル区間の中央より進んでいる。
【0048】ゲート部Gは、例えばアナログスイッチ等
から構成されている。ゲート部Gは、加算部A4から供
給されている信号の値が実質的に0でないとき、乗算部
Mから供給された信号をローパスフィルタLPFへと供
給する。一方、加算部A4から供給されている信号の値
が実質的に0であるとき、乗算部Mが供給する信号のロ
ーパスフィルタLPFへの供給を停止する。
【0049】従って、遅延部D3及びD4が記憶してい
る値が互いに異なるとき、乗算部Mが供給した信号はゲ
ート部Gを経てローパスフィルタLPFへと供給され、
遅延部D3及びD4が記憶している値が互いに等しいと
き、乗算部MからローパスフィルタLPFへの信号の供
給は遮断される。
【0050】ローパスフィルタLPFは、値(2・M)
をフルスケールとするカウンタや、カウンタ用のクロッ
クを発生する発振回路などからなっており(ただしMは
正の整数)、カウント値を記憶する。カウント値の初期
値(例えばこの多値シンボル復調器の動作開始直後にお
ける値)はMであり、ゲート部Gから供給された信号の
値が正である間は、一定の周期でカウント値をカウント
アップし、この信号の値が負である間は、当該周期でカ
ウント値をカウントダウンする。そして、カウント値が
(2・M)に達すると、可変周波数発振部VFOに、シ
ンボルクロックの位相を進めるよう指示する制御信号を
供給して、カウント値をリセットする(すなわち、カウ
ント値をMに戻す)。一方、カウント値が0に達する
と、可変周波数発振部VFOに、シンボルクロックの位
相を遅らせるよう指示する制御信号を供給して、カウン
ト値をリセットする。
【0051】従って、ローパスフィルタLPFは、カウ
ント値がリセットされて以降(又は、初期状態以降)ゲ
ート部Gから供給される信号の値が正である期間の累計
と負である期間の累計との差が一定量に達すると、可変
周波数発振部VFOに指示して、この差が0になるよう
な向きに(つまり、シンボルクロックとFSK変調信号
との位相のずれが解消されるような向きに)、シンボル
クロックの位相を変化させる。
【0052】可変周波数発振部VFOは、例えば電圧制
御発振器(VCO)より構成されており、シンボルクロ
ックを生成して、遅延部D2〜D4及びクロック遅延部
CDに供給し、また、外部に出力する。可変周波数発振
部VFOが生成するシンボルクロックの周波数は、初期
状態(例えばこの多値シンボル復調器の動作開始直後)
では所定のフリーラン周波数にほぼ等しいものとする。
そして、可変周波数発振部VFOは、ローパスフィルタ
LPFから制御信号を供給されるたびに、この制御信号
に従って、シンボルクロックの周波数を変化させる。す
なわち、シンボルクロックの位相を遅らせるよう指示す
る制御信号がローパスフィルタLPFから供給されると
シンボルクロックの位相を遅らせ、シンボルクロックの
位相を進めるよう指示する制御信号がローパスフィルタ
LPFから供給されるとシンボルクロックの位相を進め
る。
【0053】この多値シンボル復調器が上述した動作を
行う結果、シンボルクロックは、検波信号に同期するよ
うにロックされる。具体的には、遅延クロックの立ち上
がりがシンボル区間の先頭及び末尾を正しく示すものと
なり、従ってシンボルクロックの立ち上がりはシンボル
区間の中央を正しく示すものとなる。このため、FSK
変調信号から多値のシンボルが正しく復元される。
【0054】なお、この多値シンボル復調器の構成は、
上述のものに限られない。例えば、遅延部D1〜D4、
4値判定部DET、クロック遅延部CD、加算部A1〜
A4、乗算部M、減衰部ATT、ゲート部G、ローパス
フィルタLPF及び可変周波数発振部VFOの機能の一
部又は全部は、DSP(Digital Signal Processor)や
CPU(Central Processing Unit)等のプロセッサに
より行われていてもよい。また、この多値シンボル復調
器は遅延クロックを出力してもよいし、シンボルデータ
として出力する信号は遅延部D4が記憶する信号であっ
てもよい。
【0055】また、検波部RECTは、復調する対象の
FSK変調信号をデジタル形式の信号に変換するための
A/Dコンバータと、DSPやCPUなどのプロセッサ
とにより構成されていてもよい。もっとも、復調する対
象のFSK変調信号はデジタル信号として外部から供給
されてもよく、この場合は検波部RECTがA/Dコン
バータを備えている必要はない。
【0056】また、この多値シンボル復調器が復調する
シンボルは4値に限られず、16値、64値など任意の
情報量を有するシンボルであってよい。また、偏移の代
表値や許容範囲は上述のものに限られない。
【0057】また、検波部RECTが検波する信号はF
SK変調信号でなくてもよく、例えば、PSK(Phase
Shift Keying)変調信号でもよいし、又はその他、搬送
波の何らかの物理量の偏移でシンボルを表すものであれ
ばよい。
【0058】また、この多値シンボル復調器は、加算部
A1〜A4及び減衰部ATTに代えて、遅延部D3及び
D4が記憶する値の算術平均を示す信号が加算部A2に
供給され、遅延部D3が記憶する値と遅延部D4が記憶
する値との差に比例する値を示す信号が乗算部Mに供給
され、遅延部D3及びD4が記憶する値が互いに等しい
か否かを示す信号がゲート部Gに供給されるような任意
の回路を備えていてもよい。
【0059】また、ローパスフィルタLPFは、カウン
タに代えて、乗算部Mから供給された信号の値を積分し
た結果を示す信号を出力する積分回路を備えていてもよ
い。この場合、ローパスフィルタLPFは、積分回路に
よる積分の結果が所定の上限に達したとき、可変周波数
発振部VFOに、シンボルクロックの位相を進めるよう
指示する制御信号を供給し、この積分の結果が所定の下
限に達したとき、可変周波数発振部VFOに、シンボル
クロックの位相を遅らせるよう指示する制御信号を供給
し、これらの制御信号を供給するとほぼ同時に積分回路
をリセットして、積分回路が出力する信号が、上述の上
限と下限との算術平均を示すようにするものであればよ
い。
【0060】また、検波部RECTは、フレーム同期を
とるために、フレームの先頭及び末尾を示す所定のフレ
ーム同期パターンを検出するようにしてもよい。そし
て、フレームの先頭を示すフレーム同期パターンとフレ
ームの末尾を示すフレーム同期パターンとに挟まれた部
分以外を示す検波信号を遅延部D1や4値判定部DET
に供給しないようにしてもよい。
【0061】また、4値判定部DETにより判別された
シンボルの集合が、音声をボコーダによって符号化した
結果を表している場合、この多値シンボル復調器は、4
値信号をデコードして音声を表す信号を復元するデコー
ダを備えていてもよい。
【0062】以上、この発明にかかるクロック再生装置
及びクロック再生方法を説明したが、この発明のクロッ
ク再生装置は、専用のシステムによらず、通常のコンピ
ュータシステムを用いて実現可能である。例えば、パー
ソナルコンピュータに、上述の動作を実行するためのプ
ログラムを格納した媒体(フレキシブルディスク、CD
−ROM等)から該プログラムをインストールすること
により、上記処理を実行する多値シンボル復調器を構成
することができる。
【0063】また、例えば、通信ネットワークの掲示板
(BBS)に該プログラムをアップロードし、これをネ
ットワークを介して配信してもよい。ネットワークを介
した配信は、該プログラムにより搬送波を変調して得ら
れる変調波を伝送することにより行ってもよい。そし
て、このプログラムを起動し、OSの制御下に、他のア
プリケーションプログラムと同様に実行することによ
り、上述の処理を実行することができる。
【0064】なお、OSが処理の一部を分担する場合、
あるいは、OSが本願発明の1つの構成要素の一部を構
成するような場合には、記録媒体には、その部分を除い
たプログラムを格納してもよい。この場合も、この発明
では、その記録媒体には、コンピュータが実行する各機
能又はステップを実行するためのプログラムが格納され
ているものとする。
【0065】
【発明の効果】以上説明したように、この発明によれ
ば、多値のシンボルを表す変調信号を復調するために用
いるクロック信号を再生できるクロック再生装置及びク
ロック再生方法が実現される。
【図面の簡単な説明】
【図1】この発明の実施の形態にかかる多値シンボル復
調器の基本構成を示すブロック図である。
【図2】検波信号、4値信号、遅延部により記憶される
値、シンボルクロック及び遅延クロックを示すグラフで
ある。
【図3】従来のクロック再生装置の構成を示すブロック
図である。
【符号の説明】
RECT 検波部 DET 4値判定部 A1〜A4、107 加算部 M、106 乗算部 D1〜D4、101〜104 遅延部 ATT 減衰部ATT G、108 ゲート部 LPF、109 ローパスフィルタ CD、105 クロック遅延部 VFO 可変周波数発振部

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】クロック信号を生成する可変周波数発振手
    段と、 搬送波の所定の物理量が偏移することによりシンボルを
    表している変調波を取得し、前記変調波内において1個
    のシンボルを表す区間の中間点に相当する第1の時点及
    び当該区間内の第2の時点を前記クロック信号の位相に
    基づいて仮に特定し、仮に特定した当該第1及び第2の
    時点における前記変調波の偏移量を各々特定して、前記
    第1の時点における前記物理量の偏移量の基準値と特定
    した各偏移量との差に基づいて、前記変調波の位相から
    の前記クロック信号の位相のずれの向きを特定し、当該
    ずれを打ち消すような向きに前記クロック信号の位相が
    変化するよう前記可変周波数発振手段を制御する判別手
    段と、を備え、 前記可変周波数発振手段は、自己が生成する前記クロッ
    ク信号の位相を、前記判別手段の制御に従って変化させ
    る、 ことを特徴とするクロック再生装置。
  2. 【請求項2】同一区間内において第1の時点は第2の時
    点に時間的に先行しており、 前記変調波が表すべき各々のシンボルには、当該シンボ
    ルを表すために前記物理量がとるべき偏移量の代表値が
    割り当てられていて、 前記判別手段は、前記第2の時点における前記代表値
    を、当該第2の時点における前記物理量の偏移量に基づ
    いて特定し、第1の区間内で仮に特定した前記第2の時
    点における前記代表値と当該第1の区間に隣接する区間
    である第2の区間内で仮に特定した前記第2の時点にお
    ける前記代表値との平均値を、当該第1の区間の中間点
    における前記変調波の偏移量の基準値として扱う、 ことを特徴とする請求項1に記載のクロック再生装置。
  3. 【請求項3】前記判別手段は、各々の区間について、前
    記第1の時点における前記物理量の偏移量と前記基準値
    との差、及び、前記第2の時点における前記変調波の偏
    移量と前記基準値との差の積の符号の正負を判別し、当
    該判別の結果に基づいて、前記ずれの向きを特定する、 ことを特徴とする請求項1又は2に記載のクロック再生
    装置。
  4. 【請求項4】前記判別手段は、前記特定した正負が正で
    あった回数と負であった回数との差を、カウント期間内
    において、正負の判別を行う毎に特定し、特定した差の
    絶対値が一定値に達したとき、当該カウント期間内で特
    定された回数が多かった方の符号に基づいて前記ずれの
    向きを特定し、当該カウント期間を終了させて、次のカ
    ウント期間を開始させる、 ことを特徴とする請求項3に記載のクロック再生装置。
  5. 【請求項5】前記判別手段は、第1の区間内で仮に特定
    した前記第2の時点における前記変調波の偏移量と、当
    該第1の区間の直前の区間である第2の区間内で仮に特
    定した前記第2の時点における前記変調波の偏移量と
    が、互いに同一のシンボルに相当するか否かを判別し、
    同一のシンボルに相当すると判別したとき、当該第1の
    区間についての前記正負の判別を中止する、 ことを特徴とする請求項3又は4に記載のクロック再生
    装置。
  6. 【請求項6】クロック信号を生成し、搬送波の所定の物
    理量が偏移することによりシンボルを表している変調波
    を取得し、前記変調波内において1個のシンボルを表す
    区間の中間点に相当する第1の時点及び当該区間内の第
    2の時点を前記クロック信号の位相に基づいて仮に特定
    し、仮に特定した当該第1及び第2の時点における前記
    変調波の偏移量を各々特定して、前記第1の時点におけ
    る前記物理量の偏移量の基準値と特定した各偏移量との
    差に基づいて、前記変調波の位相からの前記クロック信
    号の位相のずれの向きを特定し、当該ずれを打ち消すよ
    うな向きに前記クロック信号の位相を変化させる、 ことを特徴とするクロック再生方法。
  7. 【請求項7】コンピュータを、 クロック信号を生成する可変周波数発振手段と、 搬送波の所定の物理量が偏移することによりシンボルを
    表している変調波を取得し、前記変調波内において1個
    のシンボルを表す区間の中間点に相当する第1の時点及
    び当該区間内の第2の時点を前記クロック信号の位相に
    基づいて仮に特定し、仮に特定した当該第1及び第2の
    時点における前記変調波の偏移量を各々特定して、前記
    第1の時点における前記物理量の偏移量の基準値と特定
    した各偏移量との差に基づいて、前記変調波の位相から
    の前記クロック信号の位相のずれの向きを特定し、当該
    ずれを打ち消すような向きに前記クロック信号の位相が
    変化するよう前記可変周波数発振手段を制御する判別手
    段と、して機能させるためのプログラムであって、 前記可変周波数発振手段は、自己が生成する前記クロッ
    ク信号の位相を、前記判別手段の制御に従って変化させ
    る、 ことを特徴とするプログラム。
JP2002133552A 2002-05-09 2002-05-09 クロック再生装置、クロック再生方法及びプログラム Expired - Fee Related JP3919593B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002133552A JP3919593B2 (ja) 2002-05-09 2002-05-09 クロック再生装置、クロック再生方法及びプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002133552A JP3919593B2 (ja) 2002-05-09 2002-05-09 クロック再生装置、クロック再生方法及びプログラム

Publications (2)

Publication Number Publication Date
JP2003333113A true JP2003333113A (ja) 2003-11-21
JP3919593B2 JP3919593B2 (ja) 2007-05-30

Family

ID=29696494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002133552A Expired - Fee Related JP3919593B2 (ja) 2002-05-09 2002-05-09 クロック再生装置、クロック再生方法及びプログラム

Country Status (1)

Country Link
JP (1) JP3919593B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010233146A (ja) * 2009-03-30 2010-10-14 Kenwood Corp シンボルクロック再生装置、復調装置、ナイキスト点判別装置、ナイキスト点判別方法、シンボルクロック生成方法、及びシンボル再生方法。
JP2011130171A (ja) * 2009-12-17 2011-06-30 Kenwood Corp 無線通信装置及び無線通信方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010233146A (ja) * 2009-03-30 2010-10-14 Kenwood Corp シンボルクロック再生装置、復調装置、ナイキスト点判別装置、ナイキスト点判別方法、シンボルクロック生成方法、及びシンボル再生方法。
JP2011130171A (ja) * 2009-12-17 2011-06-30 Kenwood Corp 無線通信装置及び無線通信方法

Also Published As

Publication number Publication date
JP3919593B2 (ja) 2007-05-30

Similar Documents

Publication Publication Date Title
JPH02134044A (ja) 同期復調装置
JP2000049882A (ja) クロック同期回路
JP2579243B2 (ja) 復調装置
JPH0654008A (ja) Bpsk復調器
JP3919593B2 (ja) クロック再生装置、クロック再生方法及びプログラム
US4803385A (en) Phase detecting circuit
JP3169755B2 (ja) デジタル位相変調信号を復調する方法及び装置
JPH0730601A (ja) データ受信装置
JP3462786B2 (ja) デジタル復調装置
JP3850761B2 (ja) 多値復調装置のクロック再生回路
JP2748727B2 (ja) 搬送波同期回路
JPH0326934B2 (ja)
JP2002271434A (ja) 搬送波再生回路
JPH01293738A (ja) 復調回路
JPS63217753A (ja) キヤリア再生回路
JPH09135240A (ja) マルチレート信号受信回路用ディジタル位相同期回路
JPH06291791A (ja) 位相変調波信号の復調装置
JPH0787147A (ja) 復調装置
JP2689922B2 (ja) 復調装置
JPH0479183B2 (ja)
JP2540958B2 (ja) ディジタル変復調システム
JPH0818614A (ja) 同期用符号検出回路
JPH11136296A (ja) Fsk復調回路
JPH06252964A (ja) クロック再生回路
JP2000236363A (ja) フレーム同期信号検出装置及びそれを用いたキャリア再生装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070213

R150 Certificate of patent or registration of utility model

Ref document number: 3919593

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130223

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130223

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140223

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees