JPH11136296A - Ｆｓｋ復調回路 - Google Patents

Abstract

(57)【要約】 【課題】 検波傾斜の大きなディスクリ検波回路を用い
ることによって高精度な復調を実現する。 【解決手段】 検波傾斜の大きな第１ディスクリ検波回
路２０ａと第２ディスクリ検波回路２０ｂを備え、これ
らの検波回路の検波信号に基づきＦＳＫ信号を復調しデ
ィジタルデータを得る。一方、ローカル周波数の周波数
誤差等を検出する場合や、ディジタルデータの判定タイ
ミングを規定するクロックの再生などについては、第３
ディスクリ検波回路２０ｃの検波信号を利用する。この
第３ディスクリ検波回路２０ｃの検波特性は検波傾斜が
小さく検波可能な周波数範囲が広いため、安定して周波
数誤差の検出等をすることができる。そのため、安定し
た復調動作を維持しつつ、高精度なディジタルデータの
値の判定を行うことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、無線受信機などに
組み込まれ、ディジタル信号を復調する復調回路に関す
る。特に、いわゆるＦＳＫ（Ｆｒｅｑｕｅｎｃｙ Ｓｈ
ｉｆｔ Ｋｅｙｉｎｇ）信号を復調するＦＳＫ復調回路
に関する。

【０００２】

【従来の技術】ＦＳＫ信号を復調しディジタル信号を得
る従来のＦＳＫ復調回路は、一般にディスクリ検波を採
用している。以下、図面に基づきこのディスクリ検波の
動作を説明する。

【０００３】例えば、図６には４値ＦＳＫ変調方式が採
用されている場合の、ディスクリ検波の検波信号と、こ
の検波信号に基づき判定されたディジタル信号との、関
係を表す説明図が示されている。４値ＦＳＫ変調方式
は、４種類の周波数を用い、それぞれの周波数が、ディ
ジタル信号の「００」、「０１」、「１０」、「１１」
（２進数）のディジタル信号を表す方式である。

【０００４】この４値ＦＳＫ変調信号をディスクリ検波
を行うディスクリ検波回路に供給すると、ディスクリ検
波回路の検波信号は入力された周波数の信号に応じて４
種類の電圧の信号となって出力される。そして、このデ
ィスクリ検波回路の出力信号の電圧は、判定回路におい
て所定の判定しきい値と比較される。この判定しきい値
との比較の結果から判定回路は元のディジタルデータの
値を判定するのである。

【０００５】図６に示されている説明図は、横軸が時間
軸を表し、時間と共にディスクリ検波回路が出力する検
波信号が変化する様子が示されている。図に示されてい
るように、この検波信号は、各時間間隔ｔ１、ｔ２、ｔ
３、ｔ４で異なるディジタルデータ「１０」、「０
０」、「１１」、「０１」をそれぞれ表していく信号で
ある。

【０００６】この検波信号の電圧は判定しきい値とその
値が比較され、例えば第１判定しきい値よりも検波信号
が大きい場合にはその検波信号は「１０」というディジ
タルデータを表すものと判定される。また、第１判定し
きい値より小さく、０ボルトより大きい場合にはその検
波信号は「１１」の値を表すものと判定する。以下、同
様に検波信号が０ボルト未満の場合であって、第２判定
しきい値よりも大きい場合にはその検波信号は「０１」
を表すものと判定する。また、検波信号が第２判定しき
い値より小さい場合にはその検波信号は「００」を表す
ものと判定する。

【０００７】このように、ディスクリ検波回路は、入力
される周波数によって異なる電圧の検波出力信号を出力
するものである。このディスクリ検波回路の検波特性と
しては、入力信号の周波数範囲において、その出力電圧
が単純に増加するように選ばれるのが一般的である。即
ち、入力される周波数の値に比例した電圧の検波信号が
出力されるのである。

【０００８】さて、ディスクリ検波における検波の精度
を高め、復調特性を向上させるためにはこの検波出力の
入力周波数信号に対する傾きを大きくする必要がある。
ところが、入力する信号の周波数に対する検波出力信号
の傾きが大きければ大きいほど検波可能な周波数の範囲
は狭くなってしまう。このような検波出力の傾き、即ち
検波傾斜と、検波可能な周波数範囲（検波周波数範囲と
呼ぶ）との関係を説明する説明図が図７に示されてい
る。

【０００９】図７（１）には検波出力の傾き、即ち検波
傾斜が大きい場合の入力信号の周波数と検波信号の関係
を表すグラフが示されている。このグラフにおいて、横
軸は、入力される信号の周波数であり、縦軸は検波信号
の値である。この図７（１）に示されているように検波
精度を高めるために検波傾斜を大きく設定すると、この
ディスクリ検波回路が検波可能な周波数範囲はＦ１で示
される範囲となる。これに対して、図７（２）には検波
傾斜が小さい場合の検波特性を表すグラフが示されてい
る。この図７（２）に示されているグラフも、図７
（１）に示されているグラフと同様に、横軸は入力され
る信号の周波数を表し、縦軸はディスクリ検波回路の検
波信号の値を表す。このように、電波傾斜が小さい場合
には検波可能な周波数範囲は図７（２）のＦ２となり、
電波傾斜が大きい場合の図７（１）に示されているＦ１
より広くなることが理解されよう。

【００１０】この検波周波数範囲は、適用されるＦＳＫ
変調方式で用いられる周波数に応じて定めなければなら
ないが、一般に受信機などにおけるローカル周波数の誤
差や変動などを考慮して、検波周波数範囲はある程度の
広さが必要となる。そのため、一般的なＦＳＫ復調にお
いては、多少検波特性を犠牲にしても、検波周波数範囲
の広い検波特性を選ばなければならなかった。

【００１１】ここで、ディスクリ検波回路の基本的な構
成について簡単に説明する。ディスクリ検波回路の構成
ブロック図が図８に示されている。この図に示されてい
るように、ディスクリ検波回路は、受信信号ＩＦをまず
遅延回路に供給する。そして、一定時間遅延させた信号
であるＩＦｄｌｙと、受信信号ＩＦとを乗算させ、乗算
結果の信号をローパスフィルタを通過させることにより
平滑化して、最終的な検波出力ＤＥＴＯを得ている。
尚、図８に示されているように、一定時間の遅延は、遅
延回路１０により行われ、乗算は、乗算器１２によって
行われる。また平滑化はローパスフィルタ１４によって
行われる。

【００１２】ディスクリ検波の原理は、以下のようにな
る。まず、遅延回路１０の遅延量は一定であることから
入力される受信信号ＩＦの入力周波数が高ければ高いほ
ど位相の遅延量は大きくなる。即ち、入力信号の周波数
と、入力信号に対する位相の遅延量とは比例関係にある
のである。図８には、受信信号ＩＦと、遅延回路出力Ｉ
Ｆｄｌｙと、ローパスフィルタの出力信号であるＤＥＴ
を表す計算式がそれぞれ示されている。

【００１３】例えば、後述する図４におけるディスクリ
検波特性１や３は、図８に示されているようなローパス
フィルタの出力信号ＤＥＴの式を参照すれば、以下のよ
うにすれば求められることが理解されよう。即ち、入力
信号が受信信号ＩＦの中心周波数のとき（即ち、Δｆ＝
０のとき）に、入力信号の位相が９０度遅延（即ち、ｆ
ｉｆ×ΔＴ＝１／４となるようにする）するように遅延
量を設定するのである。このように遅延量を設定し、そ
の信号を反転させれば図４に示されるようなディスクリ
検波特性１が実現される。すなわち、ディスクリ検波特
性１を得るためには、位相が９０度遅延するように遅延
量を設定し、その信号を反転させればよい。

【００１４】更に、図４のディスクリ検波特性３を得る
には、入力信号の位相が２７０度遅延するように遅延量
を設定すればよい。なお、２７０度遅延させるためには
ｆｉｆ×ΔＴ＝３／４となるように遅延量を設定すれば
よい。

【００１５】一方、図４に示されるディスクリ検波特性
２は、入力信号がＩＦの中心周波数である場合に（即
ち、Δｆ＝０のとき）、入力信号の位相が１８０度遅延
するように遅延量を設定し、出力信号を反転させること
により得られる。ここで、位相が１８０度遅延するよう
にするには、ｆｉｆ×ΔＴ＝１／２となるように調整す
ればよい。

【００１６】

【発明が解決しようとする課題】図７で説明したよう
に、検波周波数範囲と検波傾斜とは相反する関係にあ
る。そのため、高精度な検波特性が要求される場合にお
いても、必要な検波周波数範囲を優先させて設定してい
た。そして、検波特性はこの検波周波数範囲から自動的
に定められていた。このため、従来のＦＳＫ復調回路で
は、検波特性の向上にも限界があった。

【００１７】本発明は、かかる課題に鑑みなされたもの
であり、ディジタルデータの判定に用いられる検波信号
を出力する検波傾斜の高い検波回路の他に、検波傾斜の
小さな検波回路を用いて安定な受信特性を得ようとする
ものである。

【００１８】すなわち、入力信号との同期をとるために
必要な周波数誤差検出回路等においては電波傾斜の小さ
なディスクリ検波回路を用いて、安定した復調動作を維
持しているのである。その一方、高い検波傾斜の検波回
路を用いて高精度な検波特性を達成できるＦＳＫ復調回
路を実現することを本発明の目的としているのである。

【００１９】

【課題を解決するための手段】上記課題を解決するため
に、本発明は、広い検波周波数範囲が要求されるような
周波数誤差検出回路や、クロック再生回路に対しては、
検出傾斜の小さなディスクリ検波回路を用いている。そ
の一方、ディジタルデータの判定に用いる検波信号は、
検波傾斜の大きなディスクリ検波回路を用いて得ている
のである。このように、本発明において特徴的なこと
は、広い検波周波数範囲が要求される回路に対しての検
波信号を出力する検波回路と、ディジタルデータの判定
に用いる検波信号を出力する検波回路とを分離したこと
である。

【００２０】具体的には、本発明は、以下の手段を採用
している。

【００２１】第１の本発明は、ディスクリ検波回路を有
するＦＳＫ復調回路において、第１のディスクリ検波回
路と、前記第１のディスクリ検波回路より検波傾斜の小
さな第２のディスクリ検波回路と、を含むことを特徴と
するＦＳＫ復調回路である。

【００２２】本発明は、端的に言えば検波傾斜の異なる
ディスクリ検波回路を有しているものであり、異なる精
度の検波信号が得られる。従って、検波信号を利用する
目的に応じて異なる周波数範囲や精度の検波信号を適宜
選んで利用することができる。

【００２３】第２の本発明は、第１の本発明のＦＳＫ復
調回路において、前記第１のディスクリ検波回路の検波
出力信号に基づき、復調信号の値の判定を行う判定回
路、を含むことを特徴とするＦＳＫ復調回路である。

【００２４】本発明は、検波傾斜の大きい方の検波回路
の検波信号を、復調信号の値の判定に用いたのである。
ＦＳＫ復調回路は、最終的に値の判定を行わなければな
らない。その判定を高い精度で行うには、検波傾斜の大
きな検波回路の検波信号を利用するべきだからである。

【００２５】第３の本発明は、第１の本発明のＦＳＫ復
調回路において、前記第２のディスクリ検波回路の検波
出力信号に基づき、周波数誤差の検出を行う周波数誤差
検出回路、を含むことを特徴とするＦＳＫ復調回路であ
る。

【００２６】本発明は、検波傾斜の小さい方の検波回路
の検波信号を、周波数誤差の検出に用いたのである。Ｆ
ＳＫ復調回路においては、受信した信号と同期した周波
数の信号を発生させているが、その発生した信号にも誤
差が生じうる。そのため、周波数の誤差を常に検出し、
発信周波数を補正する必要がある。この周波数誤差の検
出は、それほど正確に行う必要はない。その一方、大き
な周波数誤差にも対応できるよう広い周波数範囲が要求
される。従って、上記検波傾斜の大きな検波回路より
も、検波傾斜の小さな検波回路の検波信号を、周波数誤
差の検出のために用いるべきである。

【００２７】第４の本発明は、第１の本発明のＦＳＫ復
調回路において、前記第２のディスクリ検波回路の検波
出力信号に基づき、復調信号の値の判定タイミングを決
定するクロック信号を再生するクロック再生回路、を含
むことを特徴とするＦＳＫ復調回路である。

【００２８】復調信号の値の判定タイミングは、上記復
調データの値の判定のようにそれほど精密に行う必要は
ない。その一方、タイミングが大きくずれた場合にも対
応できるよう広い周波数範囲が要求される。従って、上
記第３の本発明と同様に、検波傾斜の小さな検波回路の
検波信号を、判定タイミングの検出のために用いるべき
である。

【００２９】第５の本発明は、上記第１〜第４の本発明
のＦＳＫ復調回路において、前記第１のディスクリ検波
回路及び前記第２のディスクリ検波回路が、ダイレクト
コンバージョン方式によるディスクリ検波回路であるこ
とを特徴とするＦＳＫ復調回路である。

【００３０】本発明の原理は、ダイレクトコンバージョ
ン方式の検波回路においても適用可能である。

【００３１】

【発明の実施の形態】以下、本発明の好適な実施の形態
を図面に基づいて説明する。

【００３２】実施の形態１．図１には、ＩＦ信号を復調
する４値ＦＳＫ復調回路の構成を示す構成ブロック図が
示されている。この図に示されているように、この復調
回路は、第１ディスクリ検波回路２０ａと、第２ディス
クリ検波回路２０ｂと、第３ディスクリ検波回路２０ｃ
とを備えている。

【００３３】本実施の形態において特徴的なことは、第
１ディスクリ検波回路２０ａと、第２ディスクリ検波回
路２０ｂとが検波傾斜の大きな検波回路であるのに対
し、第３ディスクリ検波回路２０ｃは検波傾斜の小さな
ディスクリ検波回路が採用されていることである。そし
て、第１ディスクリ検波回路２０ａ、第２ディスクリ検
波回路２０ｂの出力信号に基づきディジタルデータの復
調が行われ、検波傾斜の小さな第３ディスクリ検波回路
２０ｃの出力信号に基づき周波数誤差の検出やクロック
の再生などが行われているのである。

【００３４】このように、本実施の形態においては検波
傾斜の異なる複数のディスクリ検波回路を用いているた
め、安定な復調特性を維持しつつ高精度なディジタルデ
ータの復調を行うことが可能となっている。

【００３５】第１ディスクリ検波回路２０ａの検波信号
は第１加算器２２ａに供給され、この第１加算器２２ａ
は、第１ディスクリ検波回路２０ａの出力信号と周波数
誤差検出回路２４の出力信号とを加算する。この第１加
算器２２ａの出力信号は第１判定回路２６ａに供給さ
れ、この第１判定回路２６ａは復調すべきディジタルデ
ータの上位ビットを判定して出力するのである。

【００３６】第２ディスクリ検波回路２０ｂの出力信号
は第２加算器２２ｂに供給され、この第２加算器２２ｂ
は第２ディスクリ検波回路２０ｂの出力信号と、周波数
誤差検出回路２４の出力信号とを加算する。この加算の
結果得られた信号は第２判定回路２６ｂに供給され、第
２判定回路２６ｂは復調すべきディジタルデータの下位
ビットの判定を行う。

【００３７】一方、第３ディスクリ検波回路２０ｃは、
第１ディスクリ検波回路２０ａ等に比べて検波傾斜の小
さな検波回路であり、安定して検波を行うことができ
る。この第３ディスクリ検波回路２０ｃの出力信号は上
記周波数誤差検出回路２４と、クロック再生回路２８に
供給される。周波数誤差検出回路２４は第３ディスクリ
検波回路２０ｃの出力信号に基づき、周波数誤差の検出
を行う。この誤差の検出信号は上述したように第１加算
器２２ａ、第２加算器２２ｂに供給されると共に、後述
するクロック再生回路２８にも供給される。

【００３８】クロック再生回路２８は、上記第３ディス
クリ検波回路２０ｃの出力信号と、周波数誤差検出回路
２４の誤差検出信号に基づき、ディジタルデータを判別
するためのタイミングを表すクロック信号を再生する。
再生したクロック信号は、上記第１判定回路２６ａと、
第２判定回路２６ｂとに供給され、それぞれ判定タイミ
ングを規定するのに用いられている。

【００３９】このように、本実施の形態において特徴的
なことは、検波傾斜の大きさの異なるディスクリ検波回
路を用いたことである。本実施の形態において用いられ
ているディスクリ検波回路の検波特性を表す図が図２に
示されている。図２（１）には第１ディスクリ検波回路
２０ａの検波特性が示されており、図２（２）には第２
ディスクリ検波回路２０ｂのディスクリ検波特性が示さ
れている。また、図２（３）には第３ディスクリ検波回
路２０ｃの検波特性が示されている。全てのグラフにお
いて横軸は周波数を表す。いずれのグラフにおいてもそ
の中心にＩＦ中心周波数ｆｉｆがとられており、その中
心位置からの偏差が周波数偏差を表している。また、縦
軸は、ディスクリ検波回路の出力信号の値を表す。

【００４０】図２（１）及び（２）に示されているよう
に、第１ディスクリ検波回路２０ａと第２ディスクリ検
波回路２０ｂとは検波中心周波数が異なるものの、共に
検波傾斜が大きな検波特性を有している。第１ディスク
リ検波回路２０ａは、入力信号の周波数がＩＦ中心周波
数に対して高い周波数であるか、それとも低い周波数で
あるかを検出するディスクリ検波回路であり、この第１
ディスクリ検波回路２０ａの出力信号によって復調すべ
きディジタルデータの上位ビットの検出が行われるので
ある。

【００４１】一方、第２ディスクリ検波回路２０ｂは、
入力信号の周波数と中心周波数との周波数差が大きいか
小さいかによって復調すべきディジタルデータの下位ビ
ットの検出を行っている。即ち、図２（２）に示されて
いるグラフから理解されるように、入力信号の周波数と
ＩＦ中心周波数との周波数差が小さい入力信号に対して
は「正」の値の検波出力を出力し、ＩＦ中心周波数との
周波数差が大きな入力信号に対しては、「負」の値の検
波信号が出力される。この第２ディスクリ検波回路２０
ｂの出力によって復調すべきディジタルデータの下位ビ
ットが判断される。

【００４２】第３ディスクリ検波回路２０ｃは、第１デ
ィスクリ検波回路２０ａや第２ディスクリ検波回路２０
ｂと異なり、検波傾斜が小さいディスクリ検波回路であ
る。しかしながら、検波傾斜が小さいことは一方におい
て検出周波数範囲が広く、ＩＦ信号周波数に対して検波
信号が単純増加となるようなＩＦ信号周波数の範囲が広
いという性質を有している。したがって、周波数誤差の
検出や、クロック再生のデータ変化点の検出等のために
は、検波周波数範囲の広い第３ディスクリ検波回路２０
ｃの出力信号を利用することが好ましい。

【００４３】このように、本実施の形態においてはディ
ジタルデータの復調を高精度に行うために検波傾斜の大
きなディスクリ検波回路を用いている。その一方、周波
数誤差の検出など大きな検波傾斜ではなく小さい検波傾
斜によって、検波精度の向上よりもむしろ広い周波数範
囲に対して周波数誤差を検出できた方が望ましい目的に
は、検波傾斜の小さいディスクリ検波回路を用いてい
る。

【００４４】従って、本実施の形態によれば安定した検
波特性を維持しつつ高精度な復調特性を実現することが
できる。

【００４５】実施の形態２．上記実施の形態１において
は４値ＦＳＫ復調回路について説明した。さて、４値Ｆ
ＳＫ復調回路では、近年ダイレクトコンバージョン信号
によるダイレクトコンバージョン復調回路が提案されて
いる。ダイレクトコンバージョン復調回路については、
例えば、１９９６年電子情報通信学会通信ソサエティ大
会予稿集Ｂ−３７０「ダイレクトコンバージョン方式用
４値ＦＳＫ復調回路の小型化に関する一検討」に記載さ
れている。

【００４６】このダイレクトコンバージョン復調回路に
本発明を適用した場合の４値ＦＳＫ復調回路の構成ブロ
ック図が図３に示されている。

【００４７】図３に示されている構成ブロック図におい
ては、受信信号をＩチャネルとＱチャネルとに分離し、
それぞれ２値成形した信号を利用している。

【００４８】これらの信号は、それぞれＩ−ＣＨ信号、
Ｑ−ＣＨ信号と呼ぶ。更に、本実施の形態にかかるダイ
レクトコンバージョン方式による４値ＦＳＫ復調回路
は、第１ディスクリ検波回路４０ａと、第２ディスクリ
検波回路４０ｂとを備えている。前記Ｉ−ＣＨ信号及び
Ｑ−ＣＨ信号の双方とも第１ディスクリ検波回路４０ａ
及び第２ディスクリ検波回路４０ｂに供給されている。

【００４９】第１ディスクリ検波回路４０ａは、図１に
おける第１ディスクリ検波回路２０ａ及び第２ディスク
リ検波回路２０ｂに相当する構成であり、２つの出力信
号、即ちディスクリ出力信号ａとディスクリ出力信号ｂ
とを出力する。ディスクリ出力信号ａは、第１加算器４
２ａに供給され、周波数誤差検出回路４４の出力する誤
差検出信号と、このディスクリ出力信号ａとの加算が行
われる。加算の結果得られた信号は、第１判定回路４６
ａに供給される。この第１判定回路４６ａは、図１にお
ける第１判定回路２６ａに相当する判定回路であり、図
１と同様に復調すべきディジタルデータの上位ビットの
判定を行う。第１ディスクリ検波回路４０ａは、図１に
おける第２ディスクリ検波回路２０ｂと同様の出力信号
であるディスクリ出力信号ｂをも出力する。このディス
クリ出力信号ｂは、第２加算器４２ｂに供給され、周波
数誤差検出回路４４の誤差検出信号と加算される。加算
の結果得られた信号は第２判定回路４６ｂに供給され
る。この第２判定回路４６ｂは、図１における第２判定
回路２６ｂと同様の判定回路であり、図１と同様に復調
すべきディジタルデータの下位ビットを判定する。

【００５０】図３に示されている第２ディスクリ検波回
路４０ｂは、図１における第３ディスクリ検波回路２０
ｃに相当する検波回路であり、第１ディスクリ検波回路
４０ａに比べて検波傾斜の小さな検波回路である。この
第２ディスクリ検波回路４０ｂの出力信号であるディス
クリ出力信号ｃは、上記周波数誤差検出回路４４及びク
ロック再生回路４８に供給される。

【００５１】周波数誤差検出回路４４は、ディスクリ出
力信号ｃに基づき、周波数誤差の検出を行う。この検出
の結果得られた誤差検出信号は、上記第１加算器４２
ａ、第２加算器４２ｂに供給されると共に、後述するク
ロック再生回路４８にも供給される。クロック再生回路
４８は、ディジタルデータの判定タイミングを表すクロ
ック信号を再生する回路である。クロック再生回路４８
は、ディスクリ出力信号ｃ及び周波数誤差検出回路４４
の誤差検出信号に基づきクロック信号を再生するのであ
る。このクロック再生回路４８が再生するクロック信号
は、第１判定回路４６ａ及び第２判定回路４６ｂに供給
され、判定するタイミングを規定する。

【００５２】図３に示されているダイレクトコンバージ
ョン方式の４値ＦＳＫ復調回路の第１ディスクリ検波回
路４０ａと第２ディスクリ検波回路４０ｂとの詳細な機
能ブロック図が図４に示されている。図４（１）には第
１ディスクリ検波回路４０ａの機能ブロック図が示され
ており、図４（２）には第２ディスクリ検波回路４０ｂ
の機能ブロック図が示されている。図４（１）に示され
ているように、第１ディスクリ検波回路４０ａは２つの
遅延回路、即ち第１遅延回路５０ａと第２遅延回路５０
ｂとを有している。第１遅延回路５０ａは、Ｉ−ＣＨ信
号をτ１だけ時間遅延させる遅延回路である。また、第
２遅延回路５０ｂは、第１遅延回路５０ａと同様にτ１
の遅延時間を有し、Ｑ−ＣＨ信号をτ１だけ時間遅延さ
せる遅延回路である。

【００５３】図４（１）に示されているように、第１遅
延回路５０ａの出力信号は第１乗算器５２ａと第１乗算
器５２ｂに供給されている。一方、第２遅延回路５０ｂ
の出力信号は、第３乗算器５２ｃと、第４乗算器５２ｄ
に供給されている。また、Ｉ−ＣＨ信号そのものは、第
１乗算器５２ａと第４乗算器５２ｄに供給されている。
また、Ｑ−ＣＨ信号そのものは第２乗算器５２ｂと、第
３乗算器５２ｃに供給されている。第２乗算器５２ｂ
と、第４乗算器５２ｄの出力信号は、第１加算器５４ａ
において加算され、ディスクリ出力信号ａが得られる。
また、第１乗算器５２ａの出力信号と、第３乗算器５２
ｃの出力信号とは、第２加算器５４ｂにおいて加算さ
れ、ディスクリ出力信号ｂが生成される。

【００５４】図４（２）に示されているように、第２デ
ィスクリ検波回路４０ｂは第３遅延回路５０ｃと、第４
遅延回路５０ｄとを備えている。この第３遅延回路５０
ｃと第４遅延回路５０ｄとは共に遅延時間τ２を有する
遅延回路である。Ｉ−ＣＨ信号は、第３遅延回路５０ｃ
及び第６乗算器５２ｆに供給されている。一方、Ｑ−Ｃ
Ｈ信号は、第４遅延回路５０ｄとともに、第５乗算器５
２ｅに供給されている。また、第３遅延回路５０ｃによ
って遅延されたＩ−ＣＨ信号は、第５乗算器５２ｅに供
給され、一方第４遅延回路５０ｄによって遅延されたＱ
−ＣＨ信号は第６乗算器５２ｆに供給される。

【００５５】第５乗算器５２ｅの出力信号と、第６乗算
器５２ｆの出力信号は、第３加算器５４ｃにおいて加算
され、この加算の結果ディスクリ出力信号ｃが生成され
る。

【００５６】図４（２）から明らかなように第２ディス
クリ検波回路４０ｂは、第１ディスクリ検波回路４０ａ
においてディスクリ出力信号ａを生成する回路構成と同
様の構成をなしている。しかし、第３遅延回路５０ｃや
第４遅延回路５０ｄは、第１遅延回路５０ａや第２遅延
回路５０ｂと異なる遅延時間を有しているため、ディス
クリ出力信号ａとディスクリ出力信号ｃとには差が生
じ、第２ディスクリ検波回路４０ｂの方が感度傾斜が小
さくなるように遅延時間が選択されている。具体的に
は、τ２＜τ１となるように遅延時間が選ばれているの
である。以下、式を用いてディスクリ特性について説明
する。

【００５７】まず、Ｉ−ＣＨ信号を、単にＩで表す。そ
して、同様にＱ−ＣＨ信号を単にＱと表す。そして、第
１遅延回路５０ａを通過した後のＩ−ＣＨ信号を、Ｉｄ
ｌｙ１と表し、第２遅延回路５０ｂを通過したＱ−ＣＨ
信号を、Ｑｄｌｙ１と表す。そして、第３遅延回路５０
ｃを通過したＩ−ＣＨ信号をＩｄｌｙ２と表し、第４遅
延回路５０ｄを通過したＱーＣＨ信号をＱｄｌｙ１と表
す。このように、各信号を表すと、それぞれの信号は以
下のような式で表すことができる。

【００５８】

【数１】 このような信号のもと、ディスクリ出力信号Ａ、Ｂ、Ｃ
は次の式のように表すことができる。

【００５９】

【数２】 このようなディスクリ出力信号Ａ、Ｂ、Ｃは図５に示さ
れた各グラフで表される検波特性となる。

【００６０】図５（１）、（２）、（３）に示されてい
るグラフは、いずれも横軸が周波数を表し、縦軸は検波
回路の出力信号の値を表す。図５（１）（２）に示され
ているように、ディスクリ出力信号ａ、ｂは共に検波傾
斜が大きいが、入力されるベースバンド周波数範囲（こ
の範囲は、−ｆ〜＋ｆ）に対して単純増加ではないため
検波可能な周波数範囲は狭いものである。しかし、ディ
スクリ出力信号ａは、図３において説明したように上位
ビットの判定さえできればよく、具体的には入力周波数
が、中心周波数より高いか、又は低いかのみを判定しさ
えすればよい。そのため、周波数の高低を判定するに十
分な検波特性であればよいため、入力ベースバンド信号
の周波数範囲が狭いことは大きな問題とはならない。

【００６１】さらにディスクリ出力信号ｂは、ディスク
リ出力信号ａと同様に、周波数範囲は狭いものの、周波
数の中心周波数からの偏差の絶対値を判定するには十分
な検波特性を有している。これは図３において説明した
ように、ディスクリ出力信号ｂは下位ビットの判定に用
いられる検波信号であり、この検波信号においては中心
周波数からの偏差が小さいか大きいか、即ち、偏差の絶
対値を正確にもとめられれば十分なのである。

【００６２】更に、ディスクリ出力信号ａ，ｂの双方と
も検波傾斜が大きいため、周波数の正負の判定や周波数
の絶対値の判定のみを考えた場合には検波傾斜の小さい
ディスクリ出力信号ｃよりも高精度に判定を行えるとい
う特徴を有する。

【００６３】一方、この復調回路におけるローカル周波
数の周波数ズレなどによる周波数誤差の検出や、この検
出誤差による判定タイミングの補正が必要となるクロッ
ク再生回路などについては、検波傾斜の大きいディスク
リ出力信号ａ、ｂを使うのは妥当ではない。それは入力
ベースバンド信号としての周波数範囲が狭いからであ
る。むしろこのローカル周波数の周波数ズレなどについ
ては検波傾斜がそれほど大きい必要はない。そのため、
本実施の形態においてはローカル周波数の周波数ズレな
どを検出する目的には、検波周波数範囲の広いディスク
リ検波出力信号ｃを利用しているのである。

【００６４】以上述べたように、本実施の形態によれ
ば、ダイレクトコンバージョン方式を採用した４値ＦＳ
Ｋ復調回路においても、検波傾斜の大きな回路と検波傾
斜の小さな回路を用意し、実施の形態１と同様の効果を
奏する。即ち、復調すべきディジタルデータの値の判定
については検波傾斜の大きな検波回路を用い、その一方
ローカルな周波数ズレなどの検出については検波傾斜の
小さな検波回路を用いている。

【００６５】従って、安定な復調特性を維持しつつ、デ
ィジタルデータの高精度な復調を可能とするＦＳＫ復調
回路を実現することができる。

【００６６】

【発明の効果】以上述べたように、判定タイミングや周
波数誤差検出など広帯域な検波周波数範囲が必要な回路
部分と、精密な検波特性が必要なディジタルデータの判
定部分と、の２つの部分に対して、本発明においてはそ
れぞれ専用の検波回路を設けている。これら２種類の部
分に対してそれぞれ設けられている検波回路は、異なる
検波特性を有しており、その結果、安定した検波特性を
実現しつつ精密な復調特性が得られる復調回路を実現す
ることができる。

【００６７】具体的には、本発明によれば、以下の効果
を奏する。

【００６８】本発明によれば、検波傾斜の異なる検波回
路を有しているため、目的に応じた検波精度や検波周波
数範囲を有する検波信号を得ることができる。

【００６９】本発明によれば、検波傾斜の大きな検波信
号を用いて復調信号の値の判定を行っているので、精度
の向上したＦＳＫ復調回路が得られる。

【００７０】本発明によれば、検波傾斜の小さな検波信
号を用いて周波数誤差の検出を行っているので、安定し
た復調を行うことができるＦＳＫ復調回路が得られる。

【００７１】本発明によれば、検波傾斜の小さな検波信
号を用いて復調信号の値の判定を行うタイミングを規定
するクロックを再生しているので、安定した復調を行う
ことができるＦＳＫ復調回路が得られる。

【００７２】本発明によれば、ダイレクトコンバージョ
ン方式の復調回路においても、上記各発明と同様に検波
特性の異なる検波回路を用いることができる。その結
果、ダイレクトコンバージョン方式の復調回路において
も、上記各発明と同様の効果を奏することができる。

【図面の簡単な説明】

【図１】 本実施の形態に係る４値ＦＳＫ復調回路の構
成ブロック図である。

【図２】 図１に示されている３個のディスクリ検波回
路の検波特性を表す説明図である。

【図３】 ダイレクトコンバージョン方式を採用した場
合の４値ＦＳＫ復調回路の構成ブロック図である。

【図４】 ダイレクトコンバージョン方式を採用したデ
ィスクリ検波回路の機能ブロック図である。

【図５】 図４に示されているダイレクトコンバージョ
ン方式を採用したディスクリ検波回路のディスクリ検波
特性を表す説明図である。

【図６】 ４値ＦＳＫ検波出力と判定データの関係を表
す説明図である。

【図７】 ディスクリ検波特性において、検波傾斜と検
波周波数範囲の関係を表す説明図である。

【図８】 ディスクリ検波回路の機能ブロック図であ
る。

【符号の説明】

１０ 遅延回路、１２ 乗算器、１４ ローパスフィル
タ、２０ａ 第１ディスクリ検波回路、２０ｂ 第２デ
ィスクリ検波回路、２０ｃ 第３ディスクリ検波回路、
２２ａ 第１加算器、２２ｂ 第２加算器、２４ 周波
数誤差検出回路、２６ａ 第１判定回路、２６ｂ 第２
判定回路、２８ クロック再生回路、４０ａ 第１ディ
スクリ検波回路、４０ｂ 第２ディスクリ検波回路、４
２ａ 第１加算器、４２ｂ 第２加算器、４４ 周波数
誤差検出回路、４８ クロック再生回路、４６ａ 第１
判定回路、４６ｂ 第２判定回路、５０ａ 第１遅延回
路、５０ｂ 第２遅延回路、５０ｃ 第３遅延回路、５
０ｄ 第４遅延回路、５２ａ 第１乗算器、５２ｂ 第
２乗算器、５２ｃ 第３乗算器、５２ｄ 第４乗算器、
５２ｅ 第５乗算器、５２ｆ 第６乗算器、５４ａ 第
１加算器、５４ｂ第２加算器、５４ｃ 第３加算器。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ディスクリ検波回路を有するＦＳＫ復調
   回路において、 第１のディスクリ検波回路と、 前記第１のディスクリ検波回路より検波傾斜の小さな第
   ２のディスクリ検波回路と、 を含むことを特徴とするＦＳＫ復調回路。
2. 【請求項２】 請求項１記載のＦＳＫ復調回路におい
   て、 前記第１のディスクリ検波回路の検波出力信号に基づ
   き、復調信号の値の判定を行う判定回路、 を含むことを特徴とするＦＳＫ復調回路。
3. 【請求項３】 請求項１記載のＦＳＫ復調回路におい
   て、 前記第２のディスクリ検波回路の検波出力信号に基づ
   き、周波数誤差の検出を行う周波数誤差検出回路、 を含むことを特徴とするＦＳＫ復調回路。
4. 【請求項４】 請求項１記載のＦＳＫ復調回路におい
   て、 前記第２のディスクリ検波回路の検波出力信号に基づ
   き、復調信号の値の判定タイミングを決定するクロック
   信号を再生するクロック再生回路、 を含むことを特徴とするＦＳＫ復調回路。
5. 【請求項５】 請求項１乃至４記載のＦＳＫ復調回路に
   おいて、 前記第１のディスクリ検波回路及び前記第２のディスク
   リ検波回路が、ダイレクトコンバージョン方式によるデ
   ィスクリ検波回路であることを特徴とするＦＳＫ復調回
   路。