JP2011097314A - 多相クロック発生回路 - Google Patents
多相クロック発生回路 Download PDFInfo
- Publication number
- JP2011097314A JP2011097314A JP2009248432A JP2009248432A JP2011097314A JP 2011097314 A JP2011097314 A JP 2011097314A JP 2009248432 A JP2009248432 A JP 2009248432A JP 2009248432 A JP2009248432 A JP 2009248432A JP 2011097314 A JP2011097314 A JP 2011097314A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- clock
- input
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 8
- 101000622137 Homo sapiens P-selectin Proteins 0.000 description 18
- 102100023472 P-selectin Human genes 0.000 description 18
- 101000873420 Simian virus 40 SV40 early leader protein Proteins 0.000 description 18
- 230000008859 change Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 230000003111 delayed effect Effects 0.000 description 9
- 238000011084 recovery Methods 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- 101100465890 Caenorhabditis elegans sel-12 gene Proteins 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 101150055492 sel-11 gene Proteins 0.000 description 3
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 2
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 2
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00019—Variable delay
- H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
- H03K2005/00052—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter by mixing the outputs of fixed delayed signals with each other or with the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00019—Variable delay
- H03K2005/00058—Variable delay controlled by a digital setting
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/0015—Layout of the delay element
- H03K2005/00195—Layout of the delay element using FET's
- H03K2005/00208—Layout of the delay element using FET's using differential stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00286—Phase shifter, i.e. the delay between the output and input pulse is dependent on the frequency, and such that a phase difference is obtained independent of the frequency
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
【解決手段】多相クロック発生回路10は、位相の異なる複数のリファレンスクロックから位相補間を用いて任意位相の多相クロックを生成する。位相選択回路12は、制御信号に応じてスルー・レイトが変化する可変スルー・レイト回路である。位相補間回路13-1、13-2は、位相選択回路12を通じて入力される互いに90°位相の相違する2つのリファレンスクロックを補間して中間の位相の出力クロックを生成する。
【選択図】図1
Description
図1を参照すると、本発明の第1の実施形態にかかる多相クロック発生回路10は、4つのクロック入力端子IN0、IN0B、IN1、IN1Bと、4つのクロック出力端子OUT0、OUT0B、OUT1、OUT1Bと、2つの制御端子SEL1、SEL2と、4つのバッファ回路11-1〜11-4と、1つの位相選択回路12と、2つの位相補間回路13-1、13-2とから構成されている。
SELC0[3:0]=少なくとも1ビットが1
SELC1[3:0]=少なくとも1ビットが1
SELC2[3:0]=全ビットが0
SELC3[3:0]=全ビットが0
ここで、SELC0[3:0]とSELC1[3:0]で1となるビットの数は互いに等しい。SELC[15:0]が状態1にあるとき、SELC[15:0]=(0011)iと表現する。iは、SELC0[3:0]とSELC1[3:0]で1となるビットの個数を示す。
SELC0[3:0]=全ビットが0
SELC1[3:0]=少なくとも1ビットが1
SELC2[3:0]=少なくとも1ビットが1
SELC3[3:0]=全ビットが0
ここで、SELC1[3:0]とSELC2[3:0]で1となるビットの数は互いに等しい。SELC[15:0]が状態2にあるとき、SELC[15:0]=(0110)iと表現する。iは、SELC1[3:0]とSELC2[3:0]で1となるビットの個数を示す。
SELC0[3:0]=全ビットが0
SELC1[3:0]=全ビットが0
SELC2[3:0]=少なくとも1ビットが1
SELC3[3:0]=少なくとも1ビットが1
ここで、SELC2[3:0]とSELC3[3:0]で1となるビットの数は互いに等しい。SELC[15:0]が状態3にあるとき、SELC[15:0]=(1100)iと表現する。iは、SELC2[3:0]とSELC3[3:0]で1となるビットの個数を示す。
SELC0[3:0]=少なくとも1ビットが1
SELC1[3:0]=全ビットが0
SELC2[3:0]=全ビットが0
SELC3[3:0]=少なくとも1ビットが1
ここで、SELC0[3:0]とSELC3[3:0]で1となるビットの数は互いに等しい。SELC[15:0]が状態4にあるとき、SELC[15:0]=(1001)iと表現する。iは、SELC0[3:0]とSELC3[3:0]で1となるビットの個数を示す。
11-1〜11-4…バッファ回路
12…位相選択回路
13-1、13-2…位相補間回路
Claims (8)
- 位相の異なる複数のリファレンスクロックから1以上の任意位相のクロックを生成する多相クロック発生回路であって、
第1の制御信号に応じてスルー・レイトが変化する可変スルー・レイト回路と、
該可変スルー・レイト回路を通じて入力される互いに90°位相の相違する2つのリファレンスクロックを、第2の制御信号に応じて補間して中間の位相の出力クロックを生成する1以上の位相補間回路とを備えることを特徴とする多相クロック発生回路。 - 前記可変スルー・レイト回路は、前記複数のリファレンスクロックの中から前記1以上の位相補間回路へ出力するリファレンスクロックを前記第1の制御信号に応じて選択するための複数のスイッチを備えていることを特徴とする請求項1に記載の多相クロック発生回路。
- 前記複数のスイッチは、オン時の抵抗値が前記第1の制御信号に応じて変化することを特徴とする請求項2に記載の多相クロック発生回路。
- 前記複数のスイッチは、複数のパストランジスタの並列回路により構成され、前記第1の制御信号に応じてオンするパストランジスタの数が変化することを特徴とする請求項2または3に記載の多相クロック発生回路。
- 前記パストランジスタは、pMOSトランジスタで構成されることを特徴とする請求項4に記載の多相クロック発生回路。
- 前記可変スルー・レイト回路は、0系入力としての0°、90°、180°、270°の4種類のリファレンスクロックと、1系入力としての0°、90°、180°、270°の4種類のリファレンスクロックとを入力し、それぞれのリファレンスクロックを選択するための前記スイッチのオン、オフを前記第1の制御信号に応じて制御することにより、互いに90°位相の相違する2つのリファレンスクロックを前記1以上の位相補間回路へ入力することを特徴とする請求項4または5に記載の多相クロック発生回路。
- 前記第1の制御信号は、それぞれnビットの第10、第11、第12、および第13の制御信号から構成され、
前記可変スルー・レイト回路は、
前記第10の制御信号に応じてオン、オフが制御され、0系入力の0°のリファレンスクロックを第1の位相補間回路の一方の入力端子に入力するための第1のスイッチと、
前記第12の制御信号に応じてオン、オフが制御され、0系入力の180°のリファレンスクロックを第1の位相補間回路の一方の入力端子に入力するための第2のスイッチと、
前記第10の制御信号に応じてオン、オフが制御され、0系入力の90°のリファレンスクロックを第2の位相補間回路の一方の入力端子に入力するための第3のスイッチと、
前記第12の制御信号に応じてオン、オフが制御され、0系入力の270°のリファレンスクロックを第2の位相補間回路の一方の入力端子に入力するための第4のスイッチと、
前記第11の制御信号に応じてオン、オフが制御され、1系入力の90°のリファレンスクロックを第1の位相補間回路の他方の入力端子に入力するための第5のスイッチと、
前記第13の制御信号に応じてオン、オフが制御され、1系入力の270°のリファレンスクロックを第1の位相補間回路の他方の入力端子に入力するための第6のスイッチと、
前記第12の制御信号に応じてオン、オフが制御され、1系入力の180°のリファレンスクロックを第2の位相補間回路の他方の入力端子に入力するための第7のスイッチと、
前記第13の制御信号に応じてオン、オフが制御され、1系入力の0°のリファレンスクロックを第2の位相補間回路の他方の入力端子に入力するための第8のスイッチとを備えることを特徴とする請求項6に記載の多相クロック発生回路。 - 位相の異なる複数のリファレンスクロックから1以上の任意位相のクロックを生成する多相クロック発生方法であって、
可変スルー・レイト回路のスルー・レイトが、前記リファレンスクロックの周波数に応じたスルー・レイトとなるように、第1の制御信号により前記可変スルー・レイト回路のスルー・レイトを変更し、
前記可変スルー・レイト回路を通じて、互いに90°位相の相違する2つのリファレンスクロックを、1以上の位相補間回路に入力し、
前記1以上の位相補間回路が、第2の制御信号に応じて、入力された2つのリファレンスクロックを補間して中間の位相の出力クロックを生成して出力する、
ことを特徴とする多相クロック発生方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009248432A JP5499635B2 (ja) | 2009-10-29 | 2009-10-29 | 多相クロック発生回路 |
US12/888,207 US8169247B2 (en) | 2009-10-29 | 2010-09-22 | Multiphase clock generation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009248432A JP5499635B2 (ja) | 2009-10-29 | 2009-10-29 | 多相クロック発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011097314A true JP2011097314A (ja) | 2011-05-12 |
JP5499635B2 JP5499635B2 (ja) | 2014-05-21 |
Family
ID=43924732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009248432A Expired - Fee Related JP5499635B2 (ja) | 2009-10-29 | 2009-10-29 | 多相クロック発生回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8169247B2 (ja) |
JP (1) | JP5499635B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013046271A (ja) * | 2011-08-25 | 2013-03-04 | Nec Corp | 多相クロック発生回路、及び多相クロック発生方法 |
US8811559B1 (en) | 2011-11-04 | 2014-08-19 | Panasonic Corporation | Timing recovery circuit and receiver circuit including the same |
JP2014192588A (ja) * | 2013-03-26 | 2014-10-06 | Fujitsu Ltd | クロック位相補間回路およびデータ送受信回路 |
US9001953B2 (en) | 2013-01-28 | 2015-04-07 | Fujitsu Semiconductor Limited | Phase interpolation circuit and receiver circuit |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8732511B2 (en) | 2011-09-29 | 2014-05-20 | Lsi Corporation | Resistor ladder based phase interpolation |
TWI513193B (zh) * | 2012-11-30 | 2015-12-11 | Global Unichip Corp | 相位偏移抵消電路及相關的時脈產生器 |
JP6372166B2 (ja) * | 2014-05-27 | 2018-08-15 | 富士通株式会社 | 位相補間器 |
WO2018182585A1 (en) * | 2017-03-29 | 2018-10-04 | Intel IP Corporation | Multiphase signal generators, frequency multipliers, mixed signal circuits, and methods for generating phase shifted signals |
CN114629496A (zh) * | 2020-12-11 | 2022-06-14 | 扬智科技股份有限公司 | 相位内插装置及其时钟信号选择器 |
US11711200B2 (en) | 2021-12-16 | 2023-07-25 | Analog Devices, Inc. | Multiphase clock generators with digital calibration |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04154314A (ja) * | 1990-10-18 | 1992-05-27 | Nec Ic Microcomput Syst Ltd | 出力回路 |
JPH05191241A (ja) * | 1992-01-16 | 1993-07-30 | Fujitsu Ltd | 半導体集積回路 |
JPH06274565A (ja) * | 1993-03-18 | 1994-09-30 | Fujitsu Ltd | 論理シミュレーション用のデータ作成方法,論理シミュレーション方法及び論理シミュレータ |
JPH10199990A (ja) * | 1997-01-14 | 1998-07-31 | Dainippon Printing Co Ltd | 着目ゲート出力の特性抽出方法 |
JP2001024489A (ja) * | 1999-07-05 | 2001-01-26 | Nippon Telegr & Teleph Corp <Ntt> | 遅延発生器ならびにその遅延発生器を用いた周波数シンセサイザおよび逓倍器 |
JP2001160742A (ja) * | 1999-12-01 | 2001-06-12 | Matsushita Electric Ind Co Ltd | 信号補間回路 |
JP2001273048A (ja) * | 2000-03-24 | 2001-10-05 | Nec Corp | クロック制御回路及びクロック制御方法 |
JP2003069415A (ja) * | 2001-08-02 | 2003-03-07 | Agilent Technol Inc | 集積回路のノードにおけるディジタル信号の遷移エッジのスルー・レートを制御する方法 |
JP2004260663A (ja) * | 2003-02-27 | 2004-09-16 | Elpida Memory Inc | Dll回路 |
JP2006345405A (ja) * | 2005-06-10 | 2006-12-21 | Sony Corp | デューティ比可変回路およびこれを用いたad変換回路 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6163178A (en) * | 1998-12-28 | 2000-12-19 | Rambus Incorporated | Impedance controlled output driver |
JP5276928B2 (ja) * | 2008-08-29 | 2013-08-28 | 株式会社日立製作所 | 信号再生回路向け位相比較回路及び信号再生回路向け位相比較回路を備える光通信装置 |
-
2009
- 2009-10-29 JP JP2009248432A patent/JP5499635B2/ja not_active Expired - Fee Related
-
2010
- 2010-09-22 US US12/888,207 patent/US8169247B2/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04154314A (ja) * | 1990-10-18 | 1992-05-27 | Nec Ic Microcomput Syst Ltd | 出力回路 |
JPH05191241A (ja) * | 1992-01-16 | 1993-07-30 | Fujitsu Ltd | 半導体集積回路 |
JPH06274565A (ja) * | 1993-03-18 | 1994-09-30 | Fujitsu Ltd | 論理シミュレーション用のデータ作成方法,論理シミュレーション方法及び論理シミュレータ |
JPH10199990A (ja) * | 1997-01-14 | 1998-07-31 | Dainippon Printing Co Ltd | 着目ゲート出力の特性抽出方法 |
JP2001024489A (ja) * | 1999-07-05 | 2001-01-26 | Nippon Telegr & Teleph Corp <Ntt> | 遅延発生器ならびにその遅延発生器を用いた周波数シンセサイザおよび逓倍器 |
JP2001160742A (ja) * | 1999-12-01 | 2001-06-12 | Matsushita Electric Ind Co Ltd | 信号補間回路 |
JP2001273048A (ja) * | 2000-03-24 | 2001-10-05 | Nec Corp | クロック制御回路及びクロック制御方法 |
JP2003069415A (ja) * | 2001-08-02 | 2003-03-07 | Agilent Technol Inc | 集積回路のノードにおけるディジタル信号の遷移エッジのスルー・レートを制御する方法 |
JP2004260663A (ja) * | 2003-02-27 | 2004-09-16 | Elpida Memory Inc | Dll回路 |
JP2006345405A (ja) * | 2005-06-10 | 2006-12-21 | Sony Corp | デューティ比可変回路およびこれを用いたad変換回路 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013046271A (ja) * | 2011-08-25 | 2013-03-04 | Nec Corp | 多相クロック発生回路、及び多相クロック発生方法 |
US8803583B2 (en) | 2011-08-25 | 2014-08-12 | Nec Corporation | Polyphase clock generator |
US8811559B1 (en) | 2011-11-04 | 2014-08-19 | Panasonic Corporation | Timing recovery circuit and receiver circuit including the same |
US9001953B2 (en) | 2013-01-28 | 2015-04-07 | Fujitsu Semiconductor Limited | Phase interpolation circuit and receiver circuit |
JP2014192588A (ja) * | 2013-03-26 | 2014-10-06 | Fujitsu Ltd | クロック位相補間回路およびデータ送受信回路 |
Also Published As
Publication number | Publication date |
---|---|
US8169247B2 (en) | 2012-05-01 |
US20110102028A1 (en) | 2011-05-05 |
JP5499635B2 (ja) | 2014-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5499635B2 (ja) | 多相クロック発生回路 | |
JP5716609B2 (ja) | 多相クロック発生回路、及び多相クロック発生方法 | |
KR102599904B1 (ko) | 다상 클록 듀티 사이클 및 스큐 측정 및 보정 | |
KR100436604B1 (ko) | 클럭 제어회로 및 클럭 제어방법 | |
US7180352B2 (en) | Clock recovery using clock phase interpolator | |
US6552619B2 (en) | Multi-channel clock recovery circuit | |
KR101083674B1 (ko) | 다중 위상 클럭 생성 회로 | |
US10484167B2 (en) | Circuit for and method of receiving a signal in an integrated circuit device | |
JPH11261408A (ja) | 位相インターポレータ、タイミング信号発生回路、および、該タイミング信号発生回路が適用される半導体集積回路装置並びに半導体集積回路システム | |
JP2002190724A (ja) | クロックアンドデータリカバリ回路とそのクロック制御方法 | |
JP6155659B2 (ja) | 位相補間回路および受信回路 | |
US8995600B1 (en) | CMOS interpolator for a serializer/deserializer communication application | |
US7557602B2 (en) | Pre-emphasis circuit including slew rate controllable buffer | |
US10171091B2 (en) | Phase interpolator for interpolating phase of delay clock signal and device including the same and for performing data sampling by using phase interpolated clock signal | |
US20110043399A1 (en) | Return to zero digital to analog converter and converting method thereof | |
US8824616B1 (en) | CMOS interpolator for a serializer/deserializer communication application | |
Souliotis et al. | Phase interpolator with improved linearity | |
EP1130776B1 (en) | Load equalization in digital delay interpolators | |
KR20200117634A (ko) | 데이터 직렬화 회로 | |
JP2009152682A (ja) | 位相差平滑化装置 | |
US9780797B2 (en) | CMOS interpolator for a serializer/deserializer communication application | |
JP2014171039A (ja) | 多相クロック発生回路及びそのクロック発生方法 | |
US20040135612A1 (en) | Delayed tap signal generating circuit for controlling delay by interpolating two input clocks | |
KR20050115703A (ko) | 반도체 메모리 장치의 클럭신호 발생회로 및 클럭신호발생방법 | |
JP2014082597A (ja) | Pwm信号生成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20120717 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120914 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5499635 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |