JP6155659B2

JP6155659B2 - 位相補間回路および受信回路

Info

Publication number: JP6155659B2
Application number: JP2013012797A
Authority: JP
Inventors: 寿栄加藤
Original assignee: Socionext Inc
Current assignee: Socionext Inc
Priority date: 2013-01-28
Filing date: 2013-01-28
Publication date: 2017-07-05
Anticipated expiration: 2033-01-28
Also published as: JP2014146869A; US9001953B2; US20140211898A1

Description

本発明は、位相補間回路および受信回路に関し、例えば位相を補間する位相補間回路および受信回路に関する。

高速の受信信号を受信する受信回路においては、ＣＤＲ（Clock Data Recovery）回路が用いられている。受信回路は、クロック信号に基づき受信信号からデータを取得する。しかしながら、受信信号とクロック信号との位相が異なると受信信号から取得するデータを取りこぼすことがある。そこで、データとクロック信号との位相差を検出し、位相差からクロック信号の位相を調整する。クロック信号の位相を調整するために、複数の参照クロック信号からクロック信号を生成する位相補間回路が知られている（例えば特許文献１から５）。

特開２００４−２８２３６０号公報特開２０１１−０９７３１４号公報特開２００４−１５９１６３号公報特開２００７−２０８６１６号公報特開２００９−２１２９２２号公報

位相補間回路は、受信信号とクロック信号との位相差からＰＩ（Phase Interpolator）コードを生成する。ＰＩコードに基づき複数の位相の異なる参照クロック信号を重み付けし結合することによりクロック信号の位相を調整する。ＰＩコードに対し、クロック信号の位相変化が線形的であることが好ましい。

本補間回路および受信回路は、出力信号の位相変化の線形性を高めることを目的とする。

位相の異なる複数の第１参照信号を第１比率で重み付けし結合することにより第１中間信号を生成する第１ミキサー回路と、前記複数の第１参照信号とはそれぞれ一定位相ずれた複数の第２参照信号を前記第１比率と同じ第２比率で重み付けし結合することにより第２中間信号を生成する第２ミキサー回路と、前記第１中間信号と前記第２中間信号とを結合させることにより出力信号を生成する第３回路と、を具備し、前記複数の第１参照信号のうち位相が隣接する信号間の位相差は同じであり、前記複数の第２参照信号のうち位相が隣接する信号間の位相差は同じであり、前記複数の第２参照信号の位相は、それぞれ前記複数の第１参照信号のうち位相が隣接する信号の間の位相であることを特徴とする位相補間回路を用いる。

クロック信号に基づき受信信号のデータを取得するレシーバと、前記データに基づいて前記受信信号と前記クロック信号との位相差を検出する検出回路と、前記位相差に基づいて前記クロック信号の位相を調整する位相補間回路と、を具備し、前記位相補間回路は、位相の異なる複数の第１参照クロック信号を第１比率で重み付けし結合することにより第１中間信号を生成する第１ミキサー回路と、前記複数の第１参照クロック信号とはそれぞれ一定位相ずれた複数の第２参照クロック信号を前記第１比率と同じ第２比率で重み付けし結合することにより第２中間信号を生成する第２ミキサー回路と、前記第１中間信号と前記第２中間信号とを結合させることにより前記クロック信号を生成する第３回路とを含み、前記複数の第１参照クロック信号のうち位相が隣接する信号間の位相差は同じであり、前記複数の第２参照クロック信号のうち位相が隣接する信号間の位相差は同じであり、前記複数の第２参照クロック信号の位相は、それぞれ前記複数の第１参照クロック信号のうち位相が隣接する信号の間の位相であることを特徴とする受信回路を用いる。

本補間回路および受信回路によれば、出力信号の位相変化の線形性を高めることができる。

図１は、位相補間回路が用いられるＣＤＲ回路のブロック図である。図２は、比較例１に係る位相補間回路のブロック図である図３は、ミキサーの回路の例を示す回路図である。図４は、ＰＩコードとクロック信号ＯＵＴ０の位相、参照クロック信号ＣＫ０とＣＫ９０の重み付け比率の例を示す図である。図５は、比較例１において生成されるクロック信号を示す図である。図６は、比較例１におけるミキサーからの出力信号ＯＵＴ１を示す図である。図７は、比較例１におけるバッファからの出力信号ＯＵＴ０を示す図である。図８は、ＰＩコードに対するクロック信号の位相を示す図である。図９は、比較例２に係る位相補間回路のブロック図である。図１０は、ＰＩコードとクロック信号ＯＵＴ０の位相、参照クロック信号ＣＫ０、ＣＫ４５、ＣＫ９０およびＣＫ１３５の重み付け比率の例を示す図である。図１１は、比較例２におけるバッファから出力されるクロック信号ＯＵＴ０を示す図である。図１２は、実施例１に係る位相補間回路のブロック図である。図１３は、比較例１および実施例１のミキサーからの出力信号ＯＵＴ１を示す図である。図１４は、実施例１のミキサーからの出力信号ＯＵＴ１を示す図である。図１５は、実施例１におけるバッファから出力されるクロック信号ＯＵＴ０を示す図である。図１６は、ＰＩコードに対するクロック信号の位相を示す図である。

図１は、位相補間回路が用いられるＣＤＲ回路のブロック図である。図１を参照し、ＣＤＲ回路５０は、レシーバ５２、位相検出回路５４、デジタルフィルタ５６、ＰＬＬ（Phase Locked Loop）回路５８および位相補間回路６０を備えている。ＣＤＲ回路５０は、例えばシステムＬＳＩ（Large Scale Integrated Circuit）として同一半導体チップ上に形成される。位相補間回路６０は、ＰＩコード生成回路６２およびミキサー６４を備えている。入力端子６６には受信信号が入力する。レシーバ５２は、クロック信号に基づき受信信号のデータを取得する。例えば、レシーバ５２は、クロック信号のアップまたはダウンに対応する時間の受信信号をデータ信号として取得する。データ信号は出力端子６８から出力される。位相検出回路５４は、データ信号から、受信信号とクロック信号との位相差を検出する。デジタルフィルタ５６は、検出された信号をフィルタリングする。

ＰＬＬ回路５８は、位相補間回路６０に参照クロック信号を出力する。ＰＩコード生成回路６２は、デジタルフィルタ５６の出力信号からＰＩコードを生成する。このように、ＰＩコード生成回路６２は、受信信号とクロック信号との位相差に基づきＰＩコードを生成する。ミキサー６４は、ＰＩコードに基づき位相の異なる複数の参照クロック信号をミキシングし、クロック信号を生成する。このように、位相補間回路６０は、位相の異なる複数の参照クロック信号を用い、位相を補間することによりクロック信号を生成する。

次に、比較例について説明する。図２は、比較例１に係る位相補間回路のブロック図である。図２を参照し、位相補間回路１０２は、ミキサー１２、１６、ＰＩコード生成回路２０およびバッファ２２を備えている。ミキサー１２は、４相の参照クロック信号ＣＫ０、ＣＫ９０、ＣＫ１８０およびＣＫ２７０を重み付けし結合することにより信号ＯＵＴ１およびＯＵＴ２を出力する。ミキサー１６は、参照クロック信号ＣＫ９０、ＣＫ１８０、ＣＫ２７０およびＣＫ０を重み付けし結合することにより信号ＯＵＴ３およびＯＵＴ４を出力する。バッファ２２（例えばインバータ）に、ミキサー１２および１６の出力信号ＯＵＴ１、ＯＵＴ２、ＯＵＴ３およびＯＵＴ４がそれぞれ入力する。バッファ２２（例えばインバータ）は、出力信号ＯＵＴ１からＯＵＴ４をそれぞれ増幅しクロック信号ＯＵＴ０、ＯＵＴ９０、ＯＵＴ１８０およびＯＵＴ２７０としてそれぞれ出力する。ＰＩコード生成回路２０は、図１のデジタルフィルタ５６の出力信号に基づきＰＩコードを生成し、ミキサー１２および１６に出力する。ＰＩコードは、複数の参照信号を結合するときの重み付けの比率を示すコードである。

参照クロック信号ＣＫ０、ＣＫ９０、ＣＫ１８０およびＣＫ２７０は、位相がそれぞれ０°、９０°、１８０°および２７０°の参照クロック信号である。クロック信号ＯＵＴ０、ＯＵＴ９０、ＯＵＴ１８０およびＯＵＴ２７０は、位相がそれぞれ０°、９０°、１８０°および２７０°のクロック信号である。

図３は、ミキサーの回路の例を示す回路図である。図３を参照し、ミキサー１２は、回路４２から４８を備えている。各回路４２から４８は、トランジスタ３２から３８および抵抗Ｒ１およびＲ２を備えている。トランジスタ３２から３８は、例えばＮ型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。

トランジスタ３２および３４のドレインは、それぞれ抵抗Ｒ１およびＲ２を介し電源ＶＤＤに接続されている。トランジスタ３２および３４のドレインと抵抗Ｒ１およびＲ２との間のノードがそれぞれノードＮ５およびＮ６である。トランジスタ３２および３４のソースは共通に接続し、トランジスタ３６を介し電源ＶＳＳに接続されている。トランジスタ３２およびトランジスタ３４のゲートにはそれぞれ参照クロック信号ＣＫ０およびＣＫ１８０が入力する。

トランジスタ３６のドレインは、トランジスタ３２および３４のソースに接続され、ソースは電源ＶＳＳに接続される。トランジスタ３６は、トランジスタ３２および３４に電流を流す電流源として機能する。トランジスタ３６および３８はカレントミラー回路である。トランジスタ３８のドレインからソースに流れる電流ＩＡの一定比の電流がトランジスタ３６に流れる。これにより、電流ＩＡの大きさを変えることにより、トランジスタ３２および３４を流れる電流を制御できる。

回路４４のトランジスタ３２および３４のゲートにそれぞれ参照クロック信号ＣＫ９０およびＣＫ２７０が入力する。回路４６のトランジスタ３２および３４のゲートにそれぞれ参照クロック信号ＣＫ１８０およびＣＫ０が入力する。回路４８のトランジスタ３２および３４のゲートにそれぞれ参照クロック信号ＣＫ２７０およびＣＫ９０が入力する。回路４４から４８のトランジスタ３８にそれぞれ電流ＩＢからＩＤが流れる。

回路４２から４８のノードＮ５は結合され、信号ＯＵＴ１として出力される。回路４２から４８のノードＮ６は結合され、信号ＯＵＴ２として出力される。電流ＩＡからＩＤを所望の比率とすることにより、クロック信号ＯＵＴ０およびＯＵＴ１８０の位相を所望の値に制御できる。電流ＩＡからＩＤはＩＰコードに対応し制御される。ミキサー１２は例えば差動入力差動出力構成である。これは、ミキサー１２を安定に動作させるためである。

例えば、位相を０°から９０°の間で制御する場合は、電流ＩＣおよびＩＤを０とし、電流ＩＡとＩＢとの比を所望の比とする。これにより、クロック信号ＯＵＴ０の位相は０°から９０°の間の所望の値にすることができる。電流ＩＤおよびＩＡを０とし、電流ＩＢとＩＣとの比を所望の比とすることにより、クロック信号ＯＵＴ０の位相を９０°から１８０°の間の所望の値にすることができる。電流ＩＡおよびＩＢを０とし、電流ＩＣとＩＤとの比を所望の比とすることにより、クロック信号ＯＵＴ０の位相を１８０°から２７０°の間の所望の値にすることができる。電流ＩＢおよびＩＣを０とし、電流ＩＤとＩＡとの比を所望の比とすることにより、クロック信号ＯＵＴ０の位相を２７０°から３６０°の間の所望の値にすることができる。

図４は、ＰＩコードとクロック信号ＯＵＴ０の位相、参照クロック信号ＣＫ０とＣＫ９０の重み付け比率の例を示す図である。ＰＩコードが０から３２対応しクロック信号ＯＵＴ０の位相を０°から９０°とする。このため、参照クロック信号ＣＫ０とＣＫ９０の重み付け比率を４８：０から０：４８の値に設定する。クロック信号ＯＵＴ０の位相を９０°から１８０°の範囲で制御する場合の参照クロック信号ＣＫ９０とＣＫ１８０の重み付け比率も同様である。１８０°から２７０°の範囲および２７０°から３６０°の範囲で制御する場合も同様である。

ミキサー１６において、回路４２のトランジスタ３２および３４のゲートにそれぞれ参照クロック信号ＣＫ９０およびＣＫ２７０が入力する。回路４４のトランジスタ３２および３４のゲートにそれぞれ参照クロック信号ＣＫ１８０およびＣＫ０が入力する。回路４６のトランジスタ３２および３４のゲートにそれぞれ参照クロック信号ＣＫ２７０およびＣＫ９０が入力する。回路４８のトランジスタ３２および３４のゲートにそれぞれ参照クロック信号ＣＫ０およびＣＫ１８０が入力する。回路４２から４８のノードＮ５は結合され、信号ＯＵＴ３として出力される。回路４２から４８のノードＮ６は結合され、信号ＯＵＴ４として出力される。その他の構成は、ミキサー１２と同じであり説明を省略する。

図５は、比較例１において生成されるクロック信号を示す図である。参照クロック信号ＣＫ０およびＣＫ９０から生成される出力クロック信号を示す図である。ＰＩコードが０、ＰＩコードが１６、およびＰＩコードが３２のときのクロック信号ＯＵＴ０を示している。ＰＩコードが０のときは、参照クロック信号ＣＫ０が１００％のときに対応する。ＰＩコードが１６のときは、参照クロック信号ＣＫ０とＣＫ９０の比率が５０：５０のときに対応する。ＰＩコードが３２のときは、参照クロック信号ＣＫ９０が１００％のときに対応する。参照クロック信号ＣＫ０およびＣＫ９０の波形が正弦波の場合、ＰＩコードに対しクロック信号ＯＵＴ０位相は線形的に変化する。しかしながら、広帯域化（例えば１ＧＨｚから５ＧＨｚ）に対応するためにはクロック信号の波形は正弦波ではない。

図６は、比較例１におけるミキサーからの出力信号ＯＵＴ１を示す図である。時間（任意座標、以下同様）に対する電圧を示している。クロック信号の波形を方形波とした場合の参照クロック信号ＣＫ０とＣＫ９０から生成されるミキサー１２からの出力信号を示す。ＰＩコードが６、１６および２４（参照クロック信号ＣＫ０とＣＫ９０との比が２０：８０、５０：５０および８０：２０）に対応する。ミキサー１２の出力信号には段７０ができる。

図７は、比較例１におけるバッファからの出力信号ＯＵＴ０を示す図である。バッファ２２はインバータであるため、ミキサー１２からの出力信号の立下りがバッファ２２からの出力信号の立ち上がりに相当する。例えば図６の信号ＯＵＴ１がハイとローの中間点７２である０．８Ｖを横切ると、図７の波形がローからハイに遷移する。図６において、中間点７２付近に波形の段７４がある場合、図７における矢印７６ように、ＰＩコードに対する立ち上がり時間が大きく変化する。これにより、ＰＩコードに対するクロック信号の位相は線形的に変化しない。

図８は、ＰＩコードに対するクロック信号の位相を示す図である。破線は理想的なＰＩコードとクロック信号ＯＵＴ０の位相の関係を示す。理想的には、ＰＩコードに対し位相は線形的に変化する。点線は比較例１におけるＰＩコードとクロック信号の位相の関係を示す。ＰＩコードに対し、位相は線形的に変化していない。参照クロック信号の周波数が低くなると、参照クロック信号の周期が長くなるため、非線形性はさらに劣化する。

次に、ＰＩコードに対する位相を線形に近づけた比較例２について説明する。図９は、比較例２に係る位相補間回路のブロック図である。図９を参照し、位相補間回路１０４は、ＰＩコード生成回路２０ａ、ミキサー１２ａおよび１６ａを備える。ミキサー１２ａおよび１６ａには、８相の参照クロック信号ＣＫ０、ＣＫ４５、ＣＫ９０、ＣＫ１３５、ＣＫ１８０、ＣＫ２２５、ＣＫ２７０およびＣＫ３１５が入力する。ミキサー１２ａは、８相の参照クロック信号を重み付けし、結合させることにより、信号ＯＵＴ１およびＯＵＴ２を出力する。ミキサー１６ａは、８相の参照クロック信号を重み付けし、結合させることにより、信号ＯＵＴ３およびＯＵＴ４を出力する。ミキサー１２ａおよび１６ａはそれぞれ回路４２に相当する回路を８個備える。ＰＩコード生成回路２０ａは８相の参照クロック信号の重み付けを示すＰＩコードを出力する。

参照クロック信号ＣＫ０、ＣＫ４５、ＣＫ９０、ＣＫ１３５、ＣＫ１８０、ＣＫ２２５、ＣＫ２７０およびＣＫ３１５は、それぞれ位相が０°、４５°、９０°、１３５°、１８０°、２２５°、２７０°および３１５°の信号である。

図１０は、ＰＩコードとクロック信号ＯＵＴ０の位相、参照クロック信号ＣＫ０、ＣＫ４５、ＣＫ９０およびＣＫ１３５の重み付け比率の例を示す図である。ＰＩコードが０から３２に対応しクロック信号ＯＵＴ０の位相を０°から９０°とする。このため、ＰＩコード０から１６について、参照クロック信号ＣＫ０およびＣＫ４５の重み付け比率を４８：０から０：４８の値に設定する。ＰＩコード１６から３２について、参照クロック信号ＣＫ４５およびＣＫ９０の重み付け比率を４８：０から０：４８の値に設定する。この範囲では、参照クロックＣＫ１３５の比率は０である。

図１１は、比較例２におけるバッファから出力されるクロック信号ＯＵＴ０を示す図である。クロック信号の波形を方形波とした場合のＰＩコードに対するバッファ２２から出力されるクロック信号ＯＵＴ０を示す。図１１における矢印７６ように、ＰＩコードに対する立ち上がり時間の変化が比較例１より小さくなる。このように、比較例２によれば、ＰＩコードに対するクロック信号の位相の線形性が改善される。

しかしながら、比較例２においては、ＰＩコード生成回路２０ａは８相の参照クロック信号の重み付けを示すＰＩコードを生成する。このため、比較例１のＰＩコード生成回路２０より回路が複雑になる。また、ミキサー１２ａおよび１６ｂは８相の参照クロック信号に対応した回路となり、比較例１のミキサー１２および１６より複雑となる。このように、参照クロック信号の相数を増やすと、回路が複雑となり、新しい回路を設計することとなる。以下に、比較例１のＰＩコード生成回路２０およびミキサー１２および１６と同じ回路構成を用い、８相の参照クロック信号の重み付けが可能な実施例について説明する。

図１２は、実施例１に係る位相補間回路のブロック図である。図１２を参照し、位相補間回路１００は、ＰＩコード生成回路２０、ミキサー１２から１８およびバッファ２２を備えている。ＰＩコード生成回路２０は、比較例１と同じＰＩコード（例えば図４）を生成する。すなわち、４相の参照クロック信号の重み付けを示すＰＩコードを生成する。ミキサー１２から１８は、例えば図３と同じ回路であり、４相の参照クロック信号をＰＩコードに応じ重み付けして結合する。ミキサー１２から１８の電流ＩＡからＩＤは、比較例１のミキサー１２および１６の１／２とする。これは、後述のように比較例１の２倍の相の参照クロック信号を結合することによりクロック信号を生成するため、比較例１と同じ電流ではクロック信号の振幅が２倍となってしまうためである。ミキサー１２から１８の電流ＩＡからＩＤは、比較例１と同じとし、図３のトランジスタ３６の大きさ（例えばゲート幅）を２倍としてもよい。

ミキサー１２は、４相の参照クロック信号ＣＫ０、ＣＫ９０、ＣＫ１８０およびＣＫ２７０を重み付けし結合することにより信号ＯＵＴ１１およびＯＵＴ２１を出力する。ミキサー１４は、４相の参照クロック信号ＣＫ４５、ＣＫ１３５、ＣＫ２２５およびＣＫ３１５を重み付けし結合することにより信号ＯＵＴ１２およびＯＵＴ２２を出力する。ノードＮ１は、信号ＯＵＴ１１とＯＵＴ１２とを位相を変えず結合し信号ＯＵＴ１を出力する。例えば、ノードＮ１は、信号ＯＵＴ１１を伝播させるミキサー１２の出力信号線と、信号ＯＵＴ１２を伝播させるミキサー１４の出力信号線と、信号ＯＵＴ１を伝播させる信号線をノードＮ１において物理的に接続することにより、信号ＯＵＴ１を出力する。ノードＮ２は、信号ＯＵＴ２１とＯＵＴ２２とを位相を変えず結合し信号ＯＵＴ２を出力する。例えば、ノードＮ２は、信号ＯＵＴ２１を伝播させるミキサー１２の出力信号線と、信号ＯＵＴ２２を伝播させるミキサー１４の出力信号線と、信号ＯＵＴ２を伝播させる信号線をノードＮ２において物理的に接続することにより、信号ＯＵＴ２を出力する。

ミキサー１６は、４相の参照クロック信号ＣＫ９０、ＣＫ１８０、ＣＫ２７０およびＣＫ０を重み付けし結合することにより信号ＯＵＴ３１およびＯＵＴ４１を出力する。ミキサー１８は、４相の参照クロック信号ＣＫ１３５、ＣＫ２２５、ＣＫ３１５およびＣＫ４５を重み付けし結合することにより信号ＯＵＴ３２およびＯＵＴ４２を出力する。ノードＮ３は、信号ＯＵＴ３１とＯＵＴ３２とを位相を変えず結合し信号ＯＵＴ３を出力する。例えば、ノードＮ３は、信号ＯＵＴ３１を伝播させるミキサー１６の出力信号線と、信号ＯＵＴ３２を伝播させるミキサー１８の出力信号線と、信号ＯＵＴ３を伝播させる信号線をノードＮ３において物理的に接続することにより、信号ＯＵＴ３を出力する。ノードＮ４は、信号ＯＵＴ４１とＯＵＴ４２とを位相を変えず結合し信号ＯＵＴ４を出力する。例えば、ノードＮ４は、信号ＯＵＴ４１を伝播させるミキサー１６の出力信号線と、信号ＯＵＴ４２を伝播させるミキサー１８の出力信号線と、信号ＯＵＴ４を伝播させる信号線をノードＮ４において物理的に接続することにより、信号ＯＵＴ４を出力する。

各参照クロック信号ＣＫ０、ＣＫ９０、ＣＫ１８０、ＣＫ２７０、ＣＫ４５、ＣＫ１３５、ＣＫ２２５およびＣＫ３１５の周波数は同じである。

図１３は、比較例１および実施例１のミキサーからの出力信号ＯＵＴ１を示す図である。図１３を参照し、比較例１および実施例１ともＰＩコードを０としている。この場合、比較例１においては、参照クロック信号ＣＫ０が出力信号ＯＵＴ１となる。実施例１においては、ミキサー１２の出力信号ＯＵＴ１１は参照クロック信号ＣＫ０であり、ミキサー１４の出力信号ＯＵＴ１２は参照クロック信号ＣＫ４５である。このため、信号ＯＵＴ１は参照クロック信号ＣＫ０とＣＫ４５とを５０：５０の比率で重み付けで結合した信号となる。比較例１の信号ＯＵＴ１はほぼ方形波である。実施例１の信号ＯＵＴ１は、比較例１に比べ全体として位相が約２２．５°シフトしている。実施例１の信号ＯＵＴ１では、ハイとローの中間点７２付近に段が形成される。

図１４は、実施例１のミキサーからの出力信号ＯＵＴ１を示す図である。図１４を参照し、実施例１において、ミキサー１２が参照クロック信号ＣＫ０とＣＫ９０をＮ：Ｍの比率、ミキサー１６が参照クロック信号ＣＫ４５とＣＫ１３５をＮ：Ｍの比率で重み付けで結合するとする。図１４は、Ｎ：Ｍをそれぞれ３９：９（ＰＩコード６）、２４：２４（ＰＩコード１６）および１２：３６（ＰＩコード２４）としたときの信号ＯＵＴ１の波形を示している。段７４が三箇所に形成される。このため、一段当りの段の幅Ｗは比較例１より小さくなる。

図１５は、実施例１におけるバッファから出力されるクロック信号ＯＵＴ０を示す図である。図１５を参照し、図１４において、段７４が３箇所あるため、矢印７６のように、ＰＩコードに対し立ち上がりが大きく変化する箇所が３箇所となる。一箇所あたりの変化量は、比較例１の図７より小さくなる。

図１６は、ＰＩコードに対するクロック信号の位相を示す図である。実線は実施例１におけるＰＩコードとクロック信号の位相の関係を示す。その他は図８と同じである。図１６を参照し、実施例１においては、比較例１に比べ、ＰＩコードに対するクロック信号の位相が線形に近づいている。

実施例１によれば、ミキサー１２（第１回路）が位相の異なる複数の参照クロック信号ＣＫ０、ＣＫ９０、ＣＫ１８０およびＣＫ２７０（第１参照信号）を第１比率で重み付けし結合する。これにより、ミキサー１２は信号ＯＵＴ１１（第１中間信号）を生成する。第１比率が変化することにより信号ＯＵＴ１１の位相が変化する。ミキサー１４（第２回路）が複数の参照クロック信号ＣＫ４５、ＣＫ１３５、ＣＫ２２５およびＣＫ３１５（第２参照信号）を第２比率で重み付けし結合することにより信号ＯＵＴ１２（第２中間信号）を生成する。第２比率が変化することにより信号ＯＵＴ１２の位相が変化する。ノードＮ１（第３回路）は、信号ＯＵＴ１１と信号ＯＵＴ１２とを結合させることにより信号ＯＵＴ１（出力信号）を生成する。ＰＩコード生成回路２０は、ミキサー１２と１４とに、第１比率と第２比率が同じになるように、同じＰＩコードを出力する。

以上のように、ミキサー１２と１４とは、それぞれ一定位相ずれた参照クロック信号ＣＫ０、ＣＫ９０、ＣＫ１８０およびＣＫ２７０と、参照クロック信号ＣＫ４５、ＣＫ１３５、ＣＫ２２５およびＣＫ３１５とを同じ比率で重み付けする。ＰＩコード生成回路２０が、ミキサー１２および１４に同じＰＩコードを出力する。これにより、図１６のように、比較例１に比べＰＩコードに対する位相の線形性を改善できる。例えば、線形性を比較例２と同程度とすることができる。さらに、ミキサー１２から１８の回路構成は比較例１のミキサーと同じでよく、ミキサー１２から１８に出力するＰＩコードも比較例１と同じでよい。これにより、比較例１から複雑な回路変更をしなくてもよい。また、比較例２に比べ回路規模および面積を小さくできる。

ミキサー１２に入力する参照クロック信号のうち位相が隣接する２つの信号の位相差は、複数の参照クロック信号内で異なってもよいが、同じであることが好ましい。例えば、参照クロック信号ＣＫ０、ＣＫ９０、ＣＫ１８０およびＣＫ２７０における位相が隣接する２つの信号の位相差は、全て９０°である。また、ミキサー１４に入力する参照クロック信号のうち位相が隣接する２つの信号の位相差は異なってもよいが、同じであることが好ましい。例えば、参照クロック信号ＣＫ４５、ＣＫ１３５、ＣＫ２２５およびＣＫ３１５における位相が隣接する２つの信号の位相差は、全て９０°である。これにより、ＰＩコードに対する位相の線形性を高めることができる。

ミキサー１４に入力する参照クロック信号の位相は、それぞれミキサー１２に入力する参照クロック信号のうち位相が隣接する信号の間の位相であることが好ましい。例えば、参照クロック信号ＣＫ４５、ＣＫ１３５、ＣＫ２２５およびＣＫ３１５は、それぞれＣＫ０とＣＫ９０との間、ＣＫ９０とＣＫ１８０との間、ＣＫ１８０とＣＫ２７０との間、およびＣＫ２７０とＣＫ０との間の位相である。例えば、ミキサー１４に入力する参照クロック信号の位相は、それぞれミキサー１２に入力する参照クロック信号のうち位相が隣接する信号の中間の位相であることが好ましい。これにより、ＰＩコードに対する位相の線形性を高めることができる。

実施例１においては、８相の参照クロック信号からクロック信号を生成する例を説明したが、さらに線形性を高めるため１２相または１６相のように、８相以外の参照クロック信号を用いてもよい。１２相の参照クロックを用いる場合は、電流ＩＡからＩＤを比較例１の１／３にする（またはトランジスタ３２の大きさを比較例１の３倍とする）ことが好ましい。１６相の参照クロックを用いる場合は、電流ＩＡからＩＤを比較例１の１／４にする（またはトランジスタ３２の大きさを比較例１の４倍とする）ことが好ましい。

スイッチ等を用い、ミキサー１４および１８をオフすれば、４相の参照クロック信号を用いた位相補間回路とすることもできる。例えば、周波数の高いクロック信号を生成する場合は、周波数の高いクロック信号を生成する場合に比べ、線形性がよくなる。そこで、周波数の高いクロック信号を生成する場合は、接続されるミキサー数を減らすことにより、寄生容量を小さくし高速動作に対応させることができる。一方、周波数の低いクロック信号を生成する場合は、ミキサー１４および１８を接続し８相の参照クロック信号を用いた位相補間回路とする。これにより、線形性を高めることができる。

実施例１に係る位相補間回路を図１のようなＣＤＲ回路５０に用いることができる。ＣＤＲ回路５０は、受信回路に含まれていてもよい。

以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

なお、以上の説明に関して更に以下の付記を開示する。
（付記１）位相の異なる複数の第１参照信号を第１比率で重み付けし結合することにより第１中間信号を生成する第１回路と、前記複数の第１参照信号とはそれぞれ一定位相ずれた複数の第２参照信号を前記第１比率と同じ第２比率で重み付けし結合することにより第２中間信号を生成する第２回路と、前記第１中間信号と前記第２中間信号とを結合させることにより出力信号を生成する第３回路とを具備することを特徴とする位相補間回路。
（付記２）前記複数の第１参照信号のうち位相が隣接する信号間の位相差は同じであり、前記複数の第２参照信号のうち位相が隣接する信号間の位相差は同じであることを特徴とする付記１記載の位相補間回路。
（付記３）前記複数の第２参照信号の位相は、それぞれ前記複数の第１参照信号のうち位相が隣接する信号の間の位相であることを特徴とする付記２記載の位相補間回路。
（付記４）前記第１比率が変化することにより前記第１中間信号の位相が変化し、前記第２比率が変化することにより前記第２中間信号の位相が変化することを特徴とする付記１から３のいずれか一項記載の位相補間回路。
（付記５）前記第３回路は、前記第１中間信号を伝播させる前記第１回路の出力信号線と、前記第２中間信号を伝播させる前記第２回路の出力信号線が出力ノードにおいて物理的に接続することにより、前記出力信号を生成することを特徴とする付記１から４のいずれか一項記載の位相補間回路。
（付記６）前記第１比率及び前記第２比率が同じになるように同一のコードを生成し、前記同一のコードを前記第１回路及び前記第２回路に供給するコード生成回路をさらに具備することを特徴とする付記１から５のいずれか一項記載の位相補間回路。
（付記７）前記複数の第２参照信号の位相は、それぞれ前記複数の第１参照信号のうち位相が隣接する信号の中間の位相であることを特徴とする付記２記載の位相補間回路。
（付記８）前記複数の第１参照信号の位相はそれぞれ０°、９０°、１８０°および２７０°であり、前記複数の第２参照信号の位相はそれぞれ４５°、１３５°、２２５°および３１５°であることを特徴とする付記１から７のいずれか一項記載の位相補間回路。
（付記９）クロック信号に基づき受信信号のデータを取得するレシーバと、前記データに基づいて前記受信信号と前記クロック信号との位相差を検出する検出回路と、前記位相差に基づいて前記クロック信号の位相を調整する位相補間回路と、を具備し、前記位相補間回路は、位相の異なる複数の第１参照クロック信号を第１比率で重み付けし結合することにより第１中間信号を生成する第１回路と、前記複数の第１参照クロック信号とはそれぞれ一定位相ずれた複数の第２参照クロック信号を前記第１比率と同じ第２比率で重み付けし結合することにより第２中間信号を生成する第２回路と、前記第１中間信号と前記第２中間信号とを結合させることにより前記クロック信号を生成する第３回路とを含むことを特徴とする受信回路。
（付記１０）前記位相補間回路は、前記位相差に基づいて前記第１比率及び前記第２比率を示すコードを生成し、前記コードを前記第１回路及び前記第２回路に供給するコード生成回路をさらに含むことを特徴とする付記９記載の受信回路。

１２、１４、１６、１８ミキサー
２０ＰＩコード生成回路
２２バッファ
５０ＣＤＲ回路
５２レシーバ
５４位相検出回路

Claims

位相の異なる複数の第１参照信号を第１比率で重み付けし結合することにより第１中間信号を生成する第１ミキサー回路と、
前記複数の第１参照信号とはそれぞれ一定位相ずれた複数の第２参照信号を前記第１比率と同じ第２比率で重み付けし結合することにより第２中間信号を生成する第２ミキサー回路と、
前記第１中間信号と前記第２中間信号とを結合させることにより出力信号を生成する第３回路と、
を具備し、
前記複数の第１参照信号のうち位相が隣接する信号間の位相差は同じであり、
前記複数の第２参照信号のうち位相が隣接する信号間の位相差は同じであり、
前記複数の第２参照信号の位相は、それぞれ前記複数の第１参照信号のうち位相が隣接する信号の間の位相である
ことを特徴とする位相補間回路。
前記第１比率が変化することにより前記第１中間信号の位相が変化し、前記第２比率が変化することにより前記第２中間信号の位相が変化することを特徴とする請求項１記載の位相補間回路。
前記第３回路は、前記第１中間信号を伝播させる前記第１ミキサー回路の出力信号線と、前記第２中間信号を伝播させる前記第２ミキサー回路の出力信号線が出力ノードにおいて物理的に接続することにより、前記出力信号を生成することを特徴とする請求項１又は２記載の位相補間回路。
前記第１比率及び前記第２比率が同じになるように同一のコードを生成し、前記同一のコードを前記第１ミキサー回路及び前記第２ミキサー回路に供給するコード生成回路をさらに具備することを特徴とする請求項１から３のいずれか一項記載の位相補間回路。
クロック信号に基づき受信信号のデータを取得するレシーバと、
前記データに基づいて前記受信信号と前記クロック信号との位相差を検出する検出回路と、
前記位相差に基づいて前記クロック信号の位相を調整する位相補間回路と、
を具備し、
前記位相補間回路は、
位相の異なる複数の第１参照クロック信号を第１比率で重み付けし結合することにより第１中間信号を生成する第１ミキサー回路と、
前記複数の第１参照クロック信号とはそれぞれ一定位相ずれた複数の第２参照クロック信号を前記第１比率と同じ第２比率で重み付けし結合することにより第２中間信号を生成する第２ミキサー回路と、
前記第１中間信号と前記第２中間信号とを結合させることにより前記クロック信号を生成する第３回路と
を含み、
前記複数の第１参照クロック信号のうち位相が隣接する信号間の位相差は同じであり、
前記複数の第２参照クロック信号のうち位相が隣接する信号間の位相差は同じであり、
前記複数の第２参照クロック信号の位相は、それぞれ前記複数の第１参照クロック信号のうち位相が隣接する信号の間の位相である
ことを特徴とする受信回路。
前記位相補間回路は、
前記位相差に基づいて前記第１比率及び前記第２比率を示すコードを生成し、前記コードを前記第１ミキサー回路及び前記第２ミキサー回路に供給するコード生成回路をさらに含むことを特徴とする請求項５記載の受信回路。