JP2001024489A

JP2001024489A - 遅延発生器ならびにその遅延発生器を用いた周波数シンセサイザおよび逓倍器

Info

Publication number: JP2001024489A
Application number: JP11190136A
Authority: JP
Inventors: Hideyuki Nosaka; 秀之野坂; Akira Yamaguchi; 陽山口; Masahiro Muraguchi; 正弘村口
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1999-07-05
Filing date: 1999-07-05
Publication date: 2001-01-26
Anticipated expiration: 2019-07-05
Also published as: JP3578943B2

Abstract

(57)【要約】【課題】分数に比例した遅延時間を発生させることが
できる遅延発生器、アキュムレータの出力信号からジッ
タのない信号を抽出することができる周波数シンセサイ
ザ、フィルタが不要である逓倍器を提供する。【解決手段】ランプ波電圧Ｖ_Rを発生するランプ波発
生回路２６をラッチ１６、第１の電流源１８、第１の容
量２２等から構成し、閾値電圧Ｖ_Tを発生する閾値電圧
発生回路２７をラッチ１７、第２の電流源１９、第２の
容量２３等から構成し、ランプ波発生回路２６、閾値電
圧発生回路２７にそれぞれデータ入力Ｄ_R、Ｄ_Tを送出す
るデータセレクタ部８９をセレクタ１４等から構成し、
ランプ波電圧Ｖ_Rと閾値電圧Ｖ_Tとが一致するタイミング
で立ち上がるパルスを出力するコンパレータ２４を設
け、コンパレータ２４の出力パルスを入力して時定数τ
に応じたパルス幅の出力パルスを出力するワンショット
２５を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は設定された時間遅れ
で立ち上がるパルスを発生する遅延発生器、無線通信装
置などに用いられる周波数シンセサイザおよび逓倍器に
関するものである。

【０００２】

【従来の技術】図１５は従来の遅延発生器（参考文献：
アナログデバイセズ社、リニア・データブック1994/199
5、pp.12-36〜12-64）を示す図である。図に示すよう
に、電流源２、容量３およびスイッチ８により積分器が
構成される。トリガ回路１はリーク信号入力端子９に入
力するリーク信号およびトリガ信号入力端子１０に入力
するトリガ信号に応じてスイッチ８を開閉し、積分器が
ランプ波電圧Ｖ_Rを発生する。一方、ラッチ４はラッチ
信号入力端子１１に入力するラッチ信号に応じて設定デ
ータＫ入力端子１２に入力する設定データＫをラッチし
てＤ／Ａ変換器５に設定する。Ｄ／Ａ変換器５は設定デ
ータＫに比例した閾値電圧（最終到達電圧）Ｖ_Tを発生
する。コンパレータ６はランプ波電圧Ｖ_Rと閾値電圧Ｖ_T
とを比較し、ランプ波電圧Ｖ_Rと閾値電圧Ｖ_Tとが一致す
るタイミングで立ち上がるパルスを出力する。ワンショ
ット７はコンパレータ６の出力パルスを入力し、時定数
τに応じたパルス幅のパルスを出力端子１３に出力す
る。

【０００３】図１６は図１５に示した遅延発生器の動作
例を示すタイムチャートである。図１６の(ａ)はトリガ
信号、(ｂ)はラッチ信号、(ｃ)は設定データＫ、(ｄ)は
リーク信号、(ｅ)は容量３の一端の電圧であるランプ波
電圧Ｖ_R、(ｆ)はＤ／Ａ変換器５の出力電圧である閾値
電圧Ｖ_T、(ｇ)は遅延発生器の出力端子１３から出力さ
れる出力信号である。

【０００４】まずはじめに、設定データＫがラッチ信号
に同期してラッチされ、Ｄ／Ａ変換器５は設定データＫ
に比例した閾値電圧Ｖ_Tを出力する。そして、閾値電圧
Ｖ_Tは、Ｄ／Ａ変換器５の単位電圧をＶ₀とすると、次式
で表される。

【０００５】

【数１】Ｖ_T＝−Ｋ・Ｖ₀ つぎに、トリガ信号の入力をトリガとして、容量３に電
流が流れてランプ波電圧Ｖ_Rが変化する。時刻ｔでのラ
ンプ波電圧Ｖ_Rは、電流源２の電流値をＩ、容量３の容
量値をＣ、トリガ信号の立ち上がり時刻をｔ₀とする
と、次式で表される。

【０００６】

【数２】Ｖ_R＝−(Ｉ／Ｃ)・(ｔ−ｔ₀) つぎに、コンパレータ６はランプ波電圧Ｖ_Rと閾値電圧
Ｖ_Tとの一致を検出する。時刻ｔ₀からランプ波電圧Ｖ_R
と閾値電圧Ｖ_Tとが一致して出力信号が立ち上がるまで
の遅延時間ｔ_dは（数１）、（数２）式より次式で表さ
れる。

【０００７】

【数３】ｔ_d＝(Ｋ・Ｖ₀・Ｃ)／Ｉこの出力信号はワンショット７の時定数τ経過後に立ち
下がる。また、リーク信号により容量３はリークされ、
ランプ波電圧Ｖ_Rは初期化される。以上により、従来の
遅延発生器は（数３）式で表される設定データＫに比例
した遅延時間を発生することができる。

【０００８】

【発明が解決しようとする課題】ところで、周波数シン
セサイザの高性能化に伴い、分子と分母とがともに可変
である分数に比例した遅延時間が必要とされている。こ
のような分数に比例した遅延時間が必要となるのは、例
えばアキュムレータの出力信号からジッタのない信号を
抽出しようとする場合や、フラクショナルＮ・ＰＬＬ周
波数シンセサイザのスプリアスを低減させようとする場
合である。

【０００９】しかし、従来の遅延発生器は、（数３）式
に示すように、設定データＫに比例する遅延時間ｔ_dは
発生できるが、分数に比例した遅延時間は発生すること
ができない。また、（数３）式に示すように、遅延時間
ｔ_dを表す式には回路定数Ｖ₀、Ｃ、Ｉが入っているの
で、遅延時間ｔ_dの絶対精度を向上するためには、回路
定数Ｖ₀、Ｃ、Ｉそれぞれの調整が不可欠となる。

【００１０】なお、（数３）式によれば、電流源２の電
流値Ｉを変化させることにより分数に比例した遅延時間
の発生は可能であるが、回路定数Ｖ₀、Ｃ、Ｉが直接遅
延時間ｔ_dに影響するため、遅延時間ｔ_dの絶対精度向上
のためには回路定数Ｖ₀、Ｃの調整が必要であることに
変わりはない。このように、従来の遅延発生器では遅延
時間の精度が要求される周波数シンセサイザなどへの応
用は難しい。

【００１１】また、従来の逓倍器は素子の非線形性を利
用しており、またはミキサを利用しているから、フィル
タが必要であるので、製造コストが高価である。

【００１２】また、従来の遅延発生器を使用すること
で、入力信号の周期よりも短い間隔でパルスを発生させ
ることにより、入力信号の周波数の整数倍の出力信号を
得ようとする場合、入力信号の周波数に特化して回路定
数Ｖ₀、Ｃ、Ｉの調整を行なわなければならない。入力
周波数が決まっている場合においても、従来の遅延発生
器では、遅延発生器の精度向上のために回路定数Ｖ₀、
Ｃ、Ｉの調整が必要である。

【００１３】さらに、従来の遅延発生器では、閾値電圧
Ｖ_Tのレベルによってコンパレータ６の動作時間にばら
つきがあると、発生する遅延時間ｔ_dにその分の誤差を
含むことになる。また、ランプ波電圧Ｖ_Rの傾きによっ
てコンパレータ６の動作時間にばらつきがあると、発生
する遅延時間ｔ_dにその分の誤差を含むことになる。こ
れらの誤差を抑えるためには、コンパレータ６の動作時
間のばらつきを抑える必要がある。具体的には、コンパ
レータ６の動作時間の閾値電圧依存性およびランプ波電
圧の傾き依存性を抑える必要があるが、このためにはコ
ンパレータ６に大電流を流す必要があり、消費電力の面
で問題となる。

【００１４】本発明は上述の課題を解決するためになさ
れたもので、分数に比例した遅延時間を発生させること
ができる遅延発生器を提供することを目的とする。ま
た、アキュムレータの出力信号からジッタのない信号を
抽出することができる周波数シンセサイザを提供するこ
とを目的とする。さらに、フィルタが不要である逓倍器
を提供することを目的とする。

【００１５】

【課題を解決するための手段】この目的を達成するた
め、本発明においては、ランプ波電圧を発生するランプ
波発生回路と、閾値電圧を供給する閾値電圧供給手段
と、上記ランプ波電圧と上記閾値電圧とを比較して上記
ランプ波電圧と上記閾値電圧とが一致したときに出力パ
ルスを発生する比較回路とを有する遅延発生器におい
て、上記ランプ波発生回路として２段階の傾きを持つ上
記ランプ波電圧を発生するものを用いる。

【００１６】この場合、上記ランプ波発生回路として上
記ランプ波電圧の傾きを第１のデータ入力に対応した傾
きとするものを用い、上記閾値電圧供給手段として上記
閾値電圧の傾きを第２のデータ入力に対応した傾きとす
る閾値電圧発生回路を用い、同じ時刻に上記第１のデー
タ入力として第１の設定データを送出するとともに第２
のデータ入力として第２の設定データを送出し、所定時
間経過後に上記第１のデータ入力として第２の設定デー
タを送出するとともに第２のデータ入力として０を送出
するデータセレクタ部を設けてもよい。

【００１７】この場合、上記ランプ波発生回路として、
上記第１のデータ入力に比例する電流を提供する第１の
電流源と、上記第１の電流源により充電されかつ一端を
所定電圧に結合した第１の容量とを有し、上記第１の容
量の他端に上記ランプ波電圧を発生するものを用い、上
記閾値電圧発生装置として、上記第２のデータ入力に比
例する電流を提供する第２の電流源と、上記第２の電流
源により充電されかつ一端を所定電圧に結合した第２の
容量とを有し、上記第２の容量の他端に上記閾値電圧を
発生するものを用いてもよい。

【００１８】この場合、上記第２の電流源と並列に電流
スイッチを設けてもよい。

【００１９】また、上記ランプ波発生回路として上記ラ
ンプ波電圧の傾きを第１のデータ入力に対応した傾きと
するものを用い、上記閾値電圧供給手段として上記閾値
電圧の傾きを第２のデータ入力に対応した傾きとする閾
値電圧発生回路を用い、同じ時刻に上記第１のデータ入
力として第１の設定データを送出するとともに上記第２
のデータ入力として第２の設定データに加算データを加
算した値を送出し、所定時間経過後に上記第１のデータ
入力として第２の設定データを送出するとともに第２の
データ入力として０を送出するデータセレクタ部を設け
てもよい。

【００２０】この場合、上記ランプ波発生回路として、
上記第１のデータ入力に比例する電流を提供する第１の
電流源と、上記第１の電流源により充電されかつ一端を
所定電圧に結合した第１の容量とを有し、上記第１の容
量の他端に上記ランプ波電圧を発生するものを用い、上
記閾値電圧発生装置として、上記第２のデータ入力に比
例する電流を提供する第２の電流源と、上記第２の電流
源により充電されかつ一端を所定電圧に結合した第２の
容量とを有し、上記第２の容量の他端に上記閾値電圧を
発生するものを用いてもよい。

【００２１】これらの場合、上記ランプ波発生回路に含
まれる回路定数と上記閾値電圧発生回路に含まれる回路
定数とを同一値としてもよい。

【００２２】また、上記ランプ波発生回路として上記ラ
ンプ波電圧の傾きをデータ入力に対応した傾きするもの
を用い、上記閾値電圧供給手段として一定の上記閾値電
圧を供給するものを用い、上記データ入力として第１の
設定データを送出し、所定時間経過後に上記データ入力
として第２の設定データを送出するデータセレクタ部を
設けてもよい。

【００２３】この場合、上記ランプ波発生回路として、
上記データ入力に比例する電流を選択的に提供する電流
源と、上記電流源により充電されかつ一端を所定電圧に
結合した容量とを有し、上記容量の他端に上記ランプ波
電圧を発生するものを用いてもよい。

【００２４】また、周波数シンセサイザにおいて、クロ
ック信号および設定データを入力しかつ上記クロック信
号に同期して上記設定データを累算するアキュムレータ
と、上記アキュムレータの出力の最上位ビットまたは上
記アキュムレータのオーバーフロー信号を所定の時間遅
延する上記の遅延発生器とを設ける。

【００２５】この場合、上記アキュムレータのビット数
をｎ、上記最上位ビットの出力信号が立ち上がる直前の
上記アキュムレータの出力信号の値をθ_p、上記設定デ
ータをＫ、上記クロック信号の周期をＴとしたとき、上
記遅延発生器の上記最上位ビットの遅延時間を{(２^n-1
−θ_p)／Ｋ}・Ｔとしてもよい。

【００２６】また、上記アキュムレータのビット数を
ｎ、上記アキュムレータの出力信号をθ、上記設定デー
タをＫ、上記クロック信号の周期をＴとしたとき、上記
遅延発生器の上記オーバーフロー信号の遅延時間を{(２
ⁿ−θ)／Ｋ}・Ｔとしてもよい。

【００２７】また、逓倍器において、被逓倍信号を入力
しかつ複数種類の遅延時間を発生する上記の複数の遅延
発生器と、上記被逓倍信号を入力しかつ上記複数の遅延
発生器のそれぞれに遅延発生のタイミングを送出する分
配回路と、上記複数の遅延発生器の出力の論理和をとる
論理和手段とを設ける。

【００２８】この場合、上記複数の遅延発生器として、
上記被逓倍信号の周期をＴ、任意の時間をｄ、２以上の
整数をＮ、１以上の整数をＭとしたときに、Ｎ種類の特
定の遅延時間ｄ＋(ｋ・Ｍ／Ｎ)Ｔ（ｋは０からＮ−１ま
でのすべての整数）を発生するものを用いてもよい。

【００２９】

【発明の実施の形態】（遅延発生器の第１の実施の形
態）図１は本発明に係るの遅延発生器を示す図である。
図に示すように、ランプ波発生回路２６はラッチ１６、
ラッチ１６の出力信号に応じた電流を提供する第１の電
流源（電流スイッチアレイ）１８、電流源１８により充
電されかつ一端を所定電圧に結合した第１の容量２２、
容量２２と並列に設けられかつＲ側リーク信号入力端子
２９から入力するＲ側リーク信号によりオンとなるスイ
ッチ２０から構成され、容量２２の一端の電圧としてラ
ンプ波電圧Ｖ_Rを出力する。また、閾値電圧供給手段で
ある閾値電圧発生回路２７はラッチ１７、ラッチ１７の
出力信号に応じた電流を提供する第２の電流源（電流ス
イッチアレイ）１９、電流源１９により充電されかつ一
端を所定電圧に結合した第２の容量２３、容量２３と並
列に設けられかつＴ側リーク信号入力端子３２から入力
するＴ側リーク信号によりオンとなるスイッチ２１から
構成され、容量２３の一端の電圧として閾値電圧Ｖ_Tを
出力する。また、ランプ波発生回路２６と閾値電圧発生
回路２７とは同一の回路構成であり、ランプ波発生回路
２６に含まれる回路定数と閾値電圧発生回路２７に含ま
れる回路定数とは同一値である。すなわち、容量２２、
２３の容量値Ｃ、電流源１８、１９の単位電流Ｉ₀など
は同一値である。これは、ランプ波発生回路２６と閾値
電圧発生回路２７とを同一基板上に集積化することによ
り容易に実現可能である。また、ランプ波発生回路２６
および閾値電圧発生回路２７には共通のクロック信号入
力端子２８が接続されている。また、データセレクタ部
８９はセレクタ１４、１５、８８から構成され、第１の
データ入力であるデータ入力Ｄ_Rとして設定データＳ入
力端子３０から入力された第１の設定データである設定
データＳ、設定データＫ入力端子３３から入力された第
２の設定データである設定データＫまたは０をランプ波
発生回路２６に送出し、第２のデータ入力であるデータ
入力Ｄ_Tとして設定データＫまたは０を閾値電圧発生回
路２７に送出する。また、比較回路であるコンパレータ
２４はランプ波電圧Ｖ_Rと閾値電圧Ｖ_Tとを比較し、ラン
プ波電圧Ｖ_Rと閾値電圧Ｖ_Tとが一致するタイミングで立
ち上がるパルスを出力する。ワンショット２５はコンパ
レータ２４の出力パルスを入力し、時定数τに応じたパ
ルス幅の出力パルスを出力端子３５に出力する。

【００３０】図２は図１に示した遅延発生器の動作例を
示すタイムチャートである。図２の(ａ)はクロック信号
入力端子２８から入力するクロック信号、(ｂ)はデータ
入力Ｄ_T、(ｃ)はデータ入力Ｄ_R、(ｄ)はＴ側イネーブル
信号入力端子３４から入力するＴ側イネーブル信号、
(ｅ)はＲ側イネーブル信号入力端子３１から入力するＲ
側イネーブル信号、(ｆ)は閾値電圧Ｖ_T、(ｇ)はランプ
波電圧Ｖ_R、(ｈ)は出力端子３５から出力する出力信
号、(ｉ)はＴ側リーク信号、(ｊ)はＲ側リーク信号であ
る。

【００３１】初期状態では、Ｒ側イネーブル信号および
Ｔ側イネーブル信号はローであり、セレクタ１４、１
５、８８は図１に示すように下側を選択している。この
とき、データ入力Ｄ_Rおよびデータ入力Ｄ_Tには０が入力
されている。遅延発生の一連のプロセスはＲ側イネーブ
ル信号およびＴ側イネーブル信号を立ちあげることから
開始する。これに伴い、セレクタ１４、１５、８８はす
べて上側を選択し、データ入力Ｄ_Rには設定データＳが
入力され、データ入力Ｄ_Tには設定データＫが入力され
る。続いて、Ｒ側イネーブル信号が立ち上がってから最
初に入力されるクロック信号の立ち上がりで、ラッチ１
６はＤ_R＝Ｓを出力し、ラッチ１７はＤ_T＝Ｋを出力す
る。これに同期して、電流源１８、１９がそれぞれ設定
データＳに比例する電流ＳＩ₀、設定データＫに比例す
る電流ＫＩ₀を提供するから、設定データＳに比例した
傾きを持つランプ波電圧Ｖ_Rと、設定データＫに比例し
た傾きを持つ閾値電圧Ｖ_Tとの生成が開始される。さら
に、次のクロック信号が立ち上がる時刻をｔ₀、クロッ
ク周期をＴとすると、時刻ｔ(ｔ₀−Ｔ≦ｔ≦ｔ₀）にお
けるランプ波電圧Ｖ_Rは次式で表される。

【００３２】

【数４】Ｖ_R＝−(ＳＩ₀／Ｃ)・(ｔ−ｔ₀＋Ｔ) また、時刻ｔ(ｔ₀−Ｔ≦ｔ≦ｔ₀)における閾値電圧Ｖ_T
は次式で表される。

【００３３】

【数５】Ｖ_T＝−(ＫＩ₀／Ｃ)・(ｔ−ｔ₀＋Ｔ) また、（数４）、（数５）式から、時刻ｔ₀でのランプ
波電圧Ｖ_Rと閾値電圧Ｖ_Tとはそれぞれ次式で表される。

【００３４】

【数６】Ｖ_R＝−(ＳＩ₀／Ｃ)・Ｔ

【００３５】

【数７】Ｖ_T＝−(ＫＩ₀／Ｃ)・Ｔまた、時刻ｔ₀までにはＴ側イネーブル信号を立ち下げ
る制御を行ない、これによりセレクタ１５ａ、８８ａが
下側を選択するから、データ入力Ｄ_Rには設定データＫ
が、データ入力Ｄ_Tには０がそれぞれ入力される。した
がって、時刻ｔ₀にラッチ１６はＤ_R＝Ｋを、ラッチ１７
はＤ_T＝０をそれぞれ出力し、これに同期して、設定デ
ータＳに比例していたランプ波電圧Ｖ_Rの傾きは設定デ
ータＫに比例した傾きに変化する。そして、時刻ｔ₀以
降（ｔ₀≦ｔ）のランプ波電圧Ｖ_Rは次式で表される。

【００３６】

【数８】Ｖ_R＝−(ＳＩ₀／Ｃ)・Ｔ−(ＫＩ₀／Ｃ)・(ｔ−ｔ₀) したがって、ランプ波発生回路２６は２段階の傾きを持
つランプ波電圧Ｖ_Rを発生する。一方、時刻ｔ₀以降（ｔ
₀≦ｔ）の閾値電圧Ｖ_Tは（数７）式の電圧すなわち時刻
ｔ₀での電圧が保持される。

【００３７】そして、コンパレータ２４はランプ波電圧
Ｖ_Rと閾値電圧Ｖ_Tとの一致を検出し、ランプ波電圧Ｖ_R
と閾値電圧Ｖ_Tとが一致するタイミングで立ち上がるパ
ルスを出力する。このとき、時刻ｔ₀からランプ波電圧
Ｖ_Rと閾値電圧Ｖ_Tとが一致して出力信号が立ち上がるま
での遅延時間ｔ_dは（数７）、（数８）式より次式で表
される。

【００３８】

【数９】ｔ_d＝{(Ｋ−Ｓ)／Ｋ}・Ｔその後、Ｒ側リーク信号、Ｔ側リーク信号の立ち上がり
でスイッチ２０、２１がオンとなるから、容量２２、２
３はリークされ、ランプ波電圧Ｖ_R、閾値電圧Ｖ_Tは初期
値に戻る。なお、Ｒ側リーク信号、Ｔ側リーク信号のタ
イミングは、ランプ波電圧Ｖ_Rと閾値電圧Ｖ_Tとの一致が
検出されて、出力信号が出力された後であればよい。図
２ではともに時刻ｔ₀＋Ｔで立ち上がり、時刻ｔ₀＋２Ｔ
で立ち下がるように設定しているが、出力信号を各リー
ク信号としてフィードバックしてもよい。

【００３９】以上により、ランプ波発生回路２６は２段
階の傾きすなわち設定データＳに比例した傾きおよび設
定データＫに比例した傾きを持つランプ波電圧Ｖ_Rを発
生し、設定データＳおよび設定データＫはそれぞれデー
タ入力Ｄ_Tまたはデータ入力Ｄ_Rに入る任意に設定可能な
値であるから、遅延発生器は（数９）式で表される分子
と分母とがともに可変である分数(Ｋ−Ｓ)／Ｋに比例し
た遅延時間ｔ_dを発生することができる。また、ランプ
波発生回路２６と閾値電圧発生回路２７とに含まれる回
路定数、すなわち容量２２、２３の容量値Ｃおよび電流
源１８、１９の単位電流Ｉ₀を同一値としたから、（数
９）式に回路定数が含まれていない。このため、各回路
定数の値が遅延時間ｔ_dに影響しないので、各回路定数
の値が設計値と違っていても回路定数の調整は不要であ
る。また、ランプ波発生回路２６、閾値電圧発生回路２
７の動作は外部から入力されるクロック信号に同期して
いるので、遅延時間ｔ_dの絶対精度の向上が可能であ
る。さらに、設定データＫを一定にした場合には、ラン
プ波電圧Ｖ_Rと閾値電圧Ｖ_Tとが一致する時点でのランプ
波電圧Ｖ_Rの傾きおよび閾値電圧Ｖ_Tの電圧値は設定デー
タＳによらずに一定となる。このことは、コンパレータ
２４への要求性能を大幅に軽減することができる。なぜ
ならば、一般的にコンパレータ２４はランプ波電圧Ｖ_R
の傾きおよび閾値電圧Ｖ_Tの電圧値により動作時間が変
化してしまい、遅延時間ｔ_dの誤差発生の原因となる
が、これを抑えるためにはコンパレータ２４の注意深い
設計が必要でありかつ消費電力の増加が避けられないか
らである。

【００４０】（遅延発生器の第２の実施の形態）図３は
本発明に係る他の遅延発生器を示す図である。図に示す
ように、ランプ波発生回路２６ａはラッチ１６ａ、ラッ
チ１６ａの出力信号に応じた電流を提供する第１の電流
源１８ａ、電流源１８ａにより充電されかつ一端を所定
電圧に結合した第１の容量２２ａ、容量２２ａと並列に
設けられかつＲ側リーク信号入力端子２９ａから入力す
るＲ側リーク信号によりオンとなるスイッチ２０ａから
構成され、容量２２ａの一端の電圧としてランプ波電圧
Ｖ_Rを出力する。また、閾値電圧供給手段である閾値電
圧発生回路２７ａはラッチ１７ａ、ラッチ１７ａの出力
信号に応じた電流を提供する第２の電流源１９ａ、電流
源１９ａにより充電されかつ一端を所定電圧に結合した
第２の容量２３ａ、電流源１９ａと並列に接続された電
流スイッチ３６、容量２３ａと並列に設けられかつＴ側
リーク信号入力端子３２ａから入力するＴ側リーク信号
によりオンとなるスイッチ２１ａから構成され、容量２
３ａの一端の電圧として閾値電圧Ｖ_Tを出力する。ま
た、ランプ波発生回路２６と閾値電圧発生回路２７とは
ほぼ同一の回路構成であり、ランプ波発生回路２６ａに
含まれる回路定数と閾値電圧発生回路２７ａに含まれる
回路定数とは同一値である。すなわち、容量２２ａ、２
３ａの容量値Ｃ、電流源１８ａ、１９ａの単位電流Ｉ₀
などは同一値である。これは、ランプ波発生回路２６ａ
と閾値電圧発生回路２７ａとを同一基板上に集積化する
ことにより容易に実現可能である。また、ランプ波発生
回路２６ａおよび閾値電圧発生回路２７ａには、共通の
クロック信号入力端子２８ａが接続されている。また、
データセレクタ部８９ａはセレクタ１４ａ、１５ａ、８
８ａから構成され、データ入力Ｄ_Rとして設定データＳ
入力端子３０ａから入力された設定データＳ、設定デー
タＫ入力端子３３ａから入力された設定データＫまたは
０をランプ波発生回路２６ａに送出し、データ入力Ｄ_T
として設定データＫまたは０を閾値電圧発生回路２７ａ
に送出する。コンパレータ２４ａはランプ波電圧Ｖ_Rと
閾値電圧Ｖ_Tとを比較し、ランプ波電圧Ｖ_Rと閾値電圧Ｖ
_Tとが一致するタイミングで立ち上がるパルスを出力す
る。ワンショット２５ａはコンパレータ２４ａの出力パ
ルスを入力し、時定数τに応じたパルス幅のパルスの出
力信号を出力端子３５ａから出力する。

【００４１】図４は図３に示した遅延発生器の動作例を
示すタイムチャートである。図４の(ａ)はクロック信号
入力端子２８ａから入力するクロック信号、(ｂ)はデー
タ入力Ｄ_T、(ｃ)はデータ入力Ｄ_R、(ｄ)はＴ側イネーブ
ル信号入力端子３４ａから入力するＴ側イネーブル信
号、(ｅ)はＲ側イネーブル信号入力端子３１ａから入力
するＲ側イネーブル信号、(ｆ)は閾値電圧Ｖ_T、(ｇ)は
ランプ波電圧Ｖ_R、(ｈ)は出力端子３５ａから出力する
出力信号、(ｉ)はＴ側リーク信号、(ｊ)はＲ側リーク信
号である。

【００４２】図３に示した遅延発生器の動作は図１に示
した遅延発生器の動作と閾値電圧Ｖ_Tが僅かに異なるの
みである。すなわち、設定データＫよりも小さい値をα
としたときの電流スイッチ３６の電流をαＩ₀とする
と、時刻ｔ₀以降（ｔ₀≦ｔ）の閾値電圧Ｖ_Tは次式で表
される。

【００４３】

【数１０】Ｖ_T＝−{(Ｋ＋α)Ｉ₀／Ｃ}・Ｔ一方、ランプ波電圧Ｖ_Rは図１に示した遅延発生器と同
じであり、時刻ｔ₀以降（ｔ₀≦ｔ）のランプ波電圧Ｖ_R
は（数８）式で表される。したがって、時刻ｔ₀からラ
ンプ波電圧Ｖ_Rと閾値電圧Ｖ_Tとが一致して出力信号が立
ち上がるまでの遅延時間ｔ_d′は（数８）、（数１０）
式より次式で表される。

【００４４】

【数１１】ｔ_d′＝{(Ｋ＋α−Ｓ)／Ｋ}・Ｔ（数１１）式の遅延時間ｔ_d′と（数９）式の遅延時間
ｔ_dとの差は(α／Ｋ)Ｔであり、設定データＫを半固定
とする遅延発生器の使用法においては定数となる。すな
わち、このような使用法においては、閾値電圧発生回路
２７ａに含まれる電流スイッチ３６の電流値αＩ₀は、
それがない場合の遅延時間ｔ_dに定数時間を加算させる
ことを意味する。このように、遅延発生器が発生する遅
延時間に定数時間の加算は、周波数シンセサイザへの応
用および逓倍器への応用では自由に行なうことができ
る。なぜならば、周波数シンセサイザおよび逓倍器にお
いては、遅延発生器が出力するパルスのパルス間隔しか
意味を持たず、その時刻は任意に選べるからである。こ
のように、遅延発生器の遅延時間に定数時間を加算する
ことは、極めて小さい遅延時間の発生が必要な場合に、
適当な定数時間を加算することで発生する遅延時間の精
度を高くできる点で利点がある。

【００４５】なお、図３では電流スイッチ３６を設けて
いるが、電流スイッチ３６を取り除き、時刻ｔ₀−Ｔに
データ入力Ｄ_Rとして設定データＳを送出するとともに
データ入力Ｄ_Tとして設定データＫに設定データＫより
も小さい加算データαを加算した値Ｋ＋αを送出し、時
刻ｔ₀にデータ入力Ｄ_Rとして設定データＫを送出すると
ともにデータ入力Ｄ_Tとして０を送出するデータセレク
タ部を設けることによっても、（数９）式の遅延時間ｔ
_dに同じ定数時間を加算することができる。

【００４６】（遅延発生器の第３の実施の形態）図５は
本発明に係る他の遅延発生器を示す図である。図に示す
ように、ランプ波発生回路２６ｂはラッチ１６ｂ、ラッ
チ１６ｂの出力信号に応じた電流を提供する電流源（電
流スイッチアレイ）１８ｂ、電流源１８ｂにより充電さ
れかつ一端を所定電圧に結合した容量２２ｂ、容量２２
ｂと並列に設けられかつＲ側リーク信号入力端子２９ｂ
から入力するＲ側リーク信号によりオンとなるスイッチ
２０ｂから構成され、容量２２ｂの一端の電圧としてラ
ンプ波電圧Ｖ_Rを出力する。また、ランプ波発生回路２
６ｂにはクロック信号入力端子２８ｂが接続されてい
る。一方、閾値電圧供給手段である閾値電圧入力端子３
７から一定の閾値電圧Ｖ_Tが与えられる。データセレク
タ部８９ｂはセレクタ１４ｂ、８８ｂから構成され、デ
ータ入力Ｄ_Rとして設定データＳ入力端子３０ｂから入
力された設定データＳ、設定データＫ入力端子３３ｂか
ら入力された設定データＫまたは０をランプ波発生回路
２６ｂ送出する。比較回路であるコンパレータ２４ｂは
ランプ波電圧Ｖ_Rと閾値電圧Ｖ_Tとを比較し、ランプ波電
圧Ｖ_Rと閾値電圧Ｖ_Tとが一致するタイミングで立ち上が
るパルスを出力する。ワンショット２５ｂはコンパレー
タ２４ｂの出力パルスを入力し、時定数τに応じたパル
ス幅の出力パルスを出力端子３５ｂに出力する。

【００４７】図６は図５に示した遅延発生器の動作例を
示すタイムチャートである。図６の(ａ)はクロック信号
入力端子２８ｂから入力されるクロック信号、(ｃ)はデ
ータ入力Ｄ_R、(ｅ)はＲ側イネーブル信号入力端子３１
ｂから入力されるＲ側イネーブル信号、(ｆ)は閾値電圧
Ｖ_T、(ｇ)はランプ波電圧Ｖ_R、(ｈ)は出力端子３５ｂか
ら出力される出力信号、(ｊ)はＲ側リーク信号入力端子
２９ｂから入力されるＲ側リーク信号である。

【００４８】図５に示した遅延発生器の動作は図１に示
した遅延発生器の動作と比較して、閾値電圧発生回路２
７を取り除き、代わりに閾値電圧入力端子３７を通して
外部から閾値電圧Ｖ_Tを入力する点が異なる。時刻ｔ₀以
降（ｔ₀≦ｔ）のランプ波電圧Ｖ_Rは（数８）式で与えら
れるので、ランプ波電圧Ｖ_Rと外部から入力される閾値
電圧Ｖ_Tとが一致して出力信号が立ち上がるまでの遅延
時間ｔ_dは次式で表すことができる。

【００４９】

【数１２】ｔ_d＝(−Ｖ_TＣ／ＫＩ₀)−(Ｓ／Ｋ)・Ｔ設定データＫを半固定とする遅延発生器の使用法におい
ては（数１２）式の右辺第１項は定数となる。すでに述
べたように、遅延発生器が発生する遅延時間への定数時
間の加算は、周波数シンセサイザへの応用および逓倍器
への応用では自由に行なうことができる。このような応
用では遅延発生器が出力するパルス間隔の精度は必要で
あるが、出力パルスの時刻は意味を持たないからであ
る。また、閾値電圧Ｖ_Tは定数時間の加算にのみ影響す
るパラメータであるので、周波数シンセサイザへの応用
および逓倍器への応用では閾値電圧Ｖ_Tには高い精度は
要求されない。

【００５０】（周波数シンセサイザの第１の実施の形
態）図７は本発明に係る周波数シンセサイザを示す図で
ある。図に示すように、この周波数シンセサイザはアキ
ュムレータ４０、ランプ波発生回路、閾値電圧発生回
路、コンパレータ、ワンショットを有する遅延発生器本
体４１、データ変換回路４２、制御回路４３から構成さ
れる。アキュムレータ４０は加算器３８、ラッチ３９か
ら構成される。設定データＫ入力端子４５から入力され
る設定データＫはアキュムレータ４０の加算器３８、遅
延発生器本体４１およびデータ変換回路４２に設定され
る。クロック信号入力端子４４から入力されるクロック
信号はアキュムレータ４０のラッチ３９および遅延発生
器本体４１に与えられる。

【００５１】図８は図７に示した周波数シンセサイザの
動作を説明する図である。アキュムレータ４０のビット
数ｎは３、設定データＫは３である。アキュムレータ４
０の出力信号θの最上位ビット出力信号θ_MSBは、２ⁿ＝
８クロック周期の時間(８Ｔ)内にＫ＝３個のパルスを含
んでいる。したがって、その平均周波数ｆ₀は、クロッ
ク周波数をｆ_CLKとすると、次式で表される。

【００５２】

【数１３】ｆ₀＝(Ｋ／２ⁿ)ｆ_CLK このアキュムレータ４０はそれ単体でダイレクトディジ
タルシンセサイザの最も簡単な形であり、他の形式の多
くのダイレクトディジタルシンセサイザにも位相信号の
計算のために使用されている。しかし、図８に示すよう
に、アキュムレータ４０単体では出力信号θ_MSBに大き
なジッタを含んでいる。周波数スペクトルの観測では、
ジッタは大きなスプリアス成分（不要波成分）となって
現れるので、アキュムレータ４０単体を無線通信機器用
の局部発振器に適用することは難しい。このスプリアス
成分を抑えるために、最も一般的なダイレクトディジタ
ルシンセサイザでは、ＲＯＭを用いて正弦波を出力とし
て発生させる方法がとられている。また、スプリアス成
分を抑える他の方法として、位相補間の手段が知られて
いる（参考文献：V. Reinhardt et a1., "A short surv
ey of frequency synthesizer techniques", in Proc.
40th Annual Frequency Control Symp., pp.355-365, M
ay 1986）。

【００５３】図８に示すように、位相補間の手段はアキ
ュムレータ４０の出力信号θ_MSBの各パルスをパルス毎
に遅延させて遅延出力信号θ_idealを発生させる。この
パルスの遅延時間δ_tは、出力信号θ_MSBが立ち上がる直
前の出力信号θの値をθ_pとすると、次式で表される。

【００５４】

【数１４】δ_t＝{(２^n-1−θ_p)／Ｋ}・Ｔ例えば、図８に示すように、１つ目の出力信号θ_MSBが
立ち上がる直前の出力信号θの値θ_pが３であるときに
は、１つ目の出力信号θ_MSBについてδ_t＝{(４−３)／
３}・Ｔ＝Ｔ／３（（数１４）式により計算）遅延させ
れば、遅延出力信号θ_idealの一つ目のパルスに一致す
る。

【００５５】従来の位相補間の手段としては、従来技術
として示した閾値電圧発生回路とランプ波発生回路とを
異なる回路で構成する遅延発生器（参考文献：H. Nosak
a, T. Nakagawa, and A. Yamagishi, "A phase interpo
lation direct digita1 synthesizer with a digita11y
contro11ed de1ay generator", in 1997 Symp. VLSICi
rcuits Dig., June 1997, pp.75-76）や、遅延線のタッ
プを切り替えるタイプの遅延発生器（参考文献：V. N.
Kochemasov and A. N. Fadeev, "Digital-computer syn
thesizers of two-1eve1 signa1s with phase-error co
mpensation",Te1ecommunications and radio engineeri
ng, vol.36/37, pp.55-59, Oct. 1982）がある。しかし
これらの遅延発生器は、精度を出すためには遅延時間
（遅延量）の調整が必要であり、また単位遅延時間の調
整が難しいという問題があった。

【００５６】図１、図３、図５に示したような本発明に
係る遅延発生器は、無調整で任意の値の遅延時間を得る
ことができるので、図７に示すように、本発明に係る遅
延発生器を位相補間の手段として用いたダイレクトディ
ジタルシンセサイザは、無調整で低スプリアスな出力信
号を得ることが可能である。

【００５７】図７に示した周波数シンセサイザにおいて
は、アキュムレータ４０の出力信号θはデータ変換回路
４２および制御回路４３に入力される。制御回路４３は
出力信号θからＲ側イネーブル信号およびＴ側イネーブ
ル信号を生成する。Ｔ側イネーブル信号は出力信号θ
_MSBが立ち上がる１クロック前に立ち上がり、パルス幅
が１クロックの信号として出力される。また、Ｒ側イネ
ーブル信号はＴ側イネーブル信号のパルス幅を２クロッ
クにして出力される。出力信号θ_MSBの１クロック前に
立ち上がるＴ側イネーブル信号は出力信号θから演算で
発生できるが、出力信号θ_MSBのパルス幅を１クロック
に修正した信号をＴ側イネーブル信号としてもよい。そ
の場合は、図９(ｅ)に示したＴ側イネーブル信号より１
クロック違れるので、遅延発生器本体４１に入力する他
の信号すべてを１クロック遅延させればよい。Ｔ側イネ
ーブル信号およびＲ側イネーブル信号は、上述したよう
に遅延発生器本体４１が遅延発生を開始するトリガ信号
として機能する。遅延発生器本体４１に送出するデータ
入力Ｄ_Rに設定される設定データＳはデータ変換回路４
２にて計算される。このように、図１、図３、図５に示
した本発明の遅延発生器のデータセレクタ部８９、８９
ａ、８９ｂの役割はデータ変換回路４２、制御回路４３
が担う。遅延発生器本体４１の遅延時間は（数９）式等
で表されるが、一方ダイレクトディジタルシンセサイザ
で必要とされる遅延時間δ_tは（数１４）式で表され
る。ここで、値θ_pはその定義からθ−Ｋで表される。
したがって（数１４）式は次式で表すことができる。

【００５８】

【数１５】δ_t＝[{Ｋ−(θ−２^n-1)}／Ｋ]・Ｔ（数１５）式を（数９）式と比較すると遅延発生器本体
４１に設定する設定データＳは次式で演算すればよいこ
とがわかる。

【００５９】

【数１６】Ｓ＝θ−２^n-1 すなわち、データ変換回路４２はまずアキュムレータ４
０の出力信号θを入力し、（数１６）式の減算を演算し
て設定データＳを出力する。さらに、次のクロックにお
いてデータ変換回路４２はデータ入力Ｄ_Rとして設定デ
ータＫを出力する。なお、（数１６）式はｎビットの２
進数演算では、出力信号θから最上位ビットを捨てて下
位ｎ−１ビットを取り出すことで実現できる。Ｒ側リー
ク信号およびＴ側リーク信号は遅延発生器本体４１の出
力信号をフィードハックして使用する。

【００６０】このような構成により、遅延発生器本体４
１は（数１４）式に示す遅延時間δ_tを発生し、本周波
数シンセサイザは基本周波数が（数１３）式で表される
スプリアス成分の少ない矩形波を出力する。

【００６１】図９は図７に示した周波数シンセサイザの
動作例を示すタイムチャートである。図９の(ａ)はクロ
ック信号、(ｂ)はアキュムレータ４０の出力信号θ、
(ｃ)はアキュムレータ４０の出力信号θ_MSB、(ｄ)はラ
ンプ波電圧Ｖ_R、(ｅ)はＴ側イネーブル信号、(ｆ)は閾
値電圧Ｖ_T、(ｇ)は出力端子４６から出力する出力信
号、(ｈ)はＴ側リーク信号、(ｉ)はＲ側リーク信号であ
る。なお、アキュムレータ４０のビット数ｎは３、設定
データＫは３である。また、出力信号θ_MSBの立ち上が
りの１クロック周期後のタイミングを遅延発生器本体４
１における時刻ｔ₀に一致させている。遅延発生器本体
４１の内部では、出力信号θ_MSBの１つ目のパルスの立
ち上がりと同時にＳ＝６−４＝２（（数１６）式より計
算）に比例した傾きでランプ波電圧Ｖ_Rが生成される。
これと同時にＫ＝３に比例した傾きで閾値電圧Ｖ_Tの値
を変化させる。次のクロックの立ち上がりの時刻（遅延
発生器の時刻ｔ₀）においてランプ波電圧Ｖ_Rの傾きはＫ
＝３に比例した傾きに変化し、一方で閾値電圧Ｖ_Tは保
持される。時刻ｔ₀から出力信号が立ち上がるまでの遅
延時間δ_tは（数９）式から算出されるように(１／３)
Ｔとなる。出力信号はＴ側リーク信号およびＲ側リーク
信号としてフィードバックされ、閾値電圧Ｖ_Tおよびラ
ンプ波電圧Ｖ_Rを初期化する。

【００６２】なお、出力端にトグルフリップフロップ
（Ｔ−ＦＦ）を付加すると、デューティ比５０％の矩形
波のシンセサイザ出力を得ることが可能である。この場
合の基本周波数は（数１３）式に示した平均周波数ｆ₀
の半分になる。

【００６３】図９において注目すべき点は、ランプ波電
圧Ｖ_Rが閾値電圧Ｖ_Tに達し、出力信号が立ち上がる時点
では、閾値電圧Ｖ_Tはいつも同じ電圧であり、ランプ波
電圧Ｖ_Rの傾きもいつも一定であることである。現実の
コンパレータの動作時間は閾値電圧依存性、ランプ波電
圧傾き依存性を持つが、これが遅延時間へ影響を及ぼす
ことがないため、周波数シンセサイザの出力信号のパル
スは理想的に等間隔に並ぶ。

【００６４】なお、図３、図５に示した遅延発生器の説
明で述べたとおり、周波数シンセサイザへの応用では遅
延発生器が発生する遅延時間に任意の定数時間を加算す
ることができる。すなわち、遅延発生器の閾値電圧Ｖ_T
に一定電圧のずれがあってもよいし、閾値電圧発生回路
を取り除き閾値電圧Ｖ_Tを一定電圧として外部から入力
するようにしてもよい。周波数シンセサイザへの応用で
は、周波数設定によっては遅延発生器は極めて小さい遅
延時間を発生する場合があり、閾値電圧Ｖ_Tに適当な電
圧を加算しておくことで極めて小さい遅延時間を発生す
る必要がなくなり、遅延時間の精度がとりやすくなる利
点がある。

【００６５】このように、図７に示した周波数シンセサ
イザにおいては、図１等に示した分子と分母とがともに
可変である分数に比例した遅延時間を発生する遅延発生
器をダイレクトディジタルシンセサイザにおける位相補
間の手段として用いているから、アキュムレータの出力
信号からジッタのない信号を抽出することができる。ま
た、無調整で必要とされるすべての遅延時間を得ること
ができるので、低スプリアスな出力信号を発生させるこ
とができる。また、遅延発生器本体４１は設定データＫ
を半固定とする動作を行なうため、コンパレータへの性
能要求を大幅に緩和することができる。このことは、周
波数シンセサイザ全体としての低消費電力化、低コスト
化に有効である。また、クロック周波数に特化して遅延
発生器内の回路定数を調整する必要がない。

【００６６】（周波数シンセサイザの第２の実施の形
態）ところで、これまでは出力信号θ_MSBを遅延発生器
本体４１のＴ側イネーブル信号およびＲ側イネーブル信
号の基準のタイミングにした場合の周波数シンセサイザ
について述べたが、アキュムレータのオーバーフロー信
号を基準のタイミングとすることによっても周波数シン
セサイザを構成することができる。

【００６７】図１０は本発明に係る他の周波数シンセサ
イザを示す図である。図に示すように、周波数シンセサ
イザはアキュムレータ４０ａ、遅延発生器本体４１ａ、
データ変換回路４２ａ、制御回路４３ａから構成され
る。アキュムレータ４０ａは加算器３８ａ、ラッチ３９
ａから構成される。設定データＫ入力端子４５ａから入
力される設定データＫはアキュムレータ４０ａの加算器
３８ａ、遅延発生器本体４１ａおよびデータ変換回路４
２ａに設定される。クロック信号入力端子４４ａから入
力されるクロック信号はアキュムレータ４０ａのラッチ
３９ａおよび遅延発生器本体４１ａに与えられる。ま
た、アキュムレータ３８ａのオーバーフロー信号ＯＦは
データ変換回路４２ａおよび制御回路４３ａに送出され
る。

【００６８】図１１は図１０に示した周波数シンセサイ
ザの動作を説明する図である。アキュムレータ４０ａの
ビット数ｎは３、設定データＫは３である。アキュムレ
ータ４０ａのオーバーフロー信号ＯＦは、２ⁿ＝８クロ
ック周期の時間８Ｔ内にＫ＝３個のパルスを含んでい
る。したがって、その平均周波数ｆ₀は（数１３）式で
表される。オーバーフロー信号ＯＦは遅延発生器本体４
１ａによりパルス毎に遅延され、遅延出力信号θ_ideal
で示す等間隔のパルス列に並べ直される。その遅延時間
δ_tは次式で表される。

【００６９】

【数１７】δ_t＝{(２ⁿ−θ)／Ｋ}・Ｔ一方、遅延発生器本体４１ａで発生する遅延時間ｔ_dは
（数９）式で表されるので、設定データＳは次式で演算
される。

【００７０】

【数１８】Ｓ＝Ｋ＋θ−２ⁿ すなわち、データ変換回路４２ａにおいて、（数１８）
式の演算を行ない、遅延発生器本体４１ａへ送出すれば
よい。ｎビットの２進数の演算では、（数１８）式の２
ⁿの加算は意味を持たないため、Ｓ＝Ｋ＋θとすること
ができる。さらに、アキュムレータ４０ａの動作を考慮
すると、Ｋ＋θは「オーバーフロー信号ＯＦが立ち上が
る次のクロック周期後の出力信号θ」である。すなわ
ち、次のタイミングの出力信号θをそのまま設定データ
Ｓとして使用することができる。

【００７１】図１２は図１０に示した周波数シンセサイ
ザの動作例を示すタイムチャートである。図１２の(ａ)
はクロック信号、(ｂ)はアキュムレータ４０ａの出力信
号θ、(ｃ)はアキュムレータ４０ａのオーバーフロー信
号ＯＦ、(ｄ)はランプ波電圧Ｖ_R、(ｅ)はＴ側イネーブ
ル信号、(ｆ)は閾値電圧Ｖ_T、(ｇ)は出力端子４６ａか
ら出力する出力信号、(ｈ)はＴ側リーク信号、(ｉ)はＲ
側リーク信号である。なお、アキュムレータ４０ａのビ
ット数ｎは３、設定データＫは３である。また、オーバ
ーフロー信号ＯＦの立ち上がりの１クロック周期後のタ
イミングを遅延発生器本体４１ａにおける時刻ｔ₀に一
致させている。また、遅延発生器本体４１ａの内部で
は、オーバーフロー信号ＯＦの１つ目のパルスの立ち上
がりと同時にＳ＝６＋３−８＝１(（数１８）式により
計算）に比例した傾きでランプ波電圧Ｖ_Rが生成され
る。これと同時にＫ＝３に比例した傾きで閾値電圧Ｖ_T
の電圧を変化させる。次のクロックの立ち上がりの時刻
（遅延発生器の時刻ｔ₀）においてランプ波電圧Ｖ_Rの傾
きはＫ＝３に変化し、一方で閾値電圧Ｖ_Tは保持され
る。時刻ｔ₀から出力信号が立ち上がるまでの遅延時間
δ_tは（数９）式から算出される通り(２／３)Ｔとな
る。出力信号はＴ側リーク信号およびＲ側リーク信号と
してフィードバックされ、閾値電圧Ｖ_Tおよびランプ波
電圧Ｖ_Rを初期化する。

【００７２】なお、出力端にトグルフリップフロップ
（Ｔ−ＦＦ）を付加すると、デューティ比５０％の矩形
波のシンセサイザ信号を得ることが可能である。この場
合の基本周波数は（数１３）式に示した平均周波数ｆ₀
の半分になる。

【００７３】図１２において注目すべき点は、ランプ波
電圧Ｖ_Rが閾値電圧Ｖ_Tに達し、出力信号が立ち上がる時
点では、閾値電圧Ｖ_Tはいつも同じ電圧であり、ランプ
波電圧Ｖ_Rの傾きもいつも一定であることである。現実
のコンパレータの動作時間は、閾値電圧依存性、ランプ
波電圧傾き依存性を持つが、これが遅延時間へ影響を及
ぼすことがないため、周波数シンセサイザの出力信号の
パルスは理想的に等間隔に並ぶ。

【００７４】なお、図３、図５に示した遅延発生器の説
明で述べたとおり、周波数シンセサイザへの応用では遅
延発生器本体４１ａが発生する遅延時間に任意の定数時
間を加算することができる。すなわち、遅延発生器本体
４１ａの閾値電圧Ｖ_Tに一定電圧のずれがあってもよい
し、閾値電圧発生回路を取り除きＶ_Tを一定電圧として
外部から入力するようにしてもよい。また、周波数シン
セサイザへの応用では、周波数設定によっては遅延発生
器は極めて小さい遅延時間を発生する場合があるが、閾
値電圧Ｖ_Tに適当な電圧を加算しておくことで実際に極
めて小さい遅延時間を発生する必要がなくなり、遅延時
間の精度がとりやすくなる利点がある。

【００７５】（逓倍器の実施の形態）図１３は本発明に
係る逓倍器を示す図である。図において、４７は分配回
路の役割を担うＴ−ＦＦ、４８〜５３はＤ−ＦＦ、５４
〜５９は同一の容量値Ｃを持つ容量、６０〜６５はスイ
ッチ、６６、６８は電流値Ｉ₀の電流源（電流スイッ
チ）、６７、６９は電流値３Ｉ₀の電流源（電流スイッ
チ）、７０〜７５は電流値４Ｉ₀の電流源（電流スイッ
チ）、７６〜７９はコンパレータ、８０〜８３はパルス
幅調整回路、８４は論理和手段である論理和ゲート、８
５はワンショットマルチバイブレータ（ワンショッ
ト）、８６はクロック信号入力端子、８７は出力端子で
ある。本逓倍器は、被逓倍信号の周期をＴ、任意の時間
をｄ、２以上の整数をＮ、１以上の整数をＭとしたとき
に、Ｎ種類の特定の遅延時間ｔ_d＝ｄ＋(ｋ・Ｍ／Ｎ)Ｔ
（ｋは０からＮ−１までのすべての整数）を発生する遅
延発生器を使用することで、入力される被逓倍信号のＮ
／Ｍ倍の周波数の信号を得るものである。

【００７６】図１３に示した逓倍器は、ｄ＝(１／４)
Ｔ、Ｎ＝２、Ｍ＝１とした場合の２逓倍器の構成例であ
り、Ｎ＝２種類の特定の遅延時間ｔ_dを発生する遅延発
生器がそれぞれ２個、すなわち第１〜第４の４個の遅延
発生器（それぞれコンパレータ７６〜７９を有する遅延
発生器）から構成されている。第１の遅延発生器はラン
プ波電圧Ｖ_R＝Ｖ１、閾値電圧Ｖ_T＝Ｖ３であり、第２の
遅延発生器はランプ波電圧Ｖ_R＝Ｖ２、閾値電圧Ｖ_T＝Ｖ
３であり、第３の遅延発生器はランプ波電圧Ｖ_R＝Ｖ
４、閾値電圧Ｖ_T＝Ｖ６であり、第４の遅延発生器はラ
ンプ波電圧Ｖ_R＝Ｖ５、閾値電圧Ｖ_T＝Ｖ６である。特定
の遅延時間ｔ_d＝(１／４)Ｔは第２および第４の遅延発
生器により発生され、特定の遅延時間ｔ_d＝(３／４)Ｔ
は第１および第３の遅延発生器により発生される。

【００７７】図１４は図１３に示した逓倍器の動作例を
示すタイムチャートである。図１４の(ａ)はクロック信
号、(ｂ)はＴ−ＦＦ４７の非反転信号ＣＬＫ１、(ｃ)は
Ｔ−ＦＦ４７の反転信号ＣＬＫ２、(ｄ)は第１および第
２の遅延発生器の各電圧Ｖ１〜Ｖ３、(ｅ)は第３および
第４の遅延発生器の各電圧Ｖ４〜Ｖ６、(ｆ)は出力端子
８７から出力される出力信号である。

【００７８】第１および第２の遅延発生器の動作につい
て以下に説明する。非反転信号ＣＬＫ１がハイの状態の
時、電圧Ｖ１はＩ₀、電圧Ｖ２は３Ｉ₀、電圧Ｖ３は４Ｉ
₀に比例した傾きのランプ波となる。非反転信号ＣＬＫ
１が立ち上がってからクロック周期Ｔの期間は常にＶ
１：Ｖ２：Ｖ３＝１：３：４の電圧比のまま推移し、こ
の電圧比は非反転信号ＣＬＫ１が立ち下がる瞬間まで維
持される。非反転信号ＣＬＫ１が立ち下がると（すなわ
ち反転信号ＣＬＫ２が立ち上がると）、電圧Ｖ３はその
電圧を保持する一方、電圧Ｖ１、Ｖ２は４Ｉ₀に比例し
た傾きのランプ波となる。反転信号ＣＬＫ２が立ち上が
ってから時間(１／４)Ｔ経過後に電圧Ｖ２と電圧Ｖ３と
は一致する。これは（数９）式においてＫ＝４、Ｓ＝３
としたことと等価である。また、反転信号ＣＬＫ２が立
ち上がってから時間(３／４)Ｔ経過後に電圧Ｖ１と電圧
Ｖ３とは一致する。これは（数９）式においてＫ＝４、
Ｓ＝１としたことと等価である。

【００７９】第３および第４の遅延発生器の動作は、以
上説明した第１および第２の遅延発生器の動作とクロッ
ク周期Ｔずれているだけである。このように、４個の遅
延発生器は時間(１／２)Ｔ毎に順番に出力信号パルスを
発生するので、図１３に記載の逓倍器は２逓倍の動作を
行なうことが分かる。

【００８０】図１４において注目すべき点は、ランプ波
電圧Ｖ_R（電圧Ｖ１、Ｖ２、Ｖ４、Ｖ５）が閾値電圧Ｖ_T
（電圧Ｖ３、Ｖ６）に達し、出力信号が立ち上がる時点
では、閾値電圧Ｖ_Tはいつも同じ電圧であり、ランプ波
電圧Ｖ_Rの傾きもいつも一定であることである。現実の
コンパレータの動作時間は、閾値電圧依存性、ランプ波
電圧傾き依存性を持つが、これが遅延時間へ影響を及ぼ
すことがないため、逓倍器の出力信号のパルスは理想的
に等間隔に並ぶ。

【００８１】なお、図３、図５に示した遅延発生器の説
明で述べたとおり、逓倍器への遅延発生器の応用におい
ては、閾値電圧Ｖ_Tの精度は求められない。すなわち、
閾値電圧Ｖ_Tに相当する電圧Ｖ３および電圧Ｖ６を発生
させる電流スイッチ７２、７５の電流値は必ずしも４Ｉ
₀に比例していなくてもよいし、さらには電圧Ｖ３およ
び電圧Ｖ６を外部から一定電圧として入力してもよい。

【００８２】このように、図１３に示した逓倍器におい
ては、図１等に示した遅延発生器と同様な遅延発生器を
入力信号の周期よりも短い間隔でパルスを発生させる手
段として用いることにより、素子の非線形性を利用した
従来の逓倍器やミキサを利用した従来の逓倍器と比較し
て、フィルタが不要であり、フィルタ無しで多段接続が
可能である。このことは、逓倍器の周波数範囲の拡大
や、回路規模の縮小に効果がある。また、無調整で正確
に等間隔に並ぶパルスを発生することができるので、低
ジッタ、低スプリアスな出力信号を得ることができる。
また、ＰＬＬ周波数シンセサイザを用いた従来の逓倍器
と比較して、回路規模が小さく、低消費電力である効果
がある。また、入力周波数に特化して遅延発生器内の回
路定数を調整する必要がない。また、図１等に示した遅
延発生器と同様な遅延発生器を使用することは、回路定
数の設計値からのずれや電源変動などがスプリアス特性
の悪化を招かないことに効果がある。また、ランプ波電
圧を２段階の傾きとすることになるため、コンパレータ
が動作を行なう時点での閾値電圧を一定とし、かつラン
プ波電圧の傾きを一定にできる利点がある。これはコン
パレータへの性能要求を大幅に緩和するものであり、逓
倍器全体としての低消費電力化、低コスト化に有効であ
る。

【００８３】なお、上述実施の形態においては、値α、
加算データαを設定データＫよりも小さい値としたが、
これらを任意の値とすることができる。

【００８４】

【発明の効果】以上説明したように、本発明に係る遅延
発生器においては、分数に比例した遅延時間を発生する
ことができる。

【００８５】また、第２の電流源と並列に電流スイッチ
を設けたときには、遅延時間に定数時間を加算すること
ができる。

【００８６】また、同じ時刻に第１のデータ入力として
第１の設定データを送出するとともに第２の設定データ
に加算データを加算した値を送出し、所定時間経過後に
第１のデータ入力として第２の設定データを送出すると
ともに第２のデータ入力として０を送出するデータセレ
クタ部を設けたときには、遅延時間に定数時間の加算す
ることができる。

【００８７】また、ランプ波発生回路に含まれる回路定
数と閾値電圧発生回路に含まれる回路定数とを同一値と
したときには、回路定数の調整は不要である。

【００８８】また、本発明に係る周波数シンセサイザに
おいては、アキュムレータの出力信号からジッタのない
信号を抽出することができる。

【００８９】また、上記アキュムレータのビット数を
ｎ、最上位ビットの出力信号が立ち上がる直前のアキュ
ムレータの出力信号の値をθ_p、設定データをＫ、クロ
ック信号の周期をＴとしたとき、遅延発生器の最上位ビ
ットの遅延時間を{(２^n-1−θ_p)／Ｋ}・Ｔとしたときに
は、遅延発生器のコンパレータへの性能要求を大幅に緩
和することができ、またコンパレータの動作時間が遅延
時間へ影響を及ぼすことがないから、周波数シンセサイ
ザの出力信号のパルスは理想的に等間隔に並び、またク
ロック周波数に特化して遅延発生器内の回路定数を調整
する必要がない。

【００９０】また、上記アキュムレータのビット数を
ｎ、アキュムレータの出力信号をθ、設定データをＫ、
クロック信号の周期をＴとしたとき、遅延発生器のオー
バーフロー信号の遅延時間を{(２ⁿ−θ)／Ｋ}・Ｔとし
たときには、遅延発生器のコンパレータへの性能要求を
大幅に緩和することができ、またコンパレータの動作時
間が遅延時間へ影響を及ぼすことがないから、周波数シ
ンセサイザの出力信号のパルスは理想的に等間隔に並
び、またクロック周波数に特化して遅延発生器内の回路
定数を調整する必要がない。

【００９１】また、本発明に係る逓倍器においては、フ
ィルタが不要である。

【００９２】また、複数の遅延発生器として、被逓倍信
号の周期をＴ、任意の時間をｄ、２以上の整数をＮ、１
以上の整数をＭとしたときに、Ｎ種類の特定の遅延時間
ｄ＋(ｋ・Ｍ／Ｎ)Ｔ（ｋは０からＮ−１までのすべての
整数）を発生するものを用いたときには、遅延発生器の
コンパレータへの性能要求を大幅に緩和することがで
き、またコンパレータの動作時間が遅延時間へ影響を及
ぼすことがないから、逓倍器の出力信号のパルスは理想
的に等間隔に並び、また入力周波数に特化して遅延発生
器内の回路定数を調整する必要がない。

【図面の簡単な説明】

【図１】本発明に係る遅延発生器を示す図である。

【図２】図１に示した遅延発生器の動作例を示すタイム
チャートである。

【図３】本発明に係る他の遅延発生器を示す図である。

【図４】図３に示した遅延発生器の動作例を示すタイム
チャートである。

【図５】本発明に係る他の遅延発生器を示す図である。

【図６】図５に示した遅延発生器の動作例を示すタイム
チャートである。

【図７】本発明に係る周波数シンセサイザを示す図であ
る。

【図８】図７に示した周波数シンセサイザの動作の説明
図である。

【図９】図７に示した周波数シンセサイザの動作例を示
すタイムチャートである。

【図１０】本発明に係る他の周波数シンセサイザを示す
図である。

【図１１】図１０に示した周波数シンセサイザの動作の
説明図である。

【図１２】図１０に示した周波数シンセサイザの動作例
を示すタイムチャートである。

【図１３】本発明に係る逓倍器を示す図である。

【図１４】図１３に示した逓倍器の動作例を示すタイム
チャートである。

【図１５】従来の遅延発生器を示す図である。

【図１６】図１５に示した遅延発生器の動作例を示すタ
イムチャートである。

【符号の説明】

１８、１８ａ…第１の電流源１８ｂ…電流源１９、１９ａ…第２の電流源２２、２２ａ…第１の容量２２ｂ…容量２３、２３ａ…第２の容量２４、２４ａ、２４ｂ…コンパレータ２６、２６ａ、２６ｂ…ランプ波発生回路２７、２７ａ、２７ｂ…閾値電圧発生回路３６…電流スイッチ３７…閾値電圧入力端子４０、４０ａ…アキュムレータ４１、４１ａ…遅延発生器本体４２、４２ａ…データ変換回路４３、４３ａ…制御回路５４〜５９…容量６６〜７５…電流スイッチ７６〜７９…コンパレータ８４…論理和ゲート８９、８９ａ、８９ｂ…データセレクタ部

───────────────────────────────────────────────────── フロントページの続き (72)発明者村口正弘東京都新宿区西新宿三丁目19番２号日本電信電話株式会社内Ｆターム(参考） 5J001 BB00 BB01 BB02 BB05 BB06 BB08 BB09 BB12 BB14 BB17 CC00 5J039 AC03 KK02 KK04 KK08 KK09 KK10 KK13 KK16 KK20 KK29 MM04 MM10 NN01 5J043 AA03 AA05 AA06 BB04 DD05 DD07 DD10 DD11 DD14 DD15

Claims

【特許請求の範囲】

【請求項１】ランプ波電圧を発生するランプ波発生回路
と、閾値電圧を供給する閾値電圧供給手段と、上記ラン
プ波電圧と上記閾値電圧とを比較して上記ランプ波電圧
と上記閾値電圧とが一致したときに出力パルスを発生す
る比較回路とを有する遅延発生器において、上記ランプ
波発生回路として２段階の傾きを持つ上記ランプ波電圧
を発生するものを用いたことを特徴とする遅延発生器。
【請求項２】上記ランプ波発生回路として上記ランプ波
電圧の傾きを第１のデータ入力に対応した傾きとするも
のを用い、上記閾値電圧供給手段として上記閾値電圧の
傾きを第２のデータ入力に対応した傾きとする閾値電圧
発生回路を用い、同じ時刻に上記第１のデータ入力とし
て第１の設定データを送出するとともに第２のデータ入
力として第２の設定データを送出し、所定時間経過後に
上記第１のデータ入力として第２の設定データを送出す
るとともに第２のデータ入力として０を送出するデータ
セレクタ部を設けたことを特徴とする請求項１に記載の
遅延発生器。
【請求項３】上記ランプ波発生回路として、上記第１の
データ入力に比例する電流を提供する第１の電流源と、
上記第１の電流源により充電されかつ一端を所定電圧に
結合した第１の容量とを有し、上記第１の容量の他端に
上記ランプ波電圧を発生するものを用い、上記閾値電圧
発生装置として、上記第２のデータ入力に比例する電流
を提供する第２の電流源と、上記第２の電流源により充
電されかつ一端を所定電圧に結合した第２の容量とを有
し、上記第２の容量の他端に上記閾値電圧を発生するも
のを用いたことを特徴とする請求項２に記載の遅延発生
器。
【請求項４】上記第２の電流源と並列に電流スイッチを
設けたことを特徴とする請求項３に記載の遅延発生器。
【請求項５】上記ランプ波発生回路として上記ランプ波
電圧の傾きを第１のデータ入力に対応した傾きとするも
のを用い、上記閾値電圧供給手段として上記閾値電圧の
傾きを第２のデータ入力に対応した傾きとする閾値電圧
発生回路を用い、同じ時刻に上記第１のデータ入力とし
て第１の設定データを送出するとともに上記第２のデー
タ入力として第２の設定データに加算データを加算した
値を送出し、所定時間経過後に上記第１のデータ入力と
して第２の設定データを送出するとともに第２のデータ
入力として０を送出するデータセレクタ部を設けたこと
を特徴とする請求項１に記載の遅延発生器。
【請求項６】上記ランプ波発生回路として、上記第１の
データ入力に比例する電流を提供する第１の電流源と、
上記第１の電流源により充電されかつ一端を所定電圧に
結合した第１の容量とを有し、上記第１の容量の他端に
上記ランプ波電圧を発生するものを用い、上記閾値電圧
発生装置として、上記第２のデータ入力に比例する電流
を提供する第２の電流源と、上記第２の電流源により充
電されかつ一端を所定電圧に結合した第２の容量とを有
し、上記第２の容量の他端に上記閾値電圧を発生するも
のを用いたことを特徴とする請求項５に記載の遅延発生
器。
【請求項７】上記ランプ波発生回路に含まれる回路定数
と上記閾値電圧発生回路に含まれる回路定数とを同一値
としたことを特徴とする請求項２〜６のいずれかに記載
の遅延発生器。
【請求項８】上記ランプ波発生回路として上記ランプ波
電圧の傾きをデータ入力に対応した傾きするものを用
い、上記閾値電圧供給手段として一定の上記閾値電圧を
供給するものを用い、上記データ入力として第１の設定
データを送出し、所定時間経過後に上記データ入力とし
て第２の設定データを送出するデータセレクタ部を設け
たことを特徴とする請求項１に記載の遅延発生器。
【請求項９】上記ランプ波発生回路として、上記データ
入力に比例する電流を選択的に提供する電流源と、上記
電流源により充電されかつ一端を所定電圧に結合した容
量とを有し、上記容量の他端に上記ランプ波電圧を発生
するものを用いたことを特徴とする請求項８に記載の遅
延発生器。
【請求項１０】クロック信号および設定データを入力し
かつ上記クロック信号に同期して上記設定データを累算
するアキュムレータと、上記アキュムレータの出力の最
上位ビットまたは上記アキュムレータのオーバーフロー
信号を所定の時間遅延する請求項１〜９のいずれかに記
載の遅延発生器とを具備したことを特徴とする周波数シ
ンセサイザ。
【請求項１１】上記アキュムレータのビット数をｎ、上
記最上位ビットの出力信号が立ち上がる直前の上記アキ
ュムレータの出力信号の値をθ_p、上記設定データを
Ｋ、上記クロック信号の周期をＴとしたとき、上記遅延
発生器の上記最上位ビットの遅延時間を{(２^n-1−θ_p)
／Ｋ}・Ｔとしたことを特徴とする請求項１０に記載の
周波数シンセサイザ。
【請求項１２】上記アキュムレータのビット数をｎ、上
記アキュムレータの出力信号をθ、上記設定データを
Ｋ、上記クロック信号の周期をＴとしたとき、上記遅延
発生器の上記オーバーフロー信号の遅延時間を{(２ⁿ−
θ)／Ｋ}・Ｔとしたことを特徴とする請求項１０に記載
の周波数シンセサイザ。
【請求項１３】被逓倍信号を入力しかつ複数種類の遅延
時間を発生する請求項１〜９のいずれかに記載の複数の
遅延発生器と、上記被逓倍信号を入力しかつ上記複数の
遅延発生器のそれぞれに遅延発生のタイミングを送出す
る分配回路と、上記複数の遅延発生器の出力の論理和を
とる論理和手段とを具備したことを特徴とする逓倍器。
【請求項１４】上記複数の遅延発生器として、上記被逓
倍信号の周期をＴ、任意の時間をｄ、２以上の整数を
Ｎ、１以上の整数をＭとしたときに、Ｎ種類の特定の遅
延時間ｄ＋(ｋ・Ｍ／Ｎ)Ｔ（ｋは０からＮ−１までのす
べての整数）を発生するものを用いたことを特徴とする
請求項１３に記載の逓倍器。