RU90915U1 - Цифровой синтезатор частот - Google Patents

Abstract

Цифровой синтезатор частот, содержащий накопитель кода, включающий в свой состав соединенные в кольцо сумматор и первый регистр памяти, а также блок памяти амплитуд, последовательно соединенные цифроаналоговый преобразователь и фильтр нижних частот, выход которого является выходной шиной устройства, опорный генератор, блок синхронизации, коммутатор, выход которого соединен с входом цифроаналогового преобразователя, умножитель, фазосдвигающий сумматор, входную шину кода установки частоты, входную шину кода формирования фазоманипулированного сигнала, N-1 блоков фазового сдвига, каждый из которых содержит формирователь весового коэффициента сдвига и первый сумматор-вычитатель, первый информационный вход которого подключен к выходу формирователя весового коэффициента сдвига, N регистров, где N - число каналов синтезатора, второй регистр памяти, информационный вход которого подключен к выходу фазосдвигающего сумматора, первый и второй входы которого соединены соответственно с входной шиной кода формирования фазоманипулированного сигнала и с выходом накопителя кодов, вход которого подключен к выходу умножителя, выход опорного генератора подключен к входу блока синхронизации, первый выход которого подключен к входу синхронизации накопителя кода, входу синхронизации второго регистра памяти и входам синхронизации каждого из N регистров первой группы из N регистров, а группа выходов блока синхронизации подключена к управляющим входам коммутатора, входная шина кода установки частоты синтезатора подключена к входам кода установки частоты формирователей весового коэффициента сдвига каждого из N-1 блоков

Description

Полезная модель относится к радиотехнике, в частности к технике цифрового вычислительного синтеза частот, и может быть использована для формирования сетки частот в радиопередающих и радиоприемных устройствах, а также в устройствах синхронизации различного назначения для синтеза спектрально чистых сигналов с уменьшенным уровнем дискретных побочных спектральных составляющих.

Наиболее близким к предлагаемой полезной модели является цифровой синтезатор частот [1], содержащий накопитель кода, включающий в свой состав соединенные в кольцо сумматор и регистр памяти, блок памяти амплитуд, цифроаналоговый преобразователь, фильтр нижних частот, выходную шину устройства, опорный генератор, блок синхронизации, коммутатор, умножитель, фазосдвигающий сумматор, входную шину установки частот, входную шину кода формирования фазоманипулированного сигнала, N-1 блоков фазового сдвига, N регистров, где N число каналов синтезатора, и дополнительный регистр памяти, информационный вход которого подключен к выходу фазосдвигающего сумматора, а выход - к входам кода фазы N-1 блоков фазового сдвига и информационному входу первого из N регистров, выходы которых с первого по N-й включительно подключены к соответствующим информационным входам коммутатора, входная шина кода установки частоты синтезатора подключена к входам кода установки частоты N-1 блоков фазового сдвига и к входу умножителя, выход которого подключен к входу накопителя кода, а выходы N-1 блоков фазового сдвига - к соответствующим информационным входам регистров с второго по N-й, входная шина кода формирования фазоманипулированного сигнала синтезатора подключена к первому входу фазосдвигающего сумматора, второй вход которого подключен к выходу накопителя кода, выход опорного генератора подключен к входу блока синхронизации, первый выход которого подключен к входу синхронизации накопителя кода, входу синхронизации дополнительного регистра памяти и входам синхронизации регистров с первого по N-й, а группа выходов блока синхронизации подключена к управляющим входам коммутатора, выход которого подключен к входу блока памяти амплитуд, выход которого подключен к входу цифроаналогового преобразователя, выход которого соединен с входом фильтра нижних частот, выход которого подключен к выходу синтезатора.

При этом каждый из N-1 блоков фазового сдвига содержит формирователь весового коэффициента сдвига и сумматор-вычитатель, причем вход формирователя весового коэффициента сдвига подключен к входу кода установки частоты блока, выход формирователя весового коэффициента сдвига подключен к первому информационному входу сумматора-вычитателя, второй информационный вход которого подключен к входу кода фазы блока, выход сумматора-вычитателя подключен к выходу блока.

Однако, в спектре данного синтезатора частот, несмотря на то, что в нем удалось уменьшить уровень дискретных побочных составляющих, наличие которых связано с особенностью работы основного частотнозадающего узла синтезатора накопителя кодов (НК) за счет разрушения когерентности фазовой ошибки НК, присутствуют дискретные побочные составляющие, обусловленные наличием импульсных помех («глитчей») ЦАП.

Физически, возникновение «глитчей» объясняется тем, что используемые в ЦАП аналоговые ключи имеют неодинаковые времена включения и выключения. В результате этого в моменты переключения ЦАП на его выходе формируется паразитный всплеск - импульсная помеха или так называемый «глитч». При этом наиболее значительный всплеск («главный глитч» см. фиг.2) имеет место в середине шкалы преобразователя, когда в ЦАП переключаются все разряды, т.е. когда происходит переход через половину напряжения полной шкалы П_ш ЦАП от кода 011…111 к коду 100…000 и наоборот. При этом если ключи устанавливаются в положение «выключено» быстрее, чем в положение «включено», то в течение короткого интервала времени ЦАП будет иметь нулевой выходной сигнал, а затем возвратится к требуемому уровню [2].

В устройстве прототипа «глитчи» ЦАП повторяются с периодичностью работы основного частотнозадающего узла синтезатора накопителя кодов (см. фиг.3а, б, в), поэтому их («глитчей») мощности складываются и распределяются в частотной области вблизи синтезируемой частоты по определенному закону, что приводит к наличию в спектре выходного сигнала дискретных побочных составляющих.

Основной задачей, на решение которой направлена заявляемая полезная модель, является задача снижения уровня дискретных побочных составляющих в спектре выходного сигнала синтезатора, наличие которых связано с «глитчами» ЦАП, путем их («глитчей») декорреляции.

Для достижения этого технического результата в цифровой синтезатор частот, содержащий накопитель кода, включающий в свой состав соединенные в кольцо сумматор и первый регистр памяти, а также блок памяти амплитуд, последовательно соединенные цифроаналоговый преобразователь и фильтр нижних частот, выход которого является выходной шиной устройства, опорный генератор, блок синхронизации, коммутатор, выход которого соединен с входом цифроаналогового преобразователя, умножитель, фазосдвигающий сумматор, входную шину кода установки частоты, входную шину кода формирования фазоманипулированного сигнала, N-1 блоков фазового сдвига, каждый из которых содержит формирователь весового коэффициента сдвига и первый сумматор-вычитатель, первый информационный вход которого подключен к выходу формирователя весового коэффициента сдвига, N регистров, где N - число каналов синтезатора, второй регистр памяти, информационный вход которого подключен к выходу фазосдвигающего сумматора, первый и второй входы которого соединены соответственно с входной шиной кода формирования фазоманипулированного сигнала и с выходом накопителя кодов, вход которого подключен к выходу умножителя, выход опорного генератора подключен к входу блока синхронизации, первый выход которого подключен к входу синхронизации накопителя кода, входу синхронизации второго регистра памяти и входам синхронизации каждого из N регистров первой группы из N регистров, а группа выходов блока синхронизации подключена к управляющим входам коммутатора, входная шина кода установки частоты синтезатора подключена к входам кода установки частоты формирователей весового коэффициента сдвига каждого из N-1 блоков фазового сдвига и к входу умножителя, а выходы первых сумматоров-вычитателей каждого из N-1 блоков фазового сдвига - к соответствующим информационным входам N регистров первой группы из N регистров со второго по N-й, второй сумматор-вычитатель, N-1 блоков памяти амплитуд, N дополнительных регистров памяти и формирователь кодов, вход управления, кодовый вход, вход синхронизации и выход которого соединены соответственно с входной шиной управления устройства, с выходом умножителя, с выходом переноса сумматора накопителя кодов и со вторым входом второго сумматора-вычитателя, первый вход и управляющий вход которого подключены соответственно к выходу второго регистра памяти и первому выходу блока синхронизации устройства, а выход - к вторым информационным входам первых сумматоров-вычитателей в каждом из N-1 блоков фазового сдвига и информационному входу первого регистра памяти первой группы из N регистров, выходы всех N регистров памяти первой группы из N регистров подключены к соответствующим входам N блоков памяти амплитуд, выходы которых соединены с соответствующими информационными входами дополнительных N регистров памяти второй группы из N регистров, входы синхронизации которых объединены и подключены к первому выходу блока синхронизации устройства, а выходы с первого по N-й включительно подключены к соответствующим информационным входам коммутатора, при этом формирователь кодов содержит последовательно соединенные генератор случайных чисел и блок ключей, а также третий регистр памяти, первый и второй компаратор, первый вход первого компаратора является кодовым входом формирователя кодов, второй вход первого компаратора подключен к выходу генератора случайных чисел, а выход - к управляющему входу блока ключей, выход которого подключен к первому входу второго компаратора, на второй вход которого подается нуль, управляющий вход второго компаратора является входом управления формирователя кодов и устройства в целом, а выход подключен к информационному входу третьего регистра памяти, тактовый вход и выход которого являются соответственно входом синхронизации и выходом формирователя кодов, дополнительно введены генератор случайных импульсов и последовательно соединенные второй цифроаналоговый преобразователь и коммутатор, выход которого подключен к входу фильтра нижних частот, второй вход и управляющий вход коммутатора соединены соответственно с выходом первого цифроаналогового преобразователя и выходом генератора случайных импульсов, при этом соответствующие входы первого и второго цифроаналоговых преобразователей включены параллельно.

Сопоставительный анализ с прототипом показывает, что заявляемый синтезатор отличается наличием новых, дополнительно введенных блоков: дополнительного второго цифроаналогового преобразователя, генератора случайных импульсов и коммутатора, и их связями с остальными элементами схемы. Таким образом, заявляемый синтезатор соответствует критерию полезной модели «новизна».

Сравнение заявляемого решения с устройством прототипа и другими техническими решениями показывает, что блоки аналогичные дополнительно введенным вторым цифроаналоговым преобразователем, коммутатором и генератором случайных импульсов широко известны и их схемотехническая реализация не вызывает затруднений. Однако, при введении данных блоков в предлагаемое устройство и их соединении с остальными элементами схемы в соответствии с указанными связями в заявляемом цифровом синтезаторе частот они проявляют новые свойства, что приводит к уменьшению уровня дискретных побочных составляющих в спектре выходного сигнала синтезатора в результате преобразования дискретного спектра напряжения паразитных всплесков («глитчей») ЦАП в дискретно-непрерывный путем их («глитчей») декорреляции. Это позволяет сделать вывод о соответствии технического решения критерию «существенные отличия».

На фиг.1 представлена структурная электрическая схема цифрового синтезатора частот; на фиг.2 показан всплеск сигнала («глитч») в точке характеристики, соответствующей середине полной шкалы ЦАП; на фиг.3 (а, б, в) - представлен выходной сигнал ЦАП (фиг.3а) в виде суммы двух сигналов: идеального («без глитчей») ЦАП (фиг.3б) и главного «глитча» ЦАП(фиг.3в), приводящего к наличию дискретных побочных составляющих.

Цифровой синтезатор частот по фиг.1 содержит накопитель 1 кода, включающий в свой состав соединенные в кольцо сумматор (∑) и первый регистр памяти (Рr), а также N блоков 2 памяти амплитуд, цифроаналоговый преобразователь 3, фильтр нижних частот 4, выходную шину 5 устройства, опорный генератор 6, блок синхронизации устройства 7, коммутатор 8, умножитель 9, фазосдвигающий сумматор 10, входную шину 11 кода установки частоты, входную шину 12 кода формирования фазоманипулированного сигнала, N-1 блоков 13 фазового сдвига, каждый из которых содержит формирователь 14 весового коэффициента сдвига и первый сумматор-вычитатель 15, 1-ю группу из N регистров 16 памяти, второй регистр 17 памяти, второй сумматор-вычитатель 18, 2-ю группу из N регистров 19 памяти, формирователь 20 кодов, содержащий генератор 21 случайных чисел, блок 22 ключей, третий регистр 23 памяти, первый компаратор 24, второй компаратор 25, шину 26 - входную шину управления режимом работы устройства, генератор 27 случайных импульсов, второй цифроаналоговый преобразователь 28 и коммутатор 29.

Принцип действия предлагаемого устройства, как и устройства прототипа, основан на параллельном вычислении отсчетов фаз и амплитуд синтезируемого колебания.

При этом уменьшение дискретных побочных составляющих в выходном сигнале предлагаемого цифрового синтезатора достигается путем декорреляции «глитчей» ЦАП, за счет того, что генератор случайных импульсов, который управляет работой коммутатора, пропускает на его выход напряжение либо с выхода первого ЦАП, либо с выхода второго ЦАП, в результате этого всплески напряжения на выходе коммутатора не будут иметь периодов повторения, а дискретный спектр «глитчей» ЦАП синтезатора преобразуется в дискретно - непрерывный близкий к шумовому. Этот технический результат достигается в предлагаемом устройстве за счет наличия в структуре синтезатора дополнительно введенных второго цифроаналогового преобразователя (ЦАП), коммутатора и генератора случайных импульсов, а также организации соответствующих связей, что в совокупности позволяет уменьшить уровень дискретных побочных составляющих в спектре выходного сигнала синтезатора, обусловленных наличием «глитчей» ЦАП.

Синтезатор частот, представленный на фиг.1, работает следующим образом.

На входной шине 11 кода установки частоты устанавливается кодированное значение синтезируемой частоты К (код установки частоты). Это число поступает на вход умножителя 9, на выходе которого формируется код числа, равный K·N, где N - число каналов устройства. При числе каналов N=2ⁿ(n=1, 2, 3…), умножитель 9 представляет собой регистр сдвига, который выполняет операцию сдвига кода К на n разрядов в сторону увеличения кода.

Код числа равный K·N подается на кодовый вход первого 24 компаратора формирователя 20 кодов. Компаратор 24 сравнивает число K·N с числом X, вырабатываемым генератором 21 случайных чисел, и открывает блок 22 ключей для прохождения на первый вход второго компаратора 25 только тех случайных чисел х из множества чисел X, которые меньше (K·N)-1 (x<(K·N)-1).

Формирователь 20 кодов может работать в двух режимах в зависимости от уровня сигнала («0» или «1»), поступающего на управляющий вход второго компаратора 25 с шины 26 управления устройством.

В 1-ом режиме работы формирователя 20 кодов и устройства в целом (без рандомизации спектра выходного сигнала синтезатора) на управляющий вход компаратора 25 с шины 26 управления необходимо подать нуль («0»). Тогда на выход компаратора 25 проходит нулевой потенциал с его второго входа, который поступает на информационный вход третьего регистра 23 памяти, тактируемого импульсами переполнения сумматора накопителя 1 кода. В результате этого с выхода третьего регистра 23 памяти на выход формирователя 20 кодов проходит «0».

Во 2-ом режиме (с рандомизацией спектра) на шину 26 управления устройством необходимо подать единицу («1»). В этом режиме на выход компаратора 25 проходят случайные числа x<(K·N)-1 с выхода блока 22 ключей, которые, пройдя через третий регистр 23 памяти поступают на выход формирователя 20 кода для обеспечения рандомизации спектра выходного сигнала синтезатора.

Код числа K·N с выхода умножителя 9 поступает на вход накопителя 1 кода, который с тактовой частотой f_T=f₀/N, где f₀ - частота опорного генератора 6, накапливает код K·N. В результате этого на выходе накопителя 1 кода в каждый тактовый момент времени t_T=iT_T=1/f_Т, где i=0, 1, 2, 3… - целые числа, формируется код числа, пропорционального фазе синтезируемого колебания. С выхода накопителя 1 кода данный код поступает на второй вход фазосдвигающего сумматора 10. На выходе сумматора 10 формируется код числа, соответствующего фазе синтезируемого колебания с учетом сдвига фазы Δφ, заданного кодом формирования фазоманипулированного сигнала, поступающего на первый вход фазосдвигающего сумматора 10 с входной шины 12 кода формирования фазоманипулированного сигнала. Выходной код фазосдвигающего сумматора 10 поступает на информационный вход второго регистра 17 памяти и по тактовым импульсам, поступающим на вход синхронизации второго регистра 17 памяти с первого выхода блока 7 синхронизации устройства, с частотой f_T=f₀/N переписывается на выход второго регистра 17. В результате этого на выходе второго регистра 17 памяти в каждый тактовый момент времени t_T формируется код числа М, соответствующего фазе синтезируемого колебания с учетом сдвига фазы Δφ. Данный код подается на первый вход дополнительного сумматора-вычитателя 18, на второй вход которого поступает код с выхода формирователя 20 кодов: либо «0» при работе устройства в 1-ом режиме без рандомизации спектра, либо код случайного числа х<(К·N)-1 при работе устройства во 2-м режиме с рандомизацией спектра. Таким образом, код на выходе дополнительного сумматора-вычитателя 18 будет равен: в 1-ом режиме выходному коду М второго регистра 17 памяти (суммируется с «0»); во 2-ом режиме либо М+х, либо М-х, в зависимости от режима работы (сложение или вычитание) второго сумматора-вычитателя 18, который задается выходным сигналом с первого выхода блока 7 синхронизации устройства. В положительный полупериод выходного сигнала с первого выхода блока 7 синхронизации устройства на выходе второго сумматора-вычитателя 18 формируется код числа М+х, а в отрицательный полупериод - код числа М-х, где x<(K·N)-1.

Код установки частоты К одновременно с его подачей на вход умножителя 9 поступает на входы формирователей 14 весового коэффициента сдвига N-1 блоков 13 фазового сдвига. Формирователь 14 весового коэффициента сдвига выполняет операцию умножения кода К установки частоты на постоянный коэффициент, равный номеру блока фазового сдвига, в результате чего на его выходе образуются коды чисел, равные, по каждому каналу соответственно, К, 2К, …,

(N-1)K, которые в первых сумматорах-вычитателях 15 добавляются к выходному коду фазы дополнительного сумматора-вычитателя 18.

В 1-ом режиме без рандомизации спектра выходного сигнала синтезатора (на шине 26 управления «О» потенциал) дальнейшая работа устройства происходит следующим образом.

На выходе блоков 13 фазового сдвига в тактовые моменты времени t_T формируются N-1 кодов чисел, пропорциональных фазе синтезируемого колебания с учетом сдвига фазы Δφ, но смещенных относительно выходного кода второго сумматора-вычитателя 18 соответственно на К, 2К,…, (N-1)К.

Выход дополнительного сумматора-вычитателя 18 и выходы N-1 блоков 13 фазового сдвига подключены к соответствующим информационным входам регистров 16 памяти 1-ой группы из N регистров. Регистры 16 памяти по тактовым импульсам с частотой синхронизации f_T=f₀/N переписывают информацию с входа на выход, которая далее поступает на соответствующие входы N блоков 2 памяти амплитуд. Каждый из N блоков памяти амплитуд представляет собой фазосинусный преобразователь и осуществляет переход от отсчетов кода фазы к отсчетам кода амплитуды синтезируемого колебания. Таким образом, на выходах N блоков 2 памяти амплитуд в тактовые моменты времени t_T формируется N кодов чисел, пропорциональных амплитуде синтезируемого колебания, которые поступают на информационные входы N дополнительных регистров 19 памяти 2-ой группы из N регистров. Регистры 19 памяти по тактовым импульсам с частотой f_T=f₀/N переписывают информацию с входа на выход, которая далее поступает на соответствующие входы коммутатора 8 из N в один.

Коммутатор 8 с частотой синхронизации f₀ в последовательности, задаваемой блоком 7 синхронизации устройства, пропускает на выход входные коды, таким образом, что за время Т_T=NТ₀ (время одного такта работы накопителя 1 кода) на его выходе в каждый тактовый момент времени t₀=i·T₀, i=0, 1, 2, 3… код амплитуды выходного синтезируемого колебания изменяется на величину, равную коду частоты К, в то время как на выходах накопителя 1 кода, фазосдвигающего сумматора 10, блоков 13 фазового сдвига и блоков 2 памяти амплитуд информация меняется только к моменту времени t_T=i·T_T=NТ₀.

Таким образом, тактовая частота работы накопителя 1 кода, блоков 13 фазового сдвига, фазосдвигающего сумматора 10 и всех N блоков 2 памяти амплитуд предлагаемого синтезатора в N раз ниже тактовой (опорной) частоты f₀ цифрового синтезатора.

Отметим, что в первом режиме работы устройства (без рандомизации спектра) спектр выходных колебаний синтезатора имеет достаточно высокий уровень дискретных побочных спектральных составляющих, наличие которых связано с особенностью работы основного частотнозадающего узла синтезатора НК. Особенность работы НК, как показано в [3], заключается в несоответствии периодов последовательности, определяющей моменты переполнения НК, и величиной

R=2^m, определяющей емкость НК, и, соответственно, количество адресуемых отсчетов фазы (выходной код НК) синтезируемой функции. В результате этого, как показано в той же литературе, в общем случае, когда код К синтезируемой частоты не кратен величине емкости НК R=2^m, требуемый коэффициент преобразования частоты реализуется неточно, и спектр выходного сигнала синтезатора содержит N_D=2^m / HOD(K,R) дискретных побочных составляющих, где HOD(K,R) - наибольший общий делитель К и R.

Для их уменьшения необходимо перейти во второй режим работы устройства с рандомизацией спектра. Для этого на шину 26 управления устройством необходимо подать единичный («1») потенциал.

Во 2-ом режиме с рандомизацией спектра выходного сигнала синтезатора работа устройства происходит следующим образом.

Наличие «1» на шине 26 управления устройством приводит к тому, что на выходе формирователя 20 кодов будет присутствовать код случайного числа х<(К·N)-1. Данный код х в дополнительном сумматоре-вычитателе 18 либо прибавляется к коду числа М (М+х), соответствующему фазе синтезируемого колебания с учетом сдвига фазы Δφ, при наличии единичного потенциала («1») на управляющем входе сумматора-вычитателя 18 в положительный полупериод выходного сигнала с первого выхода блока 7 синхронизации устройства, либо вычитается из кода числа М (М-х) при «0» потенциале на его управляющем входе в отрицательный полупериод выходного сигнала с первого выхода блока 7 синхронизации устройства. Отметим, что операция вычитания М-х не вызывает затруднений, так как это сложение числа М с числом х, представленном в дополнительном коде. В результате этого на выходе дополнительного сумматора-вычитателя 18 формируется код числа M±x, который в первых сумматорах-вычитателях 15 добавляется к выходному кода формирователя 14 весового коэффициента сдвига равному по каждому каналу соответственно К, 2К,…, (М-1)К.

Дальнейшая работа устройства во втором режиме происходит аналогично работе устройства в первом режиме, а именно: регистры 16 памяти первой группы из N регистров по тактовым импульсам с частотой f_T=f₀/N переписывают информацию с входа на выход, которая, пройдя блоки 2 памяти амплитуд, поступает на соответствующие информационные входы N дополнительных регистров 19 памяти второй группы из N регистров и далее на соответствующие входы коммутатора 8 из N в один. С выхода коммутатора 8 код амплитуды синтезируемого колебания поступает на входы параллельно работающих первого 3 и второго 28 ЦАП. На их выходах формируется ступенчатое напряжение, близкое к синтезируемому, которое поступает на первый и второй входы коммутатора 29.

По случайному закону, который задается генератором 27, на выход коммутатора пропускается напряжение либо с выхода первого ЦАП 3, либо с выхода второго ЦАП 28, из которого фильтр 4 нижних частот формирует выходной сигнал требуемой частоты и фазы.

В каждом из ЦАП 3 и 28 имеются переходные процессы между выборками соответствующего значения амплитуды синтезируемого колебания. Наличие переходных процессов в первом 3 и втором 28 ЦАП приводит к выбросам напряжения на его выходе в моменты переключения и, как следствие, к ошибкам в выходном сигнале.

При одном ЦАП (как в известном устройстве) эти ошибки повторяются с периодичностью работы накопителя кодов, поэтому мощности всплесков складываются и распределяются в частотной области вблизи синтезируемой частоты по определяемому закону, что приводит к наличию в спектре выходного сигнала синтезатора дискретных побочных составляющих.

В предлагаемом цифровом синтезаторе частот за счет модуляции по случайному закону параметров паразитных всплесков выходных напряжений первого и второго ЦАП 3 и 28 с помощью коммутатора 29 и генератора 27, выбросы напряжения на выходе коммутатора 29, во-первых, не будут иметь периодов повторения и, во-вторых, в силу технологически-конструктивного разброса параметров первого и второго ЦАП 3 и 28 не будут одинаковыми, что в совокупности приводит к уменьшению уровня побочных составляющих, в результате преобразования дискретного спектра напряжения паразитных всплесков ЦАП в дискретно-непрерывный.

При условии рандомизации ошибок квантования сигнала по фазе и амплитуде как это организовано в прототипе при его работе во 2-ом режиме и «глитчей» ЦАП как в предлагаемом устройстве, а также при условии, что в качестве первого и второго ЦАП 3 и 28 использовать ЦАП с разнополярными всплескам напряжения и при том, что подключение первого 3 и второго 28 ЦАП к выходу фильтра 4 равновероятно, дискретные побочные составляющие могут быть полностью преобразованы в шумовые, что уменьшает уровень побочных составляющих в выходном сигнале синтезатора.

ЛИТЕРАТУРА.

1. Патент РФ на полезную модель №78959 (прототип)

2. Гнатек Ю.Р. Справочник по цифроаналоговым и аналогоцифровым преобразователям. М.: Радио и связь 1982, стр.255-259.

3. В.Лобов, В.Стешенко, Б.Шахтарин, Цифровые синтезаторы прямого синтеза частот, CHIPNEWS №1, 1997 г., стр.16-21.

Claims (1)

1. Цифровой синтезатор частот, содержащий накопитель кода, включающий в свой состав соединенные в кольцо сумматор и первый регистр памяти, а также блок памяти амплитуд, последовательно соединенные цифроаналоговый преобразователь и фильтр нижних частот, выход которого является выходной шиной устройства, опорный генератор, блок синхронизации, коммутатор, выход которого соединен с входом цифроаналогового преобразователя, умножитель, фазосдвигающий сумматор, входную шину кода установки частоты, входную шину кода формирования фазоманипулированного сигнала, N-1 блоков фазового сдвига, каждый из которых содержит формирователь весового коэффициента сдвига и первый сумматор-вычитатель, первый информационный вход которого подключен к выходу формирователя весового коэффициента сдвига, N регистров, где N - число каналов синтезатора, второй регистр памяти, информационный вход которого подключен к выходу фазосдвигающего сумматора, первый и второй входы которого соединены соответственно с входной шиной кода формирования фазоманипулированного сигнала и с выходом накопителя кодов, вход которого подключен к выходу умножителя, выход опорного генератора подключен к входу блока синхронизации, первый выход которого подключен к входу синхронизации накопителя кода, входу синхронизации второго регистра памяти и входам синхронизации каждого из N регистров первой группы из N регистров, а группа выходов блока синхронизации подключена к управляющим входам коммутатора, входная шина кода установки частоты синтезатора подключена к входам кода установки частоты формирователей весового коэффициента сдвига каждого из N-1 блоков фазового сдвига и к входу умножителя, а выходы первых сумматоров-вычитателей каждого из N-1 блоков фазового сдвига - к соответствующим информационным входам N регистров первой группы из N регистров со второго по N-й, второй сумматор-вычитатель, N-1 блоков памяти амплитуд, N дополнительных регистров памяти и формирователь кодов, вход управления, кодовый вход, вход синхронизации и выход которого соединены соответственно с входной шиной управления устройства, с выходом умножителя, с выходом переноса сумматора накопителя кодов и со вторым входом второго сумматора-вычитателя, первый вход и управляющий вход которого подключены соответственно к выходу второго регистра памяти и первому выходу блока синхронизации устройства, а выход - к вторым информационным входам первых сумматоров-вычитателей в каждом из N-1 блоков фазового сдвига и информационному входу первого регистра памяти первой группы из N регистров, выходы всех N регистров памяти первой группы из N регистров подключены к соответствующим входам N блоков памяти амплитуд, выходы которых соединены с соответствующими информационными входами дополнительных N регистров памяти второй группы из N регистров, входы синхронизации которых объединены и подключены к первому выходу блока синхронизации устройства, а выходы с первого по N-й включительно подключены к соответствующим информационным входам коммутатора, при этом формирователь кодов содержит последовательно соединенные генератор случайных чисел и блок ключей, а также третий регистр памяти, первый и второй компаратор, первый вход первого компаратора является кодовым входом формирователя кодов, второй вход первого компаратора подключен к выходу генератора случайных чисел, а выход - к управляющему входу блока ключей, выход которого подключен к первому входу второго компаратора, на второй вход которого подается нуль, управляющий вход второго компаратора является входом управления формирователя кодов и устройства в целом, а выход подключен к информационному входу третьего регистра памяти, тактовый вход и выход которого являются соответственно входом синхронизации и выходом формирователя кодов, отличающийся тем, что дополнительно содержит генератор случайных импульсов и последовательно соединенные второй цифроаналоговый преобразователь и коммутатор, выход которого подключен к входу фильтра нижних частот, второй вход и управляющий вход коммутатора соединены соответственно с выходом первого цифроаналогового преобразователя и выходом генератора случайных импульсов, при этом соответствующие входы первого и второго цифроаналоговых преобразователей включены параллельно.