RU2212757C2 - Устройство для генерирования аналоговых сигналов с использованием цифроаналоговых преобразователей, прежде всего для прямого цифрового синтеза - Google Patents

Устройство для генерирования аналоговых сигналов с использованием цифроаналоговых преобразователей, прежде всего для прямого цифрового синтеза Download PDF

Info

Publication number
RU2212757C2
RU2212757C2 RU98112338/09A RU98112338A RU2212757C2 RU 2212757 C2 RU2212757 C2 RU 2212757C2 RU 98112338/09 A RU98112338/09 A RU 98112338/09A RU 98112338 A RU98112338 A RU 98112338A RU 2212757 C2 RU2212757 C2 RU 2212757C2
Authority
RU
Russia
Prior art keywords
signal
digital
sigma
output
input
Prior art date
Application number
RU98112338/09A
Other languages
English (en)
Other versions
RU98112338A (ru
Inventor
Паскаль ГАБЕ (FR)
Паскаль ГАБЕ
ГУ Жан-Люк ДЕ (FR)
ГУ Жан-Люк ДЕ
Original Assignee
Томсон-КСФ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Томсон-КСФ filed Critical Томсон-КСФ
Publication of RU98112338A publication Critical patent/RU98112338A/ru
Application granted granted Critical
Publication of RU2212757C2 publication Critical patent/RU2212757C2/ru

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/03—Digital function generators working, at least partly, by table look-up
    • G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
    • G06F1/0328—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers in which the phase increment is adjustable, e.g. by using an adder-accumulator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3024—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M7/3026—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
    • H03M7/3037—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

Изобретение относится к устройствам для генерирования аналоговых сигналов с использованием цифроаналоговых преобразователей. Технический результат заключается в уменьшении эффекта нелинейности таких преобразователей. Устройство содержит блок для генерирования слов, кодированных N битами, сигма-дельта-модулятор, соединенный с выходной шиной указанного блока, разделенной на М старших разрядов, подаваемых с задержкой на вход цифроаналогового преобразователя, и N-M младших бит, поступающих в сигма-дельта-модулятор, выход которого представляет собой М-битовую шину, выходной сигнал которой суммируется цифровым сумматором с выходными М-битами блока для генерирования слов. Изобретение используется в цифровых синтезаторах. 4 з.п. ф-лы, 7 ил.

Description

Изобретение относится к устройствам для генерирования аналоговых сигналов с использованием цифроаналоговых преобразователей. Изобретение может быть использовано в различных областях и прежде всего в области прямого цифрового синтеза сигналов. Изобретение, в частности, может быть использовано для генерирования аналоговых сигналов, формируемых на выходе цифроаналоговых преобразователей, в тех случаях, где, например, необходимо уменьшить эффект нелинейности этих преобразователей.
Прямой цифровой синтез представляет собой синтез переменного сигнала, при котором имеющие цифровой вид подлежащие генерированию синусоидальные сигналы преобразуются в аналоговые сигналы с помощью цифроаналогового преобразователя, который в дальнейшем обозначается общепринятым сокращением ЦАП. Работающие по этому принципу синтезаторы частот обладают целым рядом преимуществ с точки зрения их габаритов, веса и потребления энергии, что может оказаться весьма существенным при их серийном изготовлении. Другие преимущества таких синтезаторов заключаются в очень высоком разрешении и очень небольшом времени переключения.
Один из известных недостатков прямых цифровых синтезаторов состоит в том, что в спектре выходного сигнала присутствует много паразитных составляющих. В реальном случае амплитуда сигнала на входе ЦАП синтезатора кодируется М битами, число которых обычно меньше, чем количество битов N сформированного цифрового сигнала. Переход с N битов на М битов создает ошибку квантования или округления, которая приводит к появлению в выходном сигнале паразитных составляющих.
Кроме того, из-за вышеупомянутого квантования функция преобразования ЦАП, т.е. зависимость выходного напряжения от входных цифровых слов, является ступенчатой функцией. Из-за имеющейся нелинейности ступени этой функции имеют неравную высоту. Нелинейности добавляются к вышеупомянутым ошибкам квантования и тем самым вносят погрешности в реальную функцию преобразования, которая поэтому отличается от идеальной функции преобразования, у которой ступени должны иметь одну и ту же высоту. Нелинейность ЦАП приводит к генерированию гармонических частот, которые появляются благодаря дискретизации. Другими словами, создаются паразитные составляющие, причем паразитная составляющая может быть спектральной компонентой, расположенной на частотах, отличных от основной составляющей синтезируемого сигнала.
Согласно известному методу устранения квантования амплитуды и уменьшения нелинейности ЦАП к сформированному цифровому сигналу на входе ЦАП добавляют произвольный шум большой амплитуды. Этот произвольный шум удаляется затем аналоговым способом с использованием второго ЦАП. Такой способ описан, например, в ЕР 0452031. Недостаток этого способа заключается в том, что он ухудшает характеристики фазового шума прямого цифрового синтезатора из-за внесения шума и трудностей в согласовании двух ЦАП.
В основу настоящего изобретения была положена задача улучшить спектральную чистоту прямых цифровых синтезаторов путем уменьшения уровня паразитных составляющих без снижения их шумовых характеристик.
Для решения указанной задачи в изобретении предлагается устройство для генерирования аналоговых сигналов, содержащее блок для генерирования слов, кодированных N битами, и цифроаналоговый преобразователь, входной сигнал которого кодирован М битами, где М меньше N, а также содержащее сигма-дельта-модулятор с переполнениями, соединенный с выходной шиной блока, которая разделена на М старших бит, которые кодируют полезный сигнал, и N-M младших бит, которые определяют ошибку округления и поступают на вход сигма-дельта-модулятора, выходной сигнал которого суммируется с полезным сигналом цифровым сумматором, а результат суммирования является входным сигналом цифроаналогового преобразователя, при этом величина порядка модулятора должна быть достаточно большой для того, чтобы амплитуда выходного сигнала модулятора была близкой или большей этого полезного сигнала.
Значение выходного сигнала сигма-дельта-модулятора является суммой ошибки округления, полученной округлением слова, и цифрового сигнала, некоррелированного с этим словом, причем в устройстве имеется фильтр нижних частот, который подключен к выходу цифроаналогового преобразователя и отфильтровывает из его выходного сигнала некоррелированный цифровой сигнал.
При этом величина порядка сигма-дельта-модулятора равняется М-1.
В устройстве по изобретению между блоком генерирования слов и сумматором может быть включен модуль задержки, который создает задержку, соответствующую значению времени, которое необходимо сигма-дельта-модулятору для обработки слова в период прохождения сигнала от его входа до его выхода.
В предпочтительном варианте выполнения устройство согласно изобретению представляет собой прямой цифровой синтезатор.
Основные преимущества предлагаемого устройства заключаются в минимизации увеличения основного уровня фазового шума цифрового синтезатора, в возможности его использования во всех типах систем для генерирования аналоговых сигналов с помощью цифроаналогового преобразователя, а также в его компактности, простоте и экономичности.
Ниже изобретение более подробно поясняется на примерах его выполнения со ссылкой на прилагаемые чертежи, на которых показано:
на фиг.1 - блок-схема одного из известных устройств,
на фиг. 2 - блок-схема одного из примеров выполнения предлагаемого устройства,
на фиг.3-6 - спектральные характеристики сигналов, иллюстрирующие работу в соответствующей области частот сигма-дельта-модулятора в предлагаемом в изобретении устройстве, и
на фиг. 7 - блок-схема одного из примеров выполнения сигма-дельта-модулятора, используемого в предлагаемом в изобретении устройстве.
Хотя в настоящем описании речь идет о прямых цифровых синтезаторах, тем не менее изобретение может найти применение и в других типах устройств для генерирования сигналов по цифровым данным.
На фиг. 1 показана блок-схема известного прямого цифрового синтезатора. Этот синтезатор включает, например, три основных блока 1, 2, 3. Предназначенный для генерирования цифровых отсчетов синусоидального сигнала, который должен синтезироваться, блок 1 принимает цифровое слово для управления частотой, а также тактовый сигнал. Обычно этот блок 1 включает накапливающий сумматор 11 фазы и запоминающее устройство 12, в котором храниться таблица синусов. Сумматор 11 содержит, например, цифровой генератор пилообразного сигнала, который подключен к адресной шине запоминающего устройства 12, содержащего таблицу синусов. Выход этого первого блока 1 соединен с входом блока 2, предназначенного для преобразования цифровых сигналов, формируемых первым блоком 1, в аналоговый сигнал. В блоке 2 содержится ЦАП, или этот блок просто является цифроаналоговым преобразователем. Выход второго блока 2 соединен с входом блока 3, который является фильтром нижних частот и который необходим для того, например, чтобы исключить из сигнала спектральные компоненты, связанные с дискретизацией. На выходе этого третьего блока 3 формируется аналоговый сигнал синтезатора. Как указано выше, основной недостаток такого прямого цифрового синтезатора состоит в том, что в спектре выходного сигнала содержится много паразитных составляющих. Появление этих паразитных составляющих обусловлено, в частности, двумя основными причинами, относящимися к ранее описанному процессу цифроаналогового преобразования. Первая причина заключается в квантовании амплитуды, а вторая связана с нелинейностью использованного ЦАП.
На фиг.2 показана блок-схема одного из примеров выполнения предлагаемого в изобретении прямого цифрового синтезатора. Сигма-дельта-модулятор 21 включен между блоком 1 для генерирования цифровых отсчетов или для генерирования слов, которые должны преобразовываться в аналоговый сигнал, и блоком 2 с цифроаналоговым преобразователем. Такой способ является известным способом использования модулятора для перехода от N-разрядного слова к М-разрядному слову, где М меньше N, с устранением ошибки округления в полезной полосе частот сигнала, которая является полосой частот, в которой синтезируется синусоидальный сигнал или другой сигнал. Спектральные компоненты, связанные с таким округлением, затем в этой полосе частот подавляются. В предлагаемом устройстве сигма-дельта-модулятор высокого порядка используется не только для того, чтобы исключить ошибку квантования, но также и для того, чтобы существенно уменьшить влияние нелинейности ЦАП. Таким образом, используемый в предлагаемом устройстве сигма-дельта-модулятор позволяет, кроме того, решить проблему нелинейности, а также устранить ошибки округления.
Расположенная на выходе первого блока 1 шина разделяется на М старших бит, которые поступают на вход, например, модуля 22 задержки, а также на N-M младших бит, которые поступают в сигма-дельта-модулятор 21. Выход этого модулятора является М-битовым сигналом, который прибавляется к выходному М-битовому сигналу модуля 22 задержки цифровым сумматором 23. Задержка, созданная модулем 22 задержки, соответствует времени, необходимому сигма-дельта-модулятору для обработки слова на участке между его входом и выходом. Результат суммирования представляет входной сигнал ЦАП 2. Фильтр 3 нижних частот, который подключен, например, к выходу ЦАП 2, отфильтровывает спектральные компоненты, связанные с дискретизацией, и сформированные сигма-дельта-модулятором 21. Входной сигнал модулятора 21 является ошибкой ε, связанной с выделением из N бит М старших бит.
Тактовый генератор 24 формирует, например, тактовый сигнал с частотой F0, общей для сигма-дельта-модулятора 21, цифроаналогового преобразователя 2 и модуля 22 задержки. На фиг.3-6 поясняется функциональное назначение сигма-дельта-модулятора. На этих спектрах показаны амплитуды составляющих цифровых сигналов в функции от частоты F. В отношении сигма-дельта-модулятора следует заметить, что количество бит М на выходе модулятора не связанно с количеством выделенных N-M бит. Это особенность связана, в частности, с тем, что в предлагаемом устройстве используются только те сигма-дельта-модуляторы, которые генерируют переполнения. Речь, в частности, идет о таком механизме формирования переполнения, который позволяет решить проблему нелинейности ЦАП.
На фиг.3 показан спектр сигнала в точке А, расположенной на входе модуля 22 задержки. На этом спектре видно, в частности, что амплитуда Аm спектральных компонентов сигнала является функцией частоты F в интервале между нулевой частотой 0 и частотой F0 тактового генератора. Этот сигнал включает М старших бит слова, которые должны преобразовываться в аналоговый сигнал. Сигнал содержит, например, две полезные составляющие 31, 32, соответствующие сигналу, который должен синтезироваться. Фактически составляющая 31, равно как и составляющая 32, являются полезными составляющими, причем составляющая 32 обусловлена процессом дискретизации. Эти составляющие симметричны по отношению к частоте, равной половине тактовой частоты F0. Паразитные составляющие 33, 34 соответствуют округлению цифрового сигнала или слова, которое должно быть преобразовано в аналоговый сигнал, причем это округление соответствует N-M младшим битам сигнала.
На фиг.4 показан спектр сигнала в точке В, которая расположена на входе сигма-дельта-модулятора 21. Этот сигнал включает N-M младших бит слова, которое должно преобразовываться в аналоговый сигнал. Составляющие 41, 42 этого сигнала имеют те же амплитуды, что и паразитные составляющие 33, 34 сигнала на входе модуля 22 задержки. Они противоположны по знаку составляющим 33, 34 и расположены на тех же частотах.
На фиг.5 показан спектр сигнала в точке С, расположенной на выходе сигма-дельта-модулятора 21. Сигнал на выходе этого модулятора включает то же количество бит, что и сигнал на входе А модуля 22 задержки, а его значение является суммой вышеупомянутой ошибки ε и цифрового сигнала, некоррелированного с сигналом, который должен быть синтезирован или сформирован, т.е. фактически этот сигнал некоррелирован по отношению к округленному слову, представленному на фиг.3 полезными составляющими 31, 32. В составляющих 41, 42 сигнала ошибки ε присутствуют, следовательно, дополнительные составляющие 51, некоррелированные с полезным сигналом и являющиеся по сути сигналом ошибки ε. Термин "некоррелированный" означает в данном случае, что между сигналами не существует никакой функции корреляции.
На фиг.6 показан спектр сигнала в точке D, которая расположена на входе ЦАП после суммирования выходного сигнала модуля 22 задержки и выходного сигнала сигма-дельта-модулятора. Составляющие 41, 42 сигнала ошибки ε устранены паразитными составляющими 33, 34 сигнала на входе А модуля 22 задержки. Составляющие 51 некоррелированного сигнала остаются в спектре вместе с полезными составляющими 31, 32. Сигнал 51 располагается за пределами той полосы частот, где синтезируется полезный сигнал 31, 32, что позволяет исключить его из спектра фильтрацией после цифроаналогового преобразования, например, фильтром 3 нижних частот, установленным на выходе ЦАП 2.
Предпочтительно, чтобы амплитуда некоррелированного сигнала 51 была близка к амплитуде полезного синтезируемого сигнала. Она может быть даже выше амплитуды самого полезного сигнала. Таким образом, при заданной величине выходного слова блока 1 генерирования цифровых отсчетов сигнал на входе ЦАП 2 лежит в основной части рабочего диапазона этого преобразователя. Тем самым создается возможность сглаживания погрешностей от нелинейности, а следовательно, и существенного снижения паразитных составляющих, обусловленных этими погрешностями, поскольку при этом устраняется шум квантования, соответствующий округлению сигнала М битами из N битов. Проблема квантования амплитуды и проблема нелинейности ЦАП, таким образом, также решаются в предлагаемом устройстве без добавления к сигналу какого-либо шума.
Фактически в предпочтительном варианте выполнения предлагаемого устройства выходной сигнал модулятора 21 выражается уравнением Z-преобразований, причем Z-преобразование сигнала S(z) описывается, например, следующим соотношением:
S(z) = z-αε(z)-Q(1-z-1)β (1)
где z-α представляет собой задержку, которая компенсируется модулем 22 задержки, а β определяет порядок сигма-дельта-модулятора 21. Предпочтительно, чтобы этот порядок был высоким, например равным М-1, где М означает количество бит ЦАП 2. Высокий порядок модулятора в данном случае позволяет линеаризовать ЦАП, формируя сигнал, энергия которого распределена по крайней мере на половине частотного диапазона работы этого преобразователя. ε(z) представляет собой Z-преобразование сигнала ошибки.
Член уравнения Q(1-z-1)β представляет собой вышеупомянутый некоррелированный сигнал 51. Этот сигнал располагается, например, в спектральной области вокруг частоты F0/2, где F0 означает тактовую частоту тактового генератора 24. Этот сигнал располагается в том месте спектра, где синтез сигнала с частотой FX обычно не осуществляется из-за трудностей фильтрации частоты, которая возникает при дискретизации и которая равна F0-FX.
На фиг.7 показана блок-схема, на которой изображен пример выполнения сигма-дельта-модулятора 21, который можно использовать в предлагаемом устройстве. При переполнении младший бит выходной шины сигма-дельта-модулятора 21 имеет то же значение разряда, что и младший бит М-битовой шины, полученный после округления. Для получения соответствия между младшими битами должно быть выполнено суммирование выходного сигнала модулятора 21 с сигналом М-битовой шины. Это является единственным ограничением схемы. Таким образом, если шина на выходе модулятора является М-битовой шиной, то при суммировании с сигналом М-битовой шины, являющимся округлением N-разрядного слова, образуется сигнал с разрядом не больше М+1 бит. Фактически результатом суммирования в сумматоре 23, принимаемым в расчет в N-разрядной исходной шине, может быть М-битовая входная шина, при этом амплитуды, управляемые по исходной N-разрядной шине, будут такими, что суммирование не будет сопровождаться переполнением.
В сигма-дельта-модулятор 21 поступает слово из N-M бит. Основная роль сигма-дельта-модулятора состоит в том, чтобы осуществить кодирование этого входного сигнала таким образом, чтобы была сформирована ошибка квантования или прежде упомянутый сигнал, создаваемый модулятором рассогласования, т.е. чтобы спектральные компоненты, связанные с этой ошибкой квантования, располагались за пределами полосы частот полезных сигналов. В предлагаемом устройстве использован конкретный тип сигма-дельта-модулятора, который генерирует переполнения. Его особенностью в соответствии с изобретением является усиление до максимума эффекта переполнения путем выбора в предпочтительном варианте сигма-дельта-модулятора с высоким порядком, равным М-1. Усиление эффекта переполнения означает, что мощность вышеупомянутой ошибки квантования будет значительно больше мощности входного сигнала сигма-дельта-модулятора, а амплитуда некоррелированного сигнала 51 будет больше полезного сигнала. Этот режим работы является необычным и ранее не использовался. В данном конкретном случае наличие большой ошибки квантования позволяет линеаризовать ЦАП.
Сигма-дельта модулятор 21, показанный на фиг.7, реализован, например, на базе М-1 элементов 71 накапливающего суммирования, которые включены последовательно, т. е. вход элемента суммирования Р-го порядка является выходом элемента суммирования (P-1)-ого порядка. Количество элементов модулятора соответствует величине порядка. Каждый элемент 71 накопительного суммирования имеет выход 72 переполнения. Выходы 72 переполнения объединены друг с другом сумматором 75 через элементы 73, 74 дифференцирования, что позволяет получить на выходе сигма-дельта-модулятора 21 кодированный М-битами сигнал. Элемент дифференцирования включает один элемент 73 задержки и один элемент 74 вычитания. Элемент 73 задержки выполнен, например, на базе D-триггера, который позволяет синхронизовать все операции внутри модулятора 21. Вход элемента дифференцирования является входом элемента 73 задержки и положительным входом элемента 74 вычитания. Выход элемента задержки соединен с отрицательным входом элемента вычитания, который вычитает задержанный сигнал из входного сигнала. Элемент 71 накапливающего суммирования имеет первый вход А и второй вход В, сигналы которых кодированы N-M битами, и выход А+В, сигнал которого кодирован N-M битами, являясь суммой двух входов А и В. Этот выход является в то же самое время первым входом следующего элемента и вторым входом В своего собственного элемента, образуя цепь обратной связи. Вход модулятора является входом А первого элемента. Для каждого элемента бит 72 переполнения суммы А+В поступает на вход первого элемента 73, 74 дифференцирования последовательности из Р-1 элементов дифференцирования, где Р означает величину порядка элемента 71 накапливающего суммирования. Сумматор 75 суммирует выходы всех последовательностей элементов дифференцирования. Бит переполнения первого элемента накапливающего суммирования подается непосредственно на вход сумматора 75. Выход первого элемента дифференцирования последовательно находится в состоянии -1,0 или +1. Каждый элемент 73, 74 дифференцирования может удвоить поступающий на него сигнал. Для последующего учета максимально возможных величин выходной сигнал сумматора 75 кодируется М битами.
Выходной сигнал модулятора, показанного на фиг.7, имеет амплитуду в диапазоне между
2N-2-2N-M и 3•2N-2-2N-M
Сигнал на выходе блока 1 генерирования цифровых отсчетов в свою очередь кодируется N битами с амплитудой, которая определяется в данном случае таким образом, чтобы отсутствовало переполнение при суммировании его в элементе 23 с выходным сигналом модулятора 21. Поэтому сигнал на выходе блока 1 имеет амплитуду, изменяющуюся, например, между следующими значениями:
2N-2-2N-M и 3•2N-2-2N-M
Таким образом, изобретение позволяет минимизировать увеличение приращения шума синтезатора в полосе частот полезных сигналов. Фактически увеличение шума происходит только из-за распространения энергии нелинейности ЦАП в этой полосе, при этом энергия квантования не вносит какой-либо вклад в это увеличение, поскольку эффект квантования гасится в процессе суммирования выходного сигнала блока 1 генерирования цифровых отсчетов и выходного сигнала сигма-дельта-модулятора 21. Для этого необходимо, чтобы период некоррелированного сигнала 51 был достаточно большим, причем этот период зависит, в частности, от периода последовательности N-разрядных слов, формируемых блоком 1 генерирования цифровых отсчетов.
Изобретение может быть использовано во всех типах систем генерирования аналоговых сигналов с использованием цифроаналоговых преобразователей, независимо от того, являются ли эти сигналы синусоидальными или нет. Изобретение может быть реализовано достаточно просто, поскольку оно требует только включения в обычную схему некоторых дополнительных элементов, среди которых наиболее важным является сигма-дельта-модулятор. По тем же причинам предлагаемое устройство является компактным, а также экономичным из-за низкой стоимости используемых в нем компонентов.

Claims (5)

1. Устройство для генерирования аналоговых сигналов, содержащее блок для генерирования слов, кодированных N битами, и цифроаналоговый преобразователь, входной сигнал которого кодирован М битами, где М меньше N, а также содержащее сигма-дельта-модулятор с переполнениями, соединенный с выходной шиной блока, которая разделена на М старших бит, которые кодируют полезный сигнал, и N-M младших бит, которые определяют ошибку округления и поступают на вход сигма-дельта-модулятора, выходной сигнал которого суммируется с полезным сигналом цифровым сумматором, а результат суммирования является входным сигналом цифроаналогового преобразователя, при этом величина порядка модулятора должна быть достаточно большой для того, чтобы амплитуда выходного сигнала модулятора была близкой или большей этого полезного сигнала.
2. Устройство по п. 1, отличающееся тем, что значение выходного сигнала сигма-дельта-модулятора является суммой ошибки округления, полученной округлением слова, и цифрового сигнала, некоррелированного с этим словом, и в котором имеется фильтр нижних частот, который подключен к выходу цифроаналогового преобразователя и отфильтровывает из его выходного сигнала некоррелированный цифровой сигнал.
3. Устройство по п. 1, отличающееся тем, что величина порядка сигма-дельта-модулятора равняется М-1.
4. Устройство по п. 1, отличающееся тем, что между блоком для генерирования слов и сумматором включен модуль задержки, который создает задержку, соответствующую значению времени, которое необходимо сигма-дельта-модулятору для обработки слова в период прохождения сигнала от его входа до его выхода.
5. Устройство по п. 1, отличающееся тем, что оно представляет собой прямой цифровой синтезатор.
RU98112338/09A 1997-06-27 1998-06-26 Устройство для генерирования аналоговых сигналов с использованием цифроаналоговых преобразователей, прежде всего для прямого цифрового синтеза RU2212757C2 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9708139 1997-06-27
FR9708139A FR2765419B1 (fr) 1997-06-27 1997-06-27 Dispositif de generation de signaux analogiques a partir de convertisseurs analogique-numerique, notamment pour la synthese numerique directe

Publications (2)

Publication Number Publication Date
RU98112338A RU98112338A (ru) 2000-04-20
RU2212757C2 true RU2212757C2 (ru) 2003-09-20

Family

ID=9508574

Family Applications (1)

Application Number Title Priority Date Filing Date
RU98112338/09A RU2212757C2 (ru) 1997-06-27 1998-06-26 Устройство для генерирования аналоговых сигналов с использованием цифроаналоговых преобразователей, прежде всего для прямого цифрового синтеза

Country Status (10)

Country Link
US (1) US6075474A (ru)
EP (1) EP0887941B1 (ru)
JP (1) JPH11145828A (ru)
CA (1) CA2239581A1 (ru)
DE (1) DE69817270T2 (ru)
ES (1) ES2206864T3 (ru)
FR (1) FR2765419B1 (ru)
IL (1) IL125085A (ru)
RU (1) RU2212757C2 (ru)
ZA (1) ZA985539B (ru)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2780831B1 (fr) * 1998-07-03 2000-09-29 Thomson Csf Synthetiseur numerique de signaux
FR2785109B1 (fr) 1998-10-23 2001-01-19 Thomson Csf Compensation du retard du convertisseur analogique numerique dans les modulateurs sigma delta
US6226663B1 (en) * 1998-11-23 2001-05-01 Sigmatel, Inc. Method and apparatus for overflow detection in a decimation filter
US6348888B1 (en) * 1999-03-22 2002-02-19 Texas Instruments Incorporated Pipelined ADC with noise-shaped interstage gain error
US6397276B1 (en) 1999-03-29 2002-05-28 Eugene Rzyski Data transmission by an alternating-frequency analog signal
FR2793972B1 (fr) 1999-05-21 2001-08-10 Thomson Csf Synthetiseur numerique a division coherente
FR2799325B1 (fr) 1999-10-04 2002-05-31 Cit Alcatel Canal de transmission audio a haut rendement
US6396313B1 (en) * 2000-08-24 2002-05-28 Teradyne, Inc. Noise-shaped digital frequency synthesis
FR2819600B1 (fr) 2001-01-16 2003-04-11 Thomson Csf Procede et dispositif de generation d'un signal aleatoire a histogramme et spectre controles
US7248628B2 (en) * 2001-03-02 2007-07-24 Shaeffer Derek K Method and apparatus for a programmable filter
US7092476B1 (en) * 2001-12-06 2006-08-15 Cirrus Logic, Inc. Direct synthesis clock generation circuits and methods
JP3901607B2 (ja) * 2002-07-23 2007-04-04 日本電気株式会社 信号処理装置及び非整数分周器並びにこれを用いたフラクショナルｎ−ｐｌｌシンセサイザ
US7437393B2 (en) 2002-07-23 2008-10-14 Nec Corporation Signal processing apparatus, non-integer divider, and fractional N-PLL synthesizer using the same
US7145936B2 (en) * 2002-12-23 2006-12-05 International Business Machines Corporation Bandpass delta sigma truncator and method of truncating a multi-bit digital signal
EP1811670B1 (en) * 2003-04-02 2010-03-10 Christopher Julian Travis Number controlled oscillator and a method of establishing an event clock
US7130327B2 (en) * 2003-06-27 2006-10-31 Northrop Grumman Corporation Digital frequency synthesis
DE10345995B4 (de) * 2003-10-02 2005-07-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung und Verfahren zum Verarbeiten eines Signals mit einer Sequenz von diskreten Werten
JP4064338B2 (ja) * 2003-12-10 2008-03-19 松下電器産業株式会社 デルタシグマ型分数分周ｐｌｌシンセサイザ
WO2006012493A1 (en) * 2004-07-22 2006-02-02 Auburn University High-order delta-sigma noise shaping in direct digital frequency synthesis
US7321634B2 (en) * 2004-12-17 2008-01-22 Verigy (Singapore) Pte. Ltd. Method and apparatus for variable sigma-delta modulation
FR2880219B1 (fr) * 2004-12-23 2007-02-23 Thales Sa Procede et systeme de radiocommunication numerique, notamment pour les stations sol mobiles
US7538706B2 (en) * 2007-09-25 2009-05-26 Mediatek Inc. Mash modulator and frequency synthesizer using the same
JP5052639B2 (ja) * 2010-03-31 2012-10-17 株式会社東芝 送信装置および受信装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8902751A (nl) * 1989-09-21 1991-04-16 Univ Delft Tech Inrichting voor woordbreedtereductie ten behoeve van digitale videosignaalbehandeling en -transmissie.
JPH0763124B2 (ja) * 1993-02-24 1995-07-05 日本電気株式会社 直接デジタル周波数シンセサイザ
US5424739A (en) * 1993-12-21 1995-06-13 At&T Corp. Device and method for digitally shaping the quantization noise of an N-bit digital signal, such as for digital-to-analog conversion
JPH07212234A (ja) * 1994-01-25 1995-08-11 Hitachi Ltd Ｄａ変換器およびそれを用いた周波数シンセサイザ
US5563535A (en) * 1994-11-29 1996-10-08 Microunity Systems Engineering, Inc. Direct digital frequency synthesizer using sigma-delta techniques

Also Published As

Publication number Publication date
IL125085A0 (en) 1999-01-26
US6075474A (en) 2000-06-13
ZA985539B (en) 1999-02-01
EP0887941B1 (fr) 2003-08-20
DE69817270T2 (de) 2004-06-24
IL125085A (en) 2003-11-23
EP0887941A1 (fr) 1998-12-30
CA2239581A1 (en) 1998-12-27
FR2765419B1 (fr) 1999-09-17
DE69817270D1 (de) 2003-09-25
JPH11145828A (ja) 1999-05-28
ES2206864T3 (es) 2004-05-16
FR2765419A1 (fr) 1998-12-31

Similar Documents

Publication Publication Date Title
RU2212757C2 (ru) Устройство для генерирования аналоговых сигналов с использованием цифроаналоговых преобразователей, прежде всего для прямого цифрового синтеза
US4703308A (en) Apparatus and methods for digital-to-analogue conversion
US6344812B1 (en) Delta sigma digital-to-analog converter
Kozak et al. Oversampled delta-sigma modulators: Analysis, applications and novel topologies
KR101786885B1 (ko) 양자화 잡음을 제거하는 이진-가중 디지털 아날로그 미분기들을 구비한 델타-시그마 분수-n 주파수 신시사이저
US7577695B2 (en) High-order delta-sigma noise shaping in direct digital frequency synthesis
EP0414445B1 (en) Direct digital frequency synthesizer
JPH06508484A (ja) アナログ及びディジタル変換器
JPH05501343A (ja) アナログ・ディジタル変換用の二倍速度過剰標本化補間変調器
JPH07212234A (ja) Ｄａ変換器およびそれを用いた周波数シンセサイザ
WO1993025006A1 (en) D/a converter and a/d converter
US4999627A (en) Analog-to-digital converter using prescribed signal components to improve resolution
Fitzgibbon et al. Hardware reduction in digital delta-sigma modulators via bus-splitting and error masking—Part II: Non-constant input
US6262604B1 (en) Digital synthesizer of signals
US4652858A (en) Interpolative D/A converter
JPH0783267B2 (ja) ２進信号をこれに比例する直流信号に変換する装置
JP4270998B2 (ja) アナログ信号出力回路及び該アナログ信号出力回路を用いたマルチレベルδς変調器
EP0782063A1 (en) Noise reduction in digital frequency synthesizers
USRE34660E (en) Apparatus and methods for digital-to-analog conversion using modified LSB switching
JP2001077692A (ja) Ｄ／ａ変換回路
Orino et al. Direct-digital synthesis using delta-sigma modulated signals
SU1737698A1 (ru) Цифровой синтезатор частот
EP0570444A1 (en) Frequency synthesiser
JP2000183741A (ja) Ａｄ変換回路
JP2715210B2 (ja) 位相ロック・ループ用の部分積分切替え型基準周波数発生方法、およびその基準周波数発生回路

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20050627