JP2011054950A - 微結晶半導体膜及び薄膜トランジスタの作製方法 - Google Patents

微結晶半導体膜及び薄膜トランジスタの作製方法 Download PDF

Info

Publication number
JP2011054950A
JP2011054950A JP2010175049A JP2010175049A JP2011054950A JP 2011054950 A JP2011054950 A JP 2011054950A JP 2010175049 A JP2010175049 A JP 2010175049A JP 2010175049 A JP2010175049 A JP 2010175049A JP 2011054950 A JP2011054950 A JP 2011054950A
Authority
JP
Japan
Prior art keywords
semiconductor film
electrode
film
region
microcrystalline semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010175049A
Other languages
English (en)
Other versions
JP5542277B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Yukie Suzuki
幸恵 鈴木
Yasuyuki Arai
康行 荒井
Takayuki Inoue
卓之 井上
Erumu Kikuchi
彫 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010175049A priority Critical patent/JP5542277B2/ja
Publication of JP2011054950A publication Critical patent/JP2011054950A/ja
Application granted granted Critical
Publication of JP5542277B2 publication Critical patent/JP5542277B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45574—Nozzles for more than one gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】結晶性の高い微結晶半導体膜を作製する。また、電気特性が優れ、信頼性の高い薄膜トランジスタ、及びそれを有する表示装置を生産性高く作製する。
【解決手段】プラズマＣＶＤ装置の処理室に設けられた複数の凸部を備える電極から、シリコンまたはゲルマニウムを含む堆積性気体を導入し、高周波電力を供給し、グロー放電を発生させて、基板上に結晶粒子を形成し、該結晶粒子上にプラズマＣＶＤ法により微結晶半導体膜を形成する。
【選択図】図１

Description

本発明は、微結晶半導体膜、薄膜トランジスタ及びそれらの作製方法、及び該薄膜トランジスタを用いた表示装置に関する。
電界効果トランジスタの一種として、絶縁表面を有する基板上に形成された半導体膜を用いてチャネル形成領域が形成される薄膜トランジスタが知られている。薄膜トランジスタに用いられる半導体膜として、微結晶シリコンを用いる技術が開示されている（特許文献１乃至３参照）。薄膜トランジスタの代表的な応用例は、液晶テレビジョン装置であり、表示画面を構成する各画素のスイッチングトランジスタとして実用化されている。
特開２００９−０４４１３４号公報 特開２００９−０８８５０１号公報 特開２００９−０７６７５３号公報
微結晶半導体膜をチャネル形成領域に用いた逆スタガ型の薄膜トランジスタにおいては、ゲート絶縁膜及び微結晶半導体膜の界面領域における微結晶半導体膜の結晶性が低く、薄膜トランジスタの電気的特性が悪いという問題がある。
上述した問題に鑑み、本発明の一態様は、結晶性の高い微結晶半導体膜を作製することを課題とする。また、本発明の一形態は、電気特性が優れ、信頼性の高い薄膜トランジスタ、及びそれを有する表示装置を生産性高く作製することを課題とする。
本発明の一形態は、プラズマＣＶＤ装置の処理室に設けられた複数の凸部を備える電極から、シリコンまたはゲルマニウムを含む堆積性気体を導入し、高周波電力を供給し、グロー放電を発生させて、基板上に結晶粒子を形成し、該結晶粒子上にプラズマＣＶＤ法により微結晶半導体膜を形成することを要旨とする。
プラズマＣＶＤ装置の処理室に備えられた複数の凸部を有する電極から、シリコンまたはゲルマニウムを含む堆積性気体を導入し、高周波電力を供給し、グロー放電を発生させて、電極の凸部周辺に電子密度の高いプラズマを発生させることで、当該領域において結晶粒子を形成することが可能であり、当該結晶粒子を基板に形成された下地膜上に堆積させることができる。また、結晶粒子及び下地膜上にプラズマＣＶＤにより微結晶半導体膜を形成することで、結晶粒子を結晶核として結晶成長させることが可能であり、下地膜界面から結晶性の高い微結晶半導体膜を形成することができる。
また、基板上にゲート電極を形成し、ゲート電極上に上記下地膜をゲート絶縁膜として形成し、ゲート絶縁膜上に上記微結晶半導体膜を形成し、該微結晶半導体膜に接続する配線を形成することで、ゲート絶縁膜との界面から結晶性の高い微結晶半導体膜を形成することができる。当該微結晶半導体膜はチャネル形成領域として機能するため、電気特性が優れ、信頼性の高い薄膜トランジスタを作製することができる。
なお、ここでは、特に測定方法が記載されていない場合は、濃度はＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｅｒ）の測定値によるものである。
また、オン電流とは、薄膜トランジスタがオン状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、ｎ型の薄膜トランジスタの場合には、ゲート電圧がトランジスタの閾値電圧よりも高いときにソース電極とドレイン電極との間に流れる電流である。
また、オフ電流とは、薄膜トランジスタがオフ状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、ｎ型の薄膜トランジスタの場合には、ゲート電圧が薄膜トランジスタの閾値電圧よりも低いときにソース電極とドレイン電極との間に流れる電流である。
以上のことから、結晶性の高い微結晶半導体膜を作製することができる。また、オフ電流が低く、オン電流が高い薄膜トランジスタを生産性高く作製することができる。
微結晶半導体膜の作製方法を説明する断面図である。 プラズマＣＶＤ装置の反応室を説明する断面図である。 プラズマＣＶＤ装置の反応室に備えられるプラズマ生成用の電極の構成を説明する断面図である。 プラズマＣＶＤ装置の反応室に備えられるプラズマ生成用の電極の構成を説明する断面図である。 プラズマＣＶＤ装置の反応室に備えられるプラズマ生成用の電極の構成を説明する平面図である。 薄膜トランジスタの構造の一形態を説明する断面図である。 薄膜トランジスタの作製方法の一形態を説明する図である。 薄膜トランジスタの作製方法の一形態を説明する図である。 薄膜トランジスタの作製方法の一形態を説明する図である。 薄膜トランジスタの作製方法の一形態を説明する図である。 薄膜トランジスタの作製方法の一形態を説明する図である。 表示装置を説明する断面図である。 表示装置を説明する断面図である。 薄膜トランジスタを適用した電子機器である。 シミュレーションによる、電磁界の分布を説明する図である。 シミュレーションによる、換算電界に対する解離反応速度定数を示す図である。
以下、実施の形態について、図面を用いて詳細に説明する。但し、開示される発明は以下の説明に限定されず、開示される発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、開示される発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、結晶性の高い微結晶半導体膜の形成方法について、図１乃至図５を用いて説明する。
本実施の形態に示す微結晶半導体膜の形成方法は、図１（Ａ）に示すように、基板４０上に形成された下地膜４２上に結晶粒子４４（ナノ粒子ともいう。）を形成する。次に、図１（Ｂ）に示すように、下地膜４２及び結晶粒子４４上に微結晶半導体膜を堆積することで、結晶粒子４４を結晶核として、結晶成長した微結晶半導体膜４６を形成することができる。
結晶粒子４４は、結晶粒径が数ナノメートルである結晶シリコン、結晶ゲルマニウム、結晶シリコンゲルマニウム等である。結晶粒子４４には、粒子内に単結晶とみなせる微小結晶である結晶子を有する。または、結晶粒子４４は双晶を有する場合もある。このため、当該結晶子上にプラズマ中で解離された活性種が到達すると、結晶子を核として結晶成長するため、下地膜との界面から結晶性の高い微結晶半導体膜４６を形成することができる。
なお、基板４０及び下地膜４２の材料及び構成は適宜用いることができる。
ここで、本実施の形態の特徴である結晶粒子４４を作製することが可能なプラズマＣＶＤ装置について図２乃至図５を用いて説明する。
図２はプラズマＣＶＤ装置の反応室の一構成を示す。反応室５０はアルミニウムまたはステンレスなど剛性のある素材で形成され、内部を真空排気できるように構成されている。本実施の形態で示すプラズマＣＶＤ装置は、機械的強度を高めるためにチャンバーの素材をステンレスとし、内面にアルミニウム溶射を施したものである。また、本実施の形態で示すプラズマＣＶＤ装置は、メンテナンスのため分解が可能なチャンバー構成とすることで、定期的に再度のアルミニウム溶射を施すことができる。反応室５０には、第１の電極５２（上部電極とも呼ぶ。）、第１の電極５２と対向する第２の電極５４（下部電極とも呼ぶ。）が備えられている。
第１の電極５２には、高周波電力供給手段５６が連結されている。第２の電極５４は接地され、基板５８を載置できるように構成されている。第１の電極５２は、絶縁材６０により反応室５０と絶縁分離されることで、高周波電力が漏洩しないように構成されている。絶縁材６０として、例えばセラミック材料を用いる場合には、上部電極のシールにナイフエッジ型メタルシールフランジを用いることが困難であるため、Ｏリングシールを用いるとよい。
なお、図２では、第１の電極５２と第２の電極５４を有する容量結合型（平行平板型）の構成を示しているが、これに限定されない。高周波電力を供給して反応室５０の内部にグロー放電プラズマを発生させることができるものであれば、誘導結合型など他の構成を適用してもよい。
第１の電極５２は、平板電極部材６４と、その平板電極部材６４の平板面から突出する凸状電極部材６２を含んで構成されている。図２においては、第１の電極５２の凸状電極部材６２の内部には中空部が形成され、この中空部にガス供給部６６から供給されるガスが流れ込むように構成されている。また、第１の電極５２の平板電極部材６４の内部には中空部が形成され、この中空部にガス供給部６８から供給されるガスが流れ込むように構成されている。このような構造とすることにより、凸状電極部材６２と平板電極部材６４から反応室５０に供給されるガス種を異ならせることができる。または、凸状電極部材６２と平板電極部材６４から反応室５０に供給されるガスの流量比または希釈率を異ならせることができる。または、凸状電極部材６２と平板電極部材６４から反応室５０にガスを供給するタイミングを異ならせることができる。
ガス供給部６６及びガス供給部６８は、ガスが充填されたシリンダ、圧力調整弁、ストップバルブ、マスフローコントローラなどで構成されている。ガス供給部６６及びガス供給部６８はそれぞれ、シリコンまたはゲルマニウムを含む堆積性気体が充填されたシリンダを有する。また、水素が充填されたシリンダ、もしくは希ガスが充填されたシリンダを有してもよい。シリコンまたはゲルマニウムを含む堆積性気体としては、シラン（ＳｉＨ４）ガス、ジシラン（Ｓｉ２Ｈ６）ガス、フッ化シラン（ＳｉＦ４）ガス、ゲルマン（ＧｅＨ４）ガス、ジゲルマン（Ｇｅ２Ｈ６）ガス、フッ化ゲルマン（ＧｅＦ４）ガス等があるが、他の堆積性気体を用いることもできる。希釈ガスとしては、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等がある。
ヒータコントローラ７０により温度制御される基板加熱ヒータ７２は、第２の電極５４内に設けられている。基板加熱ヒータ７２が第２の電極５４内に設けられる場合、熱伝導加熱方式が採用される。基板加熱ヒータ７２は、例えばシーズヒータで構成される。
高周波電力供給手段５６には、高周波電源、整合器、高周波カットフィルタなどが含まれている。高周波電源から供給される高周波電力は、第１の電極５２に供給される。
高周波電源は、６０ＭＨｚ以下の高周波を発振する。また、第２の電極５４に載置される基板が第７世代以上の大面積基板の場合は、高周波電源として、波長として概ね１０ｍ以上の高周波を発振することが好ましい。代表的には、１３．５６ＭＨｚ以下、好ましくは１ＭＨｚ以上１３．５６ＭＨｚ以下の周波数を発振することが好ましい。高周波電源が、上記範囲の周波数を発振することで、第７世代以上の大面積基板を第２の電極５４に載置してグロー放電を行っても、表面定在波の影響を受けることなく大面積基板上で均一なプラズマを発生させることができるため、基板全体に均質で良質な膜を形成することができる。
また、高周波電源として周波数１３．５６ＭＨｚを有する電源を用いる場合、高周波カットフィルタとして１０ｐＦ〜１００ｐＦの可変コンデンサを用いる。また、高周波カットフィルタとして、さらにコイルを用いて、コイルと可変コンデンサとを用いる並列共振回路を構成してもよい。
反応室５０に接続されている排気手段７４は真空排気する機能と、反応ガスを流す場合に反応室５０内を所定の圧力に保持するように制御する機能が含まれている。排気手段７４の構成としては、バタフライバルブ７６ａ、７６ｂ、ストップバルブ７８ａ〜７８ｆ、ターボ分子ポンプ８０ａ、８０ｂ、ドライポンプ７７などが含まれる。なお、ターボ分子ポンプ８０ｂはストップバルブ７８ｆを介してドライポンプ７７と連結されている。
反応室５０内を真空排気する場合には、まず、粗引き用のストップバルブ７８ａ、７８ｃを開き、反応室５０内をドライポンプ７７で排気した後、ストップバルブ７８ａを閉じて、バタフライバルブ７６ａ、ストップバルブ７８ｂを開き、真空排気を行う。さらに、反応室５０内を１０−５Ｐａよりも低い圧力の超高真空まで排気する場合には、上記のように反応室５０内をドライポンプ７７によって排気を行った後、バタフライバルブ７６ａ及びストップバルブ７８ｂ、７８ｃを閉じ、バタフライバルブ７６ｂからストップバルブ７８ｆ迄の全てを開き、直列接続されたターボ分子ポンプ８０ａ、８０ｂ、ドライポンプ７７による排気を行って真空排気する。また、真空排気を行った後に、反応室５０内を加熱処理して内壁からの脱ガス処理を行うことが好ましい。
第１の電極５２と第２の電極５４の間隔（ギャップ間隔とも呼ぶ。）は適宜変更できるように構成されている。このギャップ間隔の調節は、反応室５０内で第２の電極５４の高さの調整により行うことができる。ベローズ７９を用いることで、反応室５０内を真空に保持しつつ、ギャップ間隔の調節を行うことができる。
次に、プラズマＣＶＤ装置の反応室に備えられるプラズマ生成用の電極について図面を参照して説明する。図３はプラズマＣＶＤ装置に備えられる第１の電極の構成を示す断面図であり、図５は平面図を示す。以下の説明では図３と図５を参照して説明する。
第１の電極８１は平板電極部材８２と、その平板電極部材８２の平板面から突出する凸状電極部材８３を含んで構成されている。平板電極部材８２及び凸状電極部材８３は、金属材料で形成され導電性を有している。平板電極部材８２及び凸状電極部材８３は電気的に接続された状態にあり、高周波電源８８から電力が供給されることによりプラズマＣＶＤ装置の反応室内にプラズマ（グロー放電プラズマ）を生成するように作用する。平板電極部材８２の背面（凸状電極部材８３の凸部が突出する面とは反対側の面）には、反応室の壁面にプラズマが広がらないように電極フード８５が設けられている。
第１の電極８１は、凸状電極部材８３の凸状電極８４が平板電極部材８２の平板面から突出し、それ以外の部分は、平板電極部材８２の内側に凸状電極部材８３が内設されるように構成されている。
平板電極部材８２と凸状電極部材８３の間には、ガス供給部９１から供給されるガスが流れるように中空部が設けられている。この中空部にガス供給部９１から供給されたガスは、ガス供給口８６から反応室内に流れ出るように構成されている。
凸状電極部材８３の内部にも中空部が形成され、この中空部にガス供給部９０から供給されるガスが流れ込むように構成されている。凸状電極部材８３の凸状電極８４にはガス供給口８７が設けられ、ガス供給部９０から供給されるガスが反応室内に流れ出るように構成されている。
このように、第１の電極８１の内部に二重の中空構造を設けることで、プラズマＣＶＤ装置の反応室内に異なる経路で、異なる反応ガスを供給することができる。
この第１の電極８１が備える平板電極部材８２と凸状電極部材８３のそれぞれに、電力を供給することにより、プラズマＣＶＤ装置の反応室内でプラズマ（グロー放電プラズマ）を生成する。そして、第１の電極８１により生成されるプラズマの分布を、凸状電極８４の周辺領域で異ならせることができる。これは、凸状電極８４が平板電極部材８２の平板面より突出しているためである。凸状電極８４は、平板電極部材８２の平板面から突出していることにより、電界集中が起こりプラズマ密度を高めるように作用する。また、凸状電極８４は電子温度が高くなるように作用する。また、このような構成は、平板電極を放電周波数の波長程度にまで大型化した場合に生ずる表面定在波の影響を緩和することができる。凸状電極８４が平板電極部材８２表面である平板面とは独立してプラズマを生成するためである。
このような第１の電極８１の構成は、プラズマ密度の高い領域に特定の反応ガスを供給することを可能とする。第１の電極８１の構成は、特定の堆積前駆体を選択的に生成することが可能となり、堆積される膜の組成及び／又は構造を制御することが可能となる。
図４は、平板電極部材８２と凸状電極部材８３との間が絶縁部材９３で電気的に絶縁されている第１の電極９２の構成を示す。このような構成とすることで、平板電極部材８２と凸状電極部材８３にそれぞれ異なる電力を供給してプラズマを生成することが可能となる。例えば、平板電極部材８２は高周波電源８８から電力を供給し、凸状電極部材８３には高周波電源８９から電力を供給することができる。なお、第１の電極９２の構成において、平面構造は図５で示すものと同様である。
第１の電極９２への電力の供給方法として、例えば、平板電極部材８２に１ＭＨｚ以上３０ＭＨｚ未満（例えば１３．５６ＭＨｚ又は２７ＭＨＺ）の高周波電力を高周波電源８８から供給し、凸状電極部材８３には３０ＭＨｚ以上１５０ＭＨｚ以下の高周波電力を高周波電源８９から供給する。また、平板電極部材８２には連続波の高周波電力を高周波電源８８から供給し、凸状電極部材８３にはパルス波の高周波電力を高周波電源８９から供給する。
このような第１の電極９２の構成は、プラズマ密度の高い領域に特定の反応ガスを供給し、特定の堆積前駆体を選択的に生成する際に、当該前駆体の生成する量、当該前駆体を生成するタイミングを独立して制御することが可能となる。
なお、第１の電極９２において、反応ガスの供給経路、凸状電極８４の構成等は図３で示す第１の電極８１と同様である。
図３で示す第１の電極８１及び図４で示す第１の電極９２を容量結合型のプラズマＣＶＤ装置に用いた場合、反応室内にプラズマ密度の高い領域を形成することができる。
薄膜の堆積過程において、プラズマ密度の高い領域に堆積性のガスが供給されると、ガス分子が解離してラジカルが生成される。プラズマ密度の高い領域では寿命の短い活性なラジカルが生成され、これが気相中で反応して核が形成される。核が形成されると気相中で逐次反応が進みナノメートルサイズの粒子（以下、ナノ粒子ともいう）を成長させることができる。なお、本形態に係る第１の電極８１及び第１の電極９２では、平板電極部材８２の平板面でもプラズマ（グロー放電プラズマ）が生成されるので、上記のようなナノ粒子の生成の他に、基板上への薄膜の堆積が可能である。
ナノ粒子の核が発生すると、高次のラジカルが核に付着してナノ粒子が成長する。核発生に必要な高次のラジカルは核成長で消費されるので、新たな核の生成は抑制される。よって、凸状電極部材８３に供給する電力の供給時間（例えば、パルス波電力におけるパルス幅、パルス周波数）、ガス流量、ガスの排気速度、反応室内の圧力を制御することで、ナノ粒子のサイズ及び生成量を制御することが可能である。放電は、基板９５が置かれた対向電極９４との距離が短いと、反応室内の圧力が比較的高い場合（例えば１０００Ｐａ）でも放電をすることが可能である。反応室内の圧力が高い場合には、生成した核と母体ガス（例えばシラン）とが反応する確率が増えるので、ナノ粒子の生成が促進される。
ナノ粒子の組成は、供給するガスの選択によって制御することができる。ガスの種類によって、プラズマ中で生成されるラジカルが異なるからである。よって、ナノ粒子の成長の途中で堆積性のガスの種類を切り替えることによって、多層構造のナノ粒子の生成も可能である。
プラズマ中でナノ粒子は負に帯電しやすいため、クーロン力によりナノ粒子間の凝集は制御される性質がある。よって、本形態のプラズマＣＶＤ装置により、単分散に近いナノ粒子を多数得ることができる。
ナノ粒子の構造は、成長に寄与するラジカルの種類の他に、ナノ粒子の温度が重要である。ナノ粒子の温度は、その表面（ナノ粒子の表面）に入射するイオン及び電子の運動エネルギー、表面における化学反応によるエネルギーの放出又は吸収、中性ガス分子の衝突による加熱又は冷却などの影響を受けて決まる。
例えば、シリコンのナノ粒子を生成する場合、シラン（ＳｉＨ４）を水素で希釈することで結晶構造とすることができる。これは、微結晶シリコン膜を堆積する場合に起こる表面反応と同様なメカニズムが考えられ、シランが解離して生成されたラジカルと水素との反応が、結晶構造を有するシリコンのナノ粒子の生成に主として寄与していると考えられる。
この場合、ガス供給口８７からシランガス又は水素希釈のシランガスを供給し、ガス供給口８６から水素を供給する。このようなガスの供給方法は、ナノ粒子の結晶化を促進する。また、ガス供給口８６から供給するガスをシランガス又は水素希釈のシランガスとすれば、ナノ粒子の成長が促進され、基板９５に堆積する膜の堆積速度を向上させることができる。一方、ガス供給口８６から供給するガスをキセノン、クリプトン、アルゴンなどの希ガスにすれば、希ガスの励起種によりシランの分解が促進され高次ラジカルの生成に寄与するものとなる。
このことにより、気相中で形成された結晶性のナノ粒子を基板表面に輸送して、基板上での結晶成長の核として使用することができる。また、堆積する膜中に結晶性のナノ粒子を含ませることができる。更に、結晶性のナノ粒子上に微結晶半導体膜を堆積すると、ナノ粒子を結晶核として下地膜との界面から結晶成長するため、下地膜界面から結晶性の高い微結晶半導体膜を形成することができる。
（実施の形態２）
本実施の形態では、実施の形態１で示す形成方法を用いた微結晶半導体膜を有する薄膜トランジスタの構造について、図６を用いて説明する。
実施の形態１に示す形成方法を用いた微結晶半導体膜は、薄膜トランジスタのチャネル形成領域に用いることができる。薄膜トランジスタとしては、ボトムゲート型の薄膜トランジスタ及びトップゲート型の薄膜トランジスタの両方に用いることができるが、特にボトムゲート型の薄膜トランジスタに用いることで、薄膜トランジスタの特性を向上させることができる。ここでは、代表的なボトムゲート型の薄膜トランジスタの構造について、図６を用いて説明する。
図６（Ａ）に示す薄膜トランジスタは、チャネルエッチ型の薄膜トランジスタである。基板１０１上にゲート電極１０３が形成され、基板１０１及びゲート電極１０３を覆うゲート絶縁膜１０４が形成される。ゲート絶縁膜１０４上には、微結晶半導体膜１０７が形成される。微結晶半導体膜１０７上には、一対の不純物半導体膜１０９が形成される。また、一対の不純物半導体膜１０９それぞれに接して、配線１１１が形成される。微結晶半導体膜１０７を、実施の形態１に示す微結晶半導体膜の形成方法を用いて形成することで、チャネル形成領域を結晶性の高い微結晶半導体膜で形成することが可能であり、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。また、微結晶半導体膜の結晶粒が隣接しており、結晶粒間の接触面積が大きいため、チャネル形成領域においてキャリアが移動しやすくなり、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。
基板１０１は、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板等を用いることができる。また、基板に透光性を要しない場合には、ステンレス合金等の金属の基板の表面に絶縁膜を設けたものを用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。また、基板１０１として、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ、または６２０ｍｍ×７５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等のガラス基板を用いることができる。
ゲート電極１０３は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料、またはこれらを主成分とする合金材料を用いて、単層でもしくは積層して形成することができる。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体膜やＡｇＰｄＣｕ合金を用いてもよい。
ゲート電極１０３の２層の積層構造としては、アルミニウム膜上にモリブデン膜が積層した二層構造、銅膜上にモリブデン膜を積層した二層構造、銅膜上に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、または窒化チタン膜とモリブデン膜とを積層した二層構造とすることが好ましい。ゲート電極１０３の三層構造としては、タングステン膜または窒化タングステン膜と、アルミニウム及びシリコンの合金またはアルミニウムとチタンの合金と、窒化チタン膜またはチタン膜とを積層した三層構造とすることが好ましい。電気的抵抗が低い膜上にバリア膜として機能する金属膜が積層されることで、電気的抵抗が低く、且つ金属膜から半導体膜への金属元素の拡散を防止することができる。
なお、ゲート電極１０３及び基板１０１との密着性向上として、上記の金属材料の窒化物膜を、基板１０１とゲート電極１０３との間に設けてもよい。
ゲート絶縁膜１０４は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜を、単層若しくは積層して形成することができる。
なお、本明細書中において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、組成範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
微結晶半導体膜１０７は、代表的には、微結晶シリコン膜、微結晶シリコンゲルマニウム膜、微結晶ゲルマニウム膜等を用いて形成する。また、リン、砒素、またはアンチモンを含む微結晶シリコン膜、リン、砒素、またはアンチモンを含む微結晶シリコンゲルマニウム膜、リン、砒素、またはアンチモンを含む微結晶ゲルマニウム膜等を用いて形成してもよい。なお、薄膜トランジスタのしきい値電圧を制御するため、微結晶半導体膜１０７に、ボロンを添加してもよい。
微結晶半導体膜を構成する微結晶半導体とは、結晶構造（単結晶、多結晶を含む）を有する半導体である。微結晶半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な半導体であり、結晶粒径が２ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは、２０ｎｍ以上５０ｎｍ以下の柱状結晶または錐形状結晶が基板表面に対して法線方向に成長している。このため、柱状結晶または錐形状結晶の界面には、結晶粒界が形成される場合もある。
微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルのピークが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークを示す。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませてもよい。さらに、ヘリウム、ネオン、アルゴン、クリプトン、キセノンなどの希ガス元素を含ませてもよく、これにより格子歪みをさらに助長させることで、微結晶の構造の安定性が増し良好な微結晶半導体が得られる。このような微結晶半導体に関する記述は、例えば、米国特許４，４０９，１３４号で開示されている。
また、微結晶半導体膜に含まれる酸素及び窒素の二次イオン質量分析法によって計測される濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３未満とすることで、微結晶半導体膜１０７の結晶性を高めることができるため好ましい。
不純物半導体膜１０９は、薄膜トランジスタがｎチャネル型の場合は、リンが添加されたアモルファスシリコン、またはリンが添加された微結晶シリコンを形成する。また、薄膜トランジスタがｐチャネル型の場合は、ボロンが添加されたアモルファスシリコン、またはボロンが添加された微結晶シリコンを形成する。
配線１１１は、アルミニウム、銅、チタン、ネオジム、スカンジウム、モリブデン、クロム、タンタル若しくはタングステン等により単層で、または積層して形成することができる。または、ヒロック防止元素が添加されたアルミニウム合金（ゲート電極１０３に用いることができるアルミニウム−ネオジム合金等）により形成してもよい。不純物半導体膜１０９と接する側の膜を、チタン、タンタル、モリブデン、タングステンまたはこれらの元素の窒化物により形成し、その上にアルミニウムまたはアルミニウム合金を形成した積層構造としても良い。更には、アルミニウムまたはアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、若しくはタングステン、またはこれらの元素の窒化物で挟んだ積層構造としてもよい。
図６（Ｂ）に示す薄膜トランジスタは、チャネルストップ型の薄膜トランジスタである。基板１０１上にゲート電極１０３が形成され、基板１０１及びゲート電極１０３を覆うゲート絶縁膜１０４が形成される。ゲート絶縁膜１０４上には、微結晶半導体膜１２１が形成される。微結晶半導体膜１２１上には、チャネル保護膜１２３が形成される。また、微結晶半導体膜１２１及びチャネル保護膜１２３上には、一対の不純物半導体膜１２５が形成される。また、一対の不純物半導体膜１２５それぞれに接して、配線１２７が形成される。微結晶半導体膜１２１を、実施の形態１に示す微結晶半導体膜の形成方法を用いて形成することで、チャネル形成領域を結晶性の高い微結晶半導体膜で形成することが可能であり、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。また、微結晶半導体膜の結晶粒が隣接しており、結晶粒間の接触面積が大きいため、チャネル形成領域においてキャリアが移動しやすくなり、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。
チャネル保護膜１２３は、ゲート絶縁膜１０４と同様に形成することができる。または、ポリイミド、エポキシ樹脂、アクリル樹脂、その他の有機絶縁膜を用いて形成することができる。
一対の不純物半導体膜１２５は、図６（Ａ）に示す一対の不純物半導体膜１０９と同様の材料及び構造を用いて形成することができる。
配線１２７は、図６（Ａ）に示す一対の配線１１１と同様の材料及び構造を用いて形成することができる。
チャネル保護型の薄膜トランジスタは、チャネル形成領域に実施の形態１に示す微結晶半導体膜を用いて形成すると共に、チャネル保護膜を有するため、薄膜トランジスタのオン電流及び電界効果移動度を高めると共に、オフ電流を低減させることができる。
図６（Ｃ）に示す薄膜トランジスタは、チャネルエッチ型の薄膜トランジスタであり、微結晶半導体膜１３１と一対の不純物半導体膜１３７の間に非晶質半導体膜を有する点が図６（Ａ）及び図６（Ｂ）と異なる。
基板１０１上にゲート電極１０３が形成され、基板１０１及びゲート電極１０３を覆うゲート絶縁膜１０４が形成される。ゲート絶縁膜１０４上には、微結晶半導体膜１３１が形成される。微結晶半導体膜１３１上には、非晶質半導体膜１３５が形成される。また、非晶質半導体膜１３５上には、一対の不純物半導体膜１３７が形成される。また、一対の不純物半導体膜１３７それぞれに接して、配線１３９が形成される。微結晶半導体膜１３１を、実施の形態１に示す微結晶半導体膜の形成方法を用いて形成することで、チャネル形成領域を結晶性の高い微結晶半導体膜で形成することが可能であり、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。また、微結晶半導体膜の結晶粒が隣接しており、結晶粒間の接触面積が大きいため、チャネル形成領域においてキャリアが移動しやすくなり、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。
非晶質半導体膜１３５は、アモルファスシリコン、窒素を含むアモルファスシリコン、塩素を含むアモルファスシリコン等で形成することができる。微結晶半導体膜１３１及び一対の不純物半導体膜１３７の間に非晶質半導体膜１３５を設けることで、薄膜トランジスタのオフ電流を低減することができる。
また、非晶質半導体膜１３５として、低温フォトルミネッセンス分光によるスペクトルのピーク領域が、１．３１ｅＶ以上１．３９ｅＶ以下である半導体膜を用いることができる。当該半導体膜は、ＣＰＭ（Ｃｏｎｓｔａｎｔ ｐｈｏｔｏｃｕｒｒｅｎｔ ｍｅｔｈｏｄ）やフォトルミネッセンス分光測定で測定されるＵｒｂａｃｈ端のエネルギーが小さく、欠陥吸収スペクトル量が少ない半導体膜を形成することができる。即ち、従来の非晶質半導体と比較して、欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体である。当該半導体膜は価電子帯のバンド端における準位のテール（裾）の傾きが急峻であるため、バンドギャップが広くなり、トンネル電流が流れにくい。このため、当該半導体膜をバックチャネル側に設けることで、薄膜トランジスタのオフ電流を低減しつつ、オン電流と電界効果移動度を高めることが可能である。
一対の不純物半導体膜１３７は、図６（Ａ）に示す一対の不純物半導体膜１０９と同様の材料及び構造を用いて形成することができる。
配線１３９は、図６（Ａ）に示す一対の配線１１１と同様の材料及び構造を用いて形成することができる。
図６（Ｃ）に示す薄膜トランジスタは、チャネル形成領域に実施の形態１に示す微結晶半導体膜を用いて形成すると共に、非晶質半導体膜１３５を有するため、薄膜トランジスタのオン電流及び電界効果移動度を高めると共に、オフ電流を低減させることができる。
（実施の形態３）
本実施の形態では、実施の形態２に示す薄膜トランジスタの一形態である図６（Ｃ）に示す薄膜トランジスタの作製方法について図７乃至図１１を参照して説明する。
ここでは、同一の基板上に形成する薄膜トランジスタを全て同じ導電型に統一すると、工程数を抑えることができるため好ましい。そのため、本実施の形態では、ｎチャネル型の薄膜トランジスタの作製方法について説明する。
図７（Ａ）に示すように、基板３０１上にゲート電極３０３を形成する。次に、ゲート電極３０３を覆うゲート絶縁膜３０４を形成した後に、実施の形態１に示す結晶粒子の形成方法を用いて形成することで、ゲート絶縁膜３０４上に結晶粒子３０５を形成する。
基板３０１としては、実施の形態２に示す基板１０１を適宜用いることができる。
ゲート電極３０３は、実施の形態２に示すゲート電極１０３に示す材料及び構成を適宜用いることができる。
ゲート電極３０３は、基板３０１上に、スパッタリング法または真空蒸着法を用いて導電膜を形成し、該導電膜上にフォトリソグラフィ法またはインクジェット法等によりマスクを形成し、該マスクを用いて導電膜をエッチングして形成することができる。また、銀、金または銅等の導電性ナノペーストをインクジェット法により基板上に吐出し、焼成することで形成することもできる。ここでは、基板３０１上に導電膜を形成し、第１のフォトリソグラフィ工程で形成したレジストマスクによりエッチングして、ゲート電極３０３を形成する。
なお、フォトリソグラフィ工程においては、レジストを基板全面に形成してもよいが、レジストマスクを形成する領域に印刷法によりレジストを印刷した後、露光することで、レジストを節約することが可能であり、コスト削減が可能である。また、露光機を用いてレジストを露光する代わりに、レーザビーム直描装置によってレジストを露光してもよい。
また、ゲート電極３０３の側面は、テーパ形状とすることで、ゲート電極３０３上に形成する半導体膜及び配線膜の、段差の箇所における切断を低減することができる。ゲート電極３０３の側面をテーパ形状にするためには、レジストマスクを後退させつつエッチングを行えばよい。
また、ゲート電極３０３を形成する工程でゲート配線（走査線）及び容量配線も同時に形成することができる。なお、走査線とは画素を選択する配線をいい、容量配線とは画素の容量素子の一方の電極に接続された配線をいう。ただし、これに限定されず、ゲート配線及び容量配線の一方または双方と、ゲート電極３０３とは別工程で形成してもよい。
ゲート絶縁膜３０４は、実施の形態２に示すゲート絶縁膜１０４に用いる材料及び構成を適宜用いることができる。ゲート絶縁膜３０４は、スパッタリング法、ＣＶＤ法、塗布法、印刷法等を適宜用いることができる。
また、ゲート絶縁膜３０４の最表面として、有機シランガスを用いたＣＶＤ法により酸化シリコン膜を形成することで、後に形成する第１の半導体膜の結晶性を高めることが可能であり、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
結晶粒子３０５は、実施の形態１に示す結晶粒子４４の形成方法を用いて形成する。図３及び図４に示すプラズマＣＶＤ装置の第１の電極８１、９２のガス供給口８７から、シリコンまたはゲルマニウムを含む堆積性気体を処理室内に導入し、高周波電源をオンとし、高周波電力を供給して形成する。なお、ガス供給口８７から処理室内に導入する気体として、シリコンまたはゲルマニウムを含む堆積性気体のほかに、水素を導入してもよい。更には、シリコンまたはゲルマニウムを含む堆積性気体のほかに、水素及び希ガスを導入してもよい。
次に、図７（Ｂ）に示すように、結晶粒子３０５を結晶核として、結晶成長させて、第１の半導体膜３０６を形成する。
第１の半導体膜３０６としては、実施の形態１に示す微結晶半導体膜４６の形成方法を用いて形成する。
第１の半導体膜３０６の厚さは、３〜１００ｎｍ、好ましくは５〜５０ｎｍとすることが望ましい。これは、第１の半導体膜３０６の厚さが薄すぎると、薄膜トランジスタのオン電流が低減する。また、第１の半導体膜３０６の厚さが厚すぎると、薄膜トランジスタが高温で動作する際に、オフ電流が上昇してしまうためである。第１の半導体膜３０６の厚さを厚さ３〜１００ｎｍ、好ましくは５〜５０ｎｍとすることで、薄膜トランジスタのオン電流及びオフ電流を制御することができる。
ここでは、第１の半導体膜３０６は、図３及び図４に示すプラズマＣＶＤ装置の第１の電極８１、９２のガス供給口８６から、シリコンまたはゲルマニウムを含む堆積性気体と、水素とを処理室内に導入し、グロー放電プラズマにより形成する。または、図３及び図４に示すプラズマＣＶＤ装置の第１の電極８１、９２のガス供給口８６から、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガスとを処理室内に導入し、グロー放電プラズマにより形成する。シリコンまたはゲルマニウムを含む堆積性気体の流量に対して、水素の流量を１０〜２０００倍、好ましくは１０〜２００倍に希釈して、微結晶シリコン、微結晶シリコンゲルマニウム、微結晶ゲルマニウム等を形成する。このときの堆積温度は、室温〜３００℃、好ましくは２００〜２８０℃が好ましい。
シリコンまたはゲルマニウムを含む堆積性気体の代表例としては、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、ゲルマン（ＧｅＨ４）、ジゲルマン（Ｇｅ２Ｈ６）等がある。
また、第１の半導体膜３０６を形成する前に、ＣＶＤ装置の処理室内の気体を排気しながら、シリコンまたはゲルマニウムを含む堆積性気体を導入して、処理室内の不純物を除去することで、後に形成される薄膜トランジスタのゲート絶縁膜３０４及び第１の半導体膜３０６の界面における不純物量を低減することが可能であり、薄膜トランジスタの電気特性を向上させることができる。
また、第１の半導体膜３０６を形成する前に、ゲート絶縁膜３０４の表面に酸素プラズマ、水素プラズマ等を曝してもよい。
次に、図７（Ｃ）に示すように、第１の半導体膜３０６上に第２の半導体膜３０７を形成する。ここでは、第２の半導体膜３０７として、混合領域３０７ｂ及び非晶質半導体を含む領域３０７ｃを有する構造を示す。次に、第２の半導体膜３０７上に、不純物半導体膜３０９、及び導電膜３１１を形成する。次に、導電膜３１１上にレジストマスク３１３を形成する。
第１の半導体膜３０６を種結晶として、部分的に結晶成長させる条件で、混合領域３０７ｂ及び非晶質半導体を含む領域３０７ｃを有する第２の半導体膜３０７を形成することができる。
第２の半導体膜３０７は、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、窒素を含む気体とを混合し、グロー放電プラズマにより形成する。窒素を含む気体としては、アンモニア、窒素、フッ化窒素、塩化窒素、クロロアミン、フルオロアミン等がある。グロー放電プラズマの生成は、第１の半導体膜３０６と同様にすることができる。
ガス供給口８６から、シラン及び水素を反応室に導入し、ガス供給口８７から水素で希釈されたアンモニアを反応室に導入することで、解離しにくいアンモニアを凸状電極８４の先端から反応室に導入することができる。このため、アンモニアの解離が容易となるため、ガス供給口８６から反応室に導入されるシランとの反応が進み、堆積速度が向上する。
このとき、原料ガスにシリコンまたはゲルマニウムを含む堆積性気体と、窒素を含む気体を用いることで、第１の半導体膜３０６の堆積条件よりも、結晶成長を低減する条件とすることができる。この結果、第２の半導体膜３０７において、混合領域３０７ｂ、及び欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体膜で形成される非晶質半導体を含む領域３０７ｃを形成することができる。
ここでは、第２の半導体膜３０７を形成する条件の代表例は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量が１０〜２０００倍、好ましくは１０〜２００倍である。なお、通常の非晶質半導体膜を形成する条件の代表例は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量は０〜５倍である。
また、第２の半導体膜３０７の原料ガスに、ヘリウム、ネオン、アルゴン、キセノン、またはクリプトン等の希ガスを導入することで、成膜速度を高めることができる。
第２の半導体膜３０７の厚さは、厚さ５０〜３５０ｎｍ、好ましくは１２０〜２５０ｎｍとすることが好ましい。
第２の半導体膜３０７の堆積初期においては、原料ガスに窒素を含む気体が含まれるため、部分的に結晶成長が抑制され、錐形状の微結晶半導体領域が成長すると共に、当該錐形状の微結晶半導体領域の間を充填する非晶質半導体領域が形成される。このように、微結晶半導体領域と非晶質半導体領域が混在する領域を混合領域３０７ｂという。さらに、錐形状の微結晶半導体領域の結晶成長が停止し、微結晶半導体領域が含まれず、非晶質半導体領域のみが形成される。このように、微結晶半導体領域が含まれず、非晶質半導体領域のみが形成され領域を、非晶質半導体を含む領域３０７ｃという。なお、錐形状の微結晶半導体領域が成長する前に、第１の半導体膜３０６を種結晶として、第１の半導体膜３０６上全体に微結晶半導体膜が堆積される場合もある。
ここでは、第２の半導体膜３０７の原料ガスに窒素を含む気体を含ませて、混合領域３０７ｂ及び非晶質半導体を含む領域３０７ｃを有する第２の半導体膜３０７を形成したが、他の第２の半導体膜３０７の形成方法として、第１の半導体膜３０６の表面に窒素を含む気体を曝して、第１の半導体膜３０６の表面に窒素を吸着させた後、シリコンまたはゲルマニウムを含む堆積性気体及び水素を原料ガスとして用いて第２の半導体膜３０７を形成することで、混合領域３０７ｂ及び非晶質半導体を含む領域３０７ｃを有する第２の半導体膜３０７を形成することができる。
不純物半導体膜３０９は、プラズマＣＶＤ装置の処理室内において、シリコンを含む堆積性気体と、水素と、ホスフィン（水素希釈またはシラン希釈）とを混合し、グロー放電プラズマにより形成する。シリコンを含む堆積性気体を水素で希釈して、リンが添加されたアモルファスシリコン、またはリンが添加された微結晶シリコンを形成する。なお、ｐチャネル型の薄膜トランジスタを作製する場合は、不純物半導体膜３０９として、ホスフィンの代わりに、ジボランを用いて、グロー放電プラズマによりボロンが添加されたアモルファスシリコン、またはボロンが添加された微結晶シリコンを形成すればよい。
ここで、ゲート絶縁膜３０４と、不純物半導体膜３０９との間に形成される第２の半導体膜３０７の構造について、図９乃至図１１を参照して説明する。図９乃至図１１は、ゲート絶縁膜３０４と、不純物半導体膜３０９との間の拡大図である。
図９（Ａ）に示されるように、混合領域３０７ｂは、第１の半導体膜３０６の表面から凸状に伸びた微結晶半導体領域３３１ａと、微結晶半導体領域３３１ａの間に充填された非晶質半導体領域３３１ｂとを有する。
微結晶半導体領域３３１ａは、第１の半導体膜３０６から非晶質半導体を含む領域３０７ｃに向かって、先端が狭まる凸状（錐形状）の微結晶半導体である。なお、第１の半導体膜３０６から非晶質半導体を含む領域３０７ｃに向かって幅が広がる凸状（逆錐形状）の微結晶半導体であってもよい。
また、混合領域３０７ｂに含まれる非晶質半導体領域３３１ｂに、粒径が１ｎｍ以上１０ｎｍ以下、好ましくは１ｎｍ以上５ｎｍ以下の半導体結晶粒を含んでいてもよい。
また、図９（Ｂ）に示すように、混合領域３０７ｂは、第１の半導体膜３０６上に一定の厚さで堆積した微結晶半導体領域３３１ｃと、第１の半導体膜３０６から非晶質半導体を含む領域３０７ｃに向かって先端が狭まる凸状（錐形状）の微結晶半導体領域３３１ａと、が連続的に形成される場合もある。
また、図９（Ａ）及び図９（Ｂ）に示す混合領域３０７ｂに含まれる非晶質半導体領域３３１ｂは、非晶質半導体を含む領域３０７ｃと概略同質の半導体である。
これらのことから、微結晶半導体で形成される領域と非晶質半導体で形成される領域の界面は、混合領域３０７ｂにおける微結晶半導体領域３３１ａと非晶質半導体領域３３１ｂの界面ともいえる。そのため、微結晶半導体と非晶質半導体との境界は、断面図において凹凸状またはジグザグ状であるといえる。
また、混合領域３０７ｂにおいて、微結晶半導体領域３３１ａが、第１の半導体膜３０６から非晶質半導体を含む領域３０７ｃに向かって先端が狭まる凸状（錐形状）の半導体結晶粒である場合には、非晶質半導体を含む領域３０７ｃの近傍よりも第１の半導体膜３０６の近傍のほうが、微結晶半導体が占める割合が高い。微結晶半導体領域３３１ａは第１の半導体膜３０６の表面から膜厚方向に結晶成長する。しかし、原料ガスに窒素を含むガスを混合し、または原料ガスに窒素を含むガスを含ませつつ第１の半導体膜３０６の堆積条件よりもシランに対する水素の流量を少なくすると、微結晶半導体領域３３１ａの結晶成長が抑制され、錐形状の半導体結晶粒となるとともに、やがて非晶質半導体が堆積するためである。これは、微結晶半導体領域における窒素の固溶度が、非晶質半導体領域における窒素の固溶度に比べて低いためである。
第１の半導体膜３０６及び混合領域３０７ｂの厚さの合計、即ち、ゲート絶縁膜３０４の界面から、微結晶半導体領域３３１ａの突起（凸部）の先端の距離は、３ｎｍ以上４１０ｎｍ以下、好ましくは２０ｎｍ以上１００ｎｍ以下とする。第１の半導体膜３０６及び混合領域３０７ｂの厚さの合計を３ｎｍ以上４１０ｎｍ以下、好ましくは２０ｎｍ以上１００ｎｍ以下とすることで、薄膜トランジスタのオフ電流を低減することができる。
非晶質半導体を含む領域３０７ｃは、上述したように、非晶質半導体領域３３１ｂと概略同質の半導体であり、窒素を含む。さらには、粒径が１ｎｍ以上１０ｎｍ以下、好ましくは１ｎｍ以上５ｎｍ以下の半導体結晶粒を含む場合もある。ここでは、非晶質半導体を含む領域３０７ｃは、従来の非晶質半導体と比較して、ＣＰＭ（Ｃｏｎｓｔａｎｔ ｐｈｏｔｏｃｕｒｒｅｎｔ ｍｅｔｈｏｄ）やフォトルミネッセンス分光測定で測定されるＵｒｂａｃｈ端のエネルギーが小さく、欠陥吸収スペクトル量が少ない半導体膜である。即ち、非晶質半導体を含む領域３０７ｃは、従来の非晶質半導体と比較して、欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体である。非晶質半導体を含む領域３０７ｃは、価電子帯のバンド端における準位のテール（裾）の傾きが急峻であるため、バンドギャップが広くなり、トンネル電流が流れにくい。このため、非晶質半導体を含む領域３０７ｃをバックチャネル側に設けることで、薄膜トランジスタのオフ電流を低減することができる。また、非晶質半導体を含む領域３０７ｃを設けることで、オン電流と電界効果移動度を高めることが可能である。
さらに、非晶質半導体を含む領域３０７ｃは、低温フォトルミネッセンス分光によるスペクトルのピーク領域は、１．３１ｅＶ以上１．３９ｅＶ以下である。なお、微結晶半導体膜、代表的には微結晶シリコン膜を低温フォトルミネッセンス分光により測定したスペクトルのピーク領域は、０．９８ｅＶ以上１．０２ｅＶ以下であり、非晶質半導体を含む領域３０７ｃは、微結晶半導体膜とは異なるものである。
なお、非晶質半導体を含む領域３０７ｃの非晶質半導体は、代表的にはアモルファスシリコンである。
また、混合領域３０７ｂ及び非晶質半導体を含む領域３０７ｃに含まれる窒素は、例えばＮＨ基またはＮＨ２基として存在していてもよい。
また、図１０に示すように、第１の半導体膜３０６と不純物半導体膜３０９との間がすべて混合領域３０７ｂとなる構成としてもよい。即ち、第２の半導体膜３０７が混合領域３０７ｂであってもよい。図１０に示す構造では、混合領域３０７ｂにおける微結晶半導体領域３３１ａの割合が、図９に示す構造よりも低いことが好ましい。さらには、ソース領域とドレイン領域の間、即ちキャリアが流れる領域においては、混合領域３０７ｂにおける微結晶半導体領域３３１ａの割合が低いことが好ましい。この結果、薄膜トランジスタのオフ電流を低減することができる。また、混合領域３０７ｂにおいて、オン状態で配線３２５により構成されるソース電極及びドレイン電極に電圧を印加したときの縦方向（厚さ方向）の抵抗、即ち、半導体膜と、ソース領域またはドレイン領域との間の抵抗を下げることが可能であり、薄膜トランジスタのオン電流と電界効果移動度を高めることが可能である。
なお、図１０においても、図９（Ｂ）に示すように、混合領域３０７ｂに微結晶半導体領域３３１ｃを有していてもよい。
また、図１１（Ａ）に示すように、非晶質半導体を含む領域３０７ｃと、不純物半導体膜３０９との間に、従来の非晶質半導体領域３３３ｄを設けてもよい。即ち、第２の半導体膜３０７が、混合領域３０７ｂ、非晶質半導体を含む領域３０７ｃ、及び非晶質半導体領域３３３ｄであってもよい。または、図１１（Ｂ）に示すように、混合領域３０７ｂ及び不純物半導体膜３０９の間に従来の非晶質半導体領域３３３ｄを設けてもよい。即ち、第２の半導体膜３０７が、混合領域３０７ｂ及び非晶質半導体領域３３３ｄであってもよい。図１１（Ａ）及び図１１（Ｂ）に示す構造を適用することにより、薄膜トランジスタのオフ電流を低減することができる。
なお、図１１においても、図９（Ｂ）に示すように、混合領域３０７ｂに微結晶半導体領域３３１ｃを有していてもよい。
混合領域３０７ｂは錐形状の微結晶半導体領域３３１ａを有するため、オン状態でソース電極及びドレイン電極の間に電圧が印加されたときの縦方向（膜厚方向）における抵抗、即ち、第１の半導体膜３０６、混合領域３０７ｂ、及び非晶質半導体を含む領域３０７ｃの抵抗を下げることが可能である。
また、上述したように、混合領域３０７ｂに含まれる窒素は、代表的にはＮＨ基またはＮＨ２基として存在していてもよい。これは、微結晶半導体領域３３１ａに含まれる、複数の微結晶半導体領域間の界面、微結晶半導体領域３３１ａと非晶質半導体領域３３１ｂの界面、または第１の半導体膜３０６と非晶質半導体領域３３１ｂの界面において、ＮＨ基またはＮＨ２基がシリコン原子のダングリングボンドと結合すると、欠陥の数が減るためである。このため、第２の半導体膜３０７の窒素濃度を１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３乃至１×１０２１ａｔｏｍｓ／ｃｍ３、好ましくは２×１０２０ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下とすることで、シリコン原子のダングリングボンドをＮＨ基で架橋しやすくなり、キャリアが流れやすくなる。または、上記した界面における半導体原子のダングリングボンドがＮＨ２基で終端されて、欠陥準位が消失する。この結果、オン状態でソース電極及びドレイン電極の間に電圧が印加されたときの縦方向（厚さ方向）の抵抗が低減する。即ち、薄膜トランジスタの電界効果移動度とオン電流が増加する。
また、混合領域３０７ｂの酸素濃度を窒素濃度より低くすることにより、微結晶半導体領域３３１ａと非晶質半導体領域３３１ｂの界面における欠陥、または半導体結晶粒同士の界面における欠陥による、キャリアの移動を阻害する結合を少なくすることができる。
このため、チャネル形成領域を第１の半導体膜３０６で形成し、チャネル形成領域と不純物半導体膜３０９の間に、非晶質半導体を含む領域３０７ｃを設けることで、薄膜トランジスタのオフ電流を低減することができる。また、混合領域３０７ｂと非晶質半導体を含む領域３０７ｃを設けることで、さらに、薄膜トランジスタのオン電流及び電界効果移動度を高めつつ、オフ電流を低減することができる。これは、混合領域３０７ｂが錐形状の微結晶半導体領域３３１ａを有し、非晶質半導体を含む領域３０７ｃには欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体膜で形成されているからである。
導電膜３１１は、実施の形態２に示す材料及び構造を適宜用いて形成することができる。
導電膜３１１は、ＣＶＤ法、スパッタリング法または真空蒸着法を用いて形成する。または、導電膜３１１は、スクリーン印刷法もしくはインクジェット法等を用いて、銀、金または銅等の導電性ナノペーストを配置し、焼成することで形成してもよい。
第２のフォトリソグラフィ工程によりレジストマスク３１３を形成する。レジストマスク３１３は厚さの異なる領域を有する。このようなレジストマスクは、多階調マスクを用いて形成することができる。多階調マスクを用いることで、使用するフォトマスクの枚数が低減し、作製工程数が削減できるため好ましい。本実施の形態において、第１の半導体膜３０６、第２の半導体膜３０７のパターンを形成する工程と、ソース領域とドレイン領域を分離する工程において、多階調マスクを用いて形成したレジストマスクを用いることができる。
多階調マスクとは、多段階の光量で露光を行うことが可能なマスクであり、代表的には、露光領域、半露光領域及び未露光領域の３段階の光量で露光を行う。多階調マスクを用いることで、一度の露光及び現像工程によって、複数（代表的には二種類）の厚さを有するレジストマスクを形成することができる。そのため、多階調マスクを用いることで、フォトマスクの枚数を削減することができる。
次に、レジストマスク３１３を用いて、第１の半導体膜３０６、第２の半導体膜３０７、不純物半導体膜３０９、及び導電膜３１１をエッチングする。この工程により、第１の半導体膜３０６、第２の半導体膜３０７、不純物半導体膜３０９及び導電膜３１１を素子毎に分離し、第３の半導体膜３１５、不純物半導体膜３１７、及び導電膜３１９を形成する。なお、第３の半導体膜３１５は、第１の半導体膜３０６がエッチングされた微結晶半導体膜３１５ａ、第２の半導体膜３０７の混合領域３０７ｂがエッチングされた混合領域３１５ｂ、及び第２の半導体膜３０７の非晶質半導体を含む領域３０７ｃがエッチングされた非晶質半導体を含む領域３１５ｃを有する（図７（Ｄ）を参照）。
次に、レジストマスク３１３を後退させて、分離されたレジストマスク３２３を形成する。レジストマスクの後退には酸素プラズマによるアッシングを用いればよい。ここでは、ゲート電極上で分離するようにレジストマスク３１３をアッシングすることで、レジストマスク３２３を形成することができる（図８（Ａ）参照）。
次に、レジストマスク３２３を用いて導電膜３１９をエッチングし、ソース電極及びドレイン電極として機能する配線３２５を形成する（図８（Ｂ）を参照）。ここでは、ドライエッチングを用いる。配線３２５は、ソース電極またはドレイン電極のみならず信号線としても機能する。ただし、これに限定されず、信号線とソース電極及びドレイン電極とは別に設けてもよい。
次に、レジストマスク３２３を用いて、第３の半導体膜３１５の非晶質半導体を含む領域３１５ｃ、及び不純物半導体膜３１７のそれぞれ一部をエッチングする。ここでは、ドライエッチングを用いる。本工程までで、表面に凹部を有する非晶質半導体を含む領域３２９ｃ、ソース領域及びドレイン領域として機能する不純物半導体膜３２７を形成する（図８（Ｃ）参照）。この後、レジストマスク３２３を除去する。
なお、ここでは、導電膜３１９、非晶質半導体を含む領域３１５ｃ、及び不純物半導体膜３１７のそれぞれ一部をドライエッチングしたため、導電膜３１９が異方的にエッチングされ、配線３２５の側面及び不純物半導体膜３２７の側面は概略一致する形状となる。
なお、導電膜３１９をエッチングし、レジストマスク３２３を除去した後、不純物半導体膜３１７及び非晶質半導体を含む領域３１５ｃの一部をエッチングしてもよい。当該エッチングより、配線３２５を用いて不純物半導体膜３１７をエッチングするため、配線３２５の側面及び不純物半導体膜３２７の側面が概略一致する。
また、導電膜３１９をウェットエッチングし、非晶質半導体を含む領域３１５ｃ及び不純物半導体膜３１７をドライエッチングしてもよい。ウェットエッチングにより、導電膜３１９が等方的にエッチングされるため、レジストマスク３２３よりも内側に後退した、配線３２５が形成される。また、配線３２５の側面の外側に、不純物半導体膜３２７の側面が形成される形状となる。
次に、ドライエッチングを行ってもよい。ドライエッチングの条件は、露出している非晶質半導体を含む領域３２９ｃ表面にダメージが入らず、且つ非晶質半導体を含む領域３２９ｃに対するエッチングレートが低い条件を用いる。つまり、露出している非晶質半導体を含む領域３２９ｃ表面にほとんどダメージを与えず、且つ非晶質半導体を含む領域３２９ｃの露出している部分の厚さがほとんど減少しない条件を用いる。エッチングガスとしては、代表的にはＣｌ２、ＣＦ４、またはＮ２等を用いる。また、エッチング方法については特に限定はなく、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式、容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式、電子サイクロトン共鳴プラズマ（ＥＣＲ：Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）方式、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）方式等を用いることができる。
次に、非晶質半導体を含む領域３２９ｃの表面をプラズマ処理、代表的には水プラズマ処理、アンモニアプラズマ処理、窒素プラズマ処理等を行ってもよい。
水プラズマ処理は、水蒸気に代表される、水を主成分とするガスを反応空間に導入し、プラズマを生成して、行うことができる。
上記したように、不純物半導体膜３２７を形成した後に、非晶質半導体を含む領域３２９ｃにダメージを与えない条件で更なるドライエッチングを行うことで、露出した非晶質半導体を含む領域３２９ｃ表面上に存在する残渣などの不純物を除去することができる。また、プラズマ処理を行うことで、ソース領域とドレイン領域との間の絶縁を確実なものにすることができ、完成する薄膜トランジスタのオフ電流を低減し、電気的特性のばらつきを低減することができる。
以上の工程により、少ないマスク数で、電気特性の良好な薄膜トランジスタを生産性高く作製することができる。
（実施の形態４）
本実施の形態では、実施の形態１乃至実施の形態３で示す薄膜トランジスタを用いることが可能な素子基板、及び当該素子基板を有する表示装置について、以下に示す。表示装置としては、液晶表示装置、発光表示装置、電子ペーパー等があるが、上記実施の形態の薄膜トランジスタは他の表示装置の素子基板にも用いることができる。ここでは、上記実施の形態３で示す薄膜トランジスタを有する液晶表示装置、代表的には、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）型の液晶表示装置について、図１２及び図１３を用いて説明する。
図１２において、液晶表示装置の画素部の断面構造を示す。基板４０１上に、上記実施の形態で作製される薄膜トランジスタ４０３及び容量素子４０５が形成される。また、薄膜トランジスタ４０３上に形成される絶縁膜４０８上に画素電極４０９が形成される。薄膜トランジスタ４０３のソース電極またはドレイン電極４０７と、画素電極４０９とは、絶縁膜４０８に設けられる開口部において、接続される。画素電極４０９上には配向膜４１１が形成される。
容量素子４０５は、薄膜トランジスタ４０３のゲート電極４０２と同時に形成される容量配線４０４と、ゲート絶縁膜４０６と、画素電極４０９とで構成される。
基板４０１から配向膜４１１までの積膜体を素子基板４１３という。
対向基板４２１には、薄膜トランジスタ４０３への光の入射を遮断する遮光膜４２３と、着色膜４２５とが形成される。また、遮光膜４２３及び着色膜４２５上に平坦化膜４２７が形成される。平坦化膜４２７上に対向電極４２９が形成され、対向電極４２９上に配向膜４３１が形成される。
なお、対向基板４２１上の遮光膜４２３、着色膜４２５、及び平坦化膜４２７により、カラーフィルタとして機能する。なお、遮光膜４２３、平坦化膜４２７の何れか一方、または両方は、対向基板４２１上に形成されていなくともよい。
また、着色膜は、可視光の波長範囲のうち、任意の波長範囲の光を優先的に透過させる機能を有する。通常は、赤色波長範囲の光、青色波長範囲の光、及び緑色波長範囲の光、それぞれを優先的に透過させる着色膜を組み合わせて、カラーフィルタに用いることが多い。しかしながら、着色膜の組み合わせに関しては、これに限られない。
基板４０１及び対向基板４２１は、シール材（図示しない）で固定され、基板４０１、対向基板４２１、及びシール材の内側に液晶層４４３が充填される。また、基板４０１及び対向基板４２１の間隔を保つために、スペーサ４４１が設けられている。
画素電極４０９、液晶層４４３、及び対向電極４２９が重なり合うことで、液晶素子が形成されている。
図１３に、図１２とは異なる液晶表示装置を示す。ここでは、対向基板４２１側に着色膜が形成されず、薄膜トランジスタ４０３が形成される基板４０１側に着色膜が形成されることを特徴とする。
図１３において、液晶表示装置の画素部の断面構造を示す。基板４０１上に、上記実施の形態で作製される薄膜トランジスタ４０３及び容量素子４０５が形成される。
また、薄膜トランジスタ４０３上に形成される絶縁膜４０８上に、着色膜４５１が形成される。また、着色膜４５１上には、着色膜４５１に含まれる不純物が液晶層４４３に混入するのを防ぐために、保護膜４５３が形成される。着色膜４５１及び保護膜４５３上に、画素電極４０９が形成される。着色膜４５１は、各画素毎に、任意の波長範囲の光（赤色、青色、または緑色）を優先的に透過させる膜で形成すればよい。また、着色膜４５１は平坦化膜としても機能するため、液晶層４４３の配向ムラを低減することができる。
薄膜トランジスタ４０３のソース電極またはドレイン電極４０７と、画素電極４０９とは、絶縁膜４０８、着色膜４５１、及び保護膜４５３に設けられる開口部において、接続される。画素電極４０９上には配向膜４１１が形成される。
容量素子４０５は、薄膜トランジスタ４０３のゲート電極４０２と同時に形成される容量配線４０４と、ゲート絶縁膜４０６と、画素電極４０９とで構成される。
基板４０１から配向膜４１１までの積層体を素子基板４５５という。
対向基板４２１には、薄膜トランジスタ４０３への光の入射を遮断する遮光膜４２３と、遮光膜４２３及び対向基板４２１を覆う平坦化膜４２７が形成される。平坦化膜４２７上に対向電極４２９が形成され、対向電極４２９上に配向膜４３１が形成される。
画素電極４０９、液晶層４４３、及び対向電極４２９が重なり合うことで、液晶素子が形成されている。
なお、ここでは、液晶表示装置として、ＶＡ型の液晶表示装置を示したが、これに限定されない。すなわち、実施の形態１に示す薄膜トランジスタを用いて形成した素子基板を、ＦＦＳ型の液晶表示装置、ＩＰＳ型の液晶表示装置、ＴＮ型の液晶表示装置又はその他の液晶表示装置に用いることができる。
本実施の形態の液晶表示装置は、オン電流及び電界効果移動度が高くオフ電流が低い薄膜トランジスタを画素トランジスタとして用いているため、表示画質を高めることが出来る（例えば高コントラストを達成できる）。また、薄膜トランジスタの大きさを小さくしても、薄膜トランジスタの電気特性が低減されないため、薄膜トランジスタの面積を小さくすることで、液晶表示装置の開口率を向上させることができる。または、画素の面積を小さくすることが可能であり、液晶表示装置の解像度を高めることができる。
また、図１３に示す液晶表示装置は、遮光膜４２３と、着色膜４５１を同一基板上に形成しない。このため、着色膜４５１の形成におけるマスクずれを回避するため、遮光膜４２３の面積を大きくする必要がなくなるため、画素における開口率を向上させることができる。
（実施の形態５）
実施の形態４で示す素子基板４１３、４５５において、配向膜４１１を形成せず、発光素子を設けることにより、当該素子基板を発光表示装置や、発光装置に用いることができる。発光表示装置や発光装置は、発光素子として代表的には、エレクトロルミネッセンスを利用する発光素子がある。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって大別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
本実施の形態の発光表示装置及び発光装置は、オン電流及び電界効果移動度が高くオフ電流が低い薄膜トランジスタを画素トランジスタとして用いているため、画質が良好（例えば、高コントラスト）であり、且つ消費電力の低い発光表示装置及び発光装置を作製することができる。
（実施の形態６）
上記実施の形態に係る薄膜トランジスタを有する表示装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、電子ペーパー、デジタルカメラやデジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。特に、実施の形態４及び実施の形態５で示したように、上記実施の形態に係る薄膜トランジスタを液晶表示装置、発光装置、電気泳動方式表示装置などに適用することにより、電子機器の表示部に用いることができる。以下に具体的に例示する。
上記実施の形態に係る薄膜トランジスタを有する半導体装置は、電子ペーパーに適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、デジタルサイネージ、ＰＩＤ（Ｐｕｂｌｉｃ Ｉｎｆｏｍａｔｉｏｎ Ｄｉｓｐｌａｙ）、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図１４（Ａ）に示す。
図１４（Ａ）は、電子書籍の一例を示している。図１４（Ａ）に示す電子書籍は、筐体１５００および筐体１５０１の２つの筐体で構成されている。筐体１５００および筐体１５０１は、蝶番１５０４により一体になっており、開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体１５００には表示部１５０２が組み込まれ、筐体１５０１には表示部１５０３が組み込まれている。表示部１５０２および表示部１５０３は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１４（Ａ）では表示部１５０２）に文章を表示し、左側の表示部（図１４（Ａ）では表示部１５０３）に画像を表示することができる。
また、図１４（Ａ）では、筐体１５００に操作部などを備えた例を示している。例えば、筐体１５００は、電源１５０５、操作キー１５０６、スピーカ１５０７などを備えている。操作キー１５０６により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、図１４（Ａ）に示す電子書籍は、電子辞書としての機能を持たせた構成としてもよい。
また、図１４（Ａ）に示す電子書籍は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
図１４（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、図１４（Ｂ）に示すデジタルフォトフレームは、筐体１５１１に表示部１５１２が組み込まれている。表示部１５１２は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、図１４（Ｂ）に示すデジタルフォトフレームは、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とするとよい。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部１５１２に表示させることができる。
また、図１４（Ｂ）に示すデジタルフォトフレームは、無線で情報を送受信出来る構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図１４（Ｃ）は、テレビジョン装置の一例を示している。図１４（Ｃ）に示すテレビジョン装置は、筐体１５２１に表示部１５２２が組み込まれている。表示部１５２２により、映像を表示することが可能である。また、ここでは、スタンド１５２３により筐体１５２１を支持した構成を示している。表示部１５２２は、実施の形態４及び実施の形態５に示した表示装置を適用することができる。
テレビジョン装置の操作は、筐体１５２１が備える操作スイッチや、別体のリモコン操作機により行うことができる。リモコン操作機が備える操作キーにより、チャンネルや音量の操作を行うことができ、表示部１５２２に表示される映像を操作することができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置は、受信機やモデムなどを備えた構成とするとよい。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図１４（Ｄ）は、携帯電話機の一例を示している。図１４（Ｄ）に示す携帯電話機は、筐体１５３１に組み込まれた表示部１５３２の他、操作ボタン１５３３、操作ボタン１５３７、外部接続ポート１５３４、スピーカ１５３５、マイク１５３６などを備えている。表示部１５３２には、実施の形態４及び実施の形態５に示した表示装置を適用することができる。
図１４（Ｄ）に示す携帯電話機は、表示部１５３２がタッチパネルになっており、指などの接触により、表示部１５３２の表示内容を操作することができる。また、電話の発信、或いはメールの作成は、表示部１５３２を指などで接触することにより行うことができる。
表示部１５３２の画面は主として３つのモードがある。第１のモードは、画像の表示を主とする表示モードであり、第２のモードは、文字等の情報の入力を主とする入力モードである。第３のモードは、表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
例えば、電話の発信、或いはメールを作成する場合は、表示部１５３２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部１５３２の画面の大部分の領域にキーボードまたは番号ボタンを表示させることが好ましい。
また、携帯電話機の内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機の向き（縦または横）を判断して、表示部１５３２のモード（または表示情報）を自動的に切り替えるようにすることができる。
また、画面のモードの切り替えは、表示部１５３２への接触、又は筐体１５３１の操作ボタン１５３７の操作により行われる。また、表示部１５３２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替えることができる。
また、入力モードにおいて、表示部１５３２の光センサで検出される信号を検知し、表示部１５３２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
表示部１５３２は、イメージセンサとして機能させることもできる。例えば、表示部１５３２を掌や指で触れることで、掌紋、指紋等をイメージセンサで撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
本実施例では、実施の形態１に示す第１の電極におけるシランの解離反応について計算した結果について図１５及び図１６を用いて説明する。
ここで、第１の電極５００に高周波電力を供給したときの電磁界の強さを計算した結果を図１５に示す。ここでは、電磁界シミュレータとしてＣＳＴ社製のＭｉｃｒｏＳｔｒｉｐｅｓを用いた。なお、凸状電極５１０の形状を円錐形とし、円錐形の底面の半径を２０ｍｍ、高さを４０ｍｍとした。また、凸状電極５１０の先端から第２の電極５０２までの最短距離を２０ｍｍとした。また、第１の電極５００に１３．５６ＭＨｚの電力を供給し、第１の電極５００及び第２の電極５０２の間でグロー放電を発生させた。
図１５に示すように、第１の電極５００の凸状電極５１０の先端では強電界５０４が発生し、凸状電極５１０の根元では、弱電界５０６が発生していることがわかる。また、第２の電極５０２側では中電界５０８が発生している。即ち、凸状電極５１０の先端において高密度プラズマ領域を形成することができる。なお、このときの強電界５０４は弱電界５０６と比較して１０〜１００倍電界が強い。
次に、電界強度が均一でないプラズマにおける、シランガスの解離反応について、図１６を用いて説明する。シランガスに電子が衝突して解離が生じる反応の、単位時間、単位体積あたりの反応回数（生成率）Ｇは、数式１で示すように、解離反応速度定数、シラン分子密度、及び電子密度に比例する。このため、ここでは、シランガスの解離反応速度定数により、シランガスの解離反応を比較する。
Ｇ＝ｋＮｇａｓＮｅ （数１）
（ｋは解離反応速度定数、Ｎｇａｓはシラン分子密度、Ｎｅは電子密度）
図１６に、任意の換算電界に対するＳｉラジカル、ＳｉＨラジカル、ＳｉＨ２ラジカル、ＳｉＨ３ラジカルそれぞれの解離反応速度定数を示す。なお、解離反応速度定数は、モノシランの衝突断面積から求めた。また、換算電界は、電界強度と気体の分子密度の比である。ここでは、シミュレータとしてＣＦＤ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ製のＣＦＤ−ＡＣＥ＋を用いて計算を行った。また、圧力を１Ｔｏｒｒ、シランガス温度を３００Ｋとして計算した。電子衝突による１次反応で生成されるラジカル種の反応速度は必ずしも明らかでないため、イオン−コアモデル（ＳｉＨｎ（ｎは３以上）への解離パターンが、ＳｉＨ＋ ｎ（ｎは３以上）への解離パターンと同一であるとする仮定）より、ＳｉＨ３ラジカル：ＳｉＨ２ラジカル：ＳｉＨラジカル：Ｓｉラジカル＝３６：４６：１１：７の比率で電子衝突解離が起こるとした。なお、ここでは直流電界中における電子スオームパラメータを求めているが、その結果を交流電界中（例えば容量結合型プラズマ）のプラズマシミュレーションに適用できる。
図１６に示すように、プラズマ中の電界強度が領域によって大きく異なる場合、換算電界に依存してシランガスの解離反応速度が変化する。解離に必要なしきい値エネルギー以下ではシランガスの解離反応は起こらないため、換算電界が小さいと解離反応が起こらない。しかしながら、換算電界が大きい領域においては、電子衝突によるシランガスの解離反応が起こる割合が高い。図１５に示す強電界５０４は弱電界５０６と比較して１０〜１００倍電界が強いため、強電界５０４では、電子衝突によるシランガスの解離反応が起こる割合が高い。特に、ＳｉＨ３ラジカル及びＳｉＨ２ラジカルの解離反応速度定数が高いことから、換算電界が大きい領域においては、ＳｉＨ３ラジカル及びＳｉＨ２ラジカルが生成されやすい。
このため、図１５に示すような、強電界５０４の発生が可能な凸状電極５１０の先端では、ＳｉＨ３ラジカル、ＳｉＨ２ラジカルが多数生成されることがわかる。また、反応性の高いＳｉＨ３ラジカル及びＳｉＨ２ラジカルは、結晶粒子の核発生及び成長に寄与するため、凸状電極５１０の先端の強電界５０４では、結晶粒子が形成されやすいことがわかる。

Claims (7)

  1. プラズマＣＶＤ装置の処理室に備えられ、且つ複数の凸部を有する電極の前記複数の凸部からシリコンまたはゲルマニウムを含む堆積性気体を前記処理室に導入し、高周波電力を供給して、基板上に結晶粒子を形成し、
    前記結晶粒子上にプラズマＣＶＤ法により微結晶半導体膜を形成することを特徴とする微結晶半導体膜の作製方法。
  2. プラズマＣＶＤ装置の処理室に備えられ、且つ複数の凸部を有する電極の前記複数の凸部からシリコンまたはゲルマニウムを含む堆積性気体を前記処理室に導入し、高周波電力を供給し、前記複数の凸部において電子密度の高いプラズマを発生させて、基板上に結晶粒子を形成し、
    前記結晶粒子上にプラズマＣＶＤ法により微結晶半導体膜を形成することを特徴とする微結晶半導体膜の作製方法。
  3. プラズマＣＶＤ装置の処理室に備えられ、且つ複数の凸部を有する電極の前記複数の凸部からシリコンまたはゲルマニウムを含む堆積性気体を前記処理室に導入し、高周波電力を供給して、基板上に結晶粒子を形成し、
    前記複数の凸部の間から、シリコンまたはゲルマニウムを含む堆積性気体を前記処理室に導入し、高周波電力を供給して、前記結晶粒子上に微結晶半導体膜を形成することを特徴とする微結晶半導体膜の作製方法。
  4. プラズマＣＶＤ装置の処理室に備えられ、且つ複数の凸部を有する電極の前記複数の凸部からシリコンまたはゲルマニウムを含む堆積性気体を前記処理室に導入し、高周波電力を供給し、前記複数の凸部において電子密度の高いプラズマを発生させて、基板上に結晶粒子を形成し、
    前記複数の凸部の間から、シリコンまたはゲルマニウムを含む堆積性気体を前記処理室に導入し、高周波電力を供給して、前記結晶粒子上に微結晶半導体膜を形成することを特徴とする微結晶半導体膜の作製方法。
  5. 請求項３または４において、前記複数の凸部の間から、シリコンまたはゲルマニウムを含む堆積性気体と共に、水素を前記処理室に導入することを特徴とする微結晶半導体膜の作製方法。
  6. 請求項３または４において、前記複数の凸部の間から、シリコンまたはゲルマニウムを含む堆積性気体と共に、水素及び希ガスを前記処理室に導入することを特徴とする微結晶半導体膜の作製方法。
  7. 請求項１乃至６のいずれか一に記載の微結晶半導体膜の作製方法を用いて、ゲート電極上に形成されたゲート絶縁膜上に微結晶半導体膜を形成し、
    前記微結晶半導体膜に接続される配線を形成することを特徴とする薄膜トランジスタの作製方法。
JP2010175049A 2009-08-07 2010-08-04 微結晶半導体膜及び薄膜トランジスタの作製方法 Expired - Fee Related JP5542277B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010175049A JP5542277B2 (ja) 2009-08-07 2010-08-04 微結晶半導体膜及び薄膜トランジスタの作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009184856 2009-08-07
JP2009184856 2009-08-07
JP2010175049A JP5542277B2 (ja) 2009-08-07 2010-08-04 微結晶半導体膜及び薄膜トランジスタの作製方法

Publications (2)

Publication Number Publication Date
JP2011054950A true JP2011054950A (ja) 2011-03-17
JP5542277B2 JP5542277B2 (ja) 2014-07-09

Family

ID=43588828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010175049A Expired - Fee Related JP5542277B2 (ja) 2009-08-07 2010-08-04 微結晶半導体膜及び薄膜トランジスタの作製方法

Country Status (2)

Country Link
US (1) US8258025B2 (ja)
JP (1) JP5542277B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011179096A (ja) * 2010-03-03 2011-09-15 Mitsui Eng & Shipbuild Co Ltd 薄膜形成装置
WO2012176410A1 (ja) * 2011-06-21 2012-12-27 シャープ株式会社 薄膜トランジスタ基板の製造方法及びその製造方法により製造された薄膜トランジスタ基板、並びに半導体膜の製造方法
JP2016174159A (ja) * 2012-03-15 2016-09-29 東京エレクトロン株式会社 成膜装置
KR20170052136A (ko) * 2015-11-04 2017-05-12 주성엔지니어링(주) 기판 식각장치
JPWO2017169556A1 (ja) * 2016-03-30 2019-02-28 東京エレクトロン株式会社 プラズマ電極およびプラズマ処理装置
KR102061749B1 (ko) * 2012-12-27 2020-01-02 주식회사 무한 기판 처리 장치
KR20200002748A (ko) * 2019-12-26 2020-01-08 주식회사 무한 기판 처리 장치
KR20200015683A (ko) * 2019-12-26 2020-02-12 주식회사 무한 기판 처리 장치
KR20200096198A (ko) * 2019-12-26 2020-08-11 주식회사 무한 기판 처리 장치
KR20210053863A (ko) * 2020-08-04 2021-05-12 주성엔지니어링(주) 기판 처리 장치
JP2021513739A (ja) * 2018-02-08 2021-05-27 ジュソン エンジニアリング カンパニー リミテッド チャンバ洗浄装置及びチャンバ洗浄方法
WO2022085990A1 (ko) * 2020-10-22 2022-04-28 주성엔지니어링(주) 기판처리장치

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100913886B1 (ko) * 2007-05-04 2009-08-26 삼성전자주식회사 저온 펄스 플라즈마를 이용한 나노입자 제조장치 및 방법
US9177761B2 (en) * 2009-08-25 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Plasma CVD apparatus, method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
US8410486B2 (en) 2010-05-14 2013-04-02 Semiconductor Energy Labortory Co., Ltd. Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device
JP5933188B2 (ja) 2010-05-14 2016-06-08 株式会社半導体エネルギー研究所 微結晶シリコン膜及びその作製方法、並びに半導体装置
US8778745B2 (en) 2010-06-29 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8440548B2 (en) 2010-08-06 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of microcrystalline silicon film and manufacturing method of thin film transistor
CN102386072B (zh) 2010-08-25 2016-05-04 株式会社半导体能源研究所 微晶半导体膜的制造方法及半导体装置的制造方法
JP2012089708A (ja) 2010-10-20 2012-05-10 Semiconductor Energy Lab Co Ltd 微結晶シリコン膜の作製方法、半導体装置の作製方法
US8895116B2 (en) 2010-11-04 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of crystalline semiconductor film and manufacturing method of semiconductor device
US8450158B2 (en) 2010-11-04 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
US8394685B2 (en) 2010-12-06 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Etching method and manufacturing method of thin film transistor
US9048327B2 (en) * 2011-01-25 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Microcrystalline semiconductor film, method for manufacturing the same, and method for manufacturing semiconductor device
US20140141619A1 (en) * 2012-11-19 2014-05-22 Tokyo Electron Limited Capacitively coupled plasma equipment with uniform plasma density
US10316409B2 (en) 2012-12-21 2019-06-11 Novellus Systems, Inc. Radical source design for remote plasma atomic layer deposition
US10023959B2 (en) 2015-05-26 2018-07-17 Lam Research Corporation Anti-transient showerhead
WO2017029576A1 (en) 2015-08-19 2017-02-23 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP6240712B1 (ja) * 2016-05-31 2017-11-29 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
TWI610329B (zh) * 2016-11-08 2018-01-01 財團法人工業技術研究院 電漿處理裝置
US10954596B2 (en) * 2016-12-08 2021-03-23 Applied Materials, Inc. Temporal atomic layer deposition process chamber
US10604841B2 (en) 2016-12-14 2020-03-31 Lam Research Corporation Integrated showerhead with thermal control for delivering radical and precursor gas to a downstream chamber to enable remote plasma film deposition
CN111433902A (zh) 2017-12-08 2020-07-17 朗姆研究公司 向下游室传送自由基和前体气体以实现远程等离子体膜沉积的有改进的孔图案的集成喷头
CN108198823A (zh) * 2018-01-05 2018-06-22 惠科股份有限公司 一种阵列基板和显示面板
CN112005336A (zh) * 2018-04-20 2020-11-27 周星工程股份有限公司 基板处理设备
US11286562B2 (en) * 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
CN115233193A (zh) * 2022-06-23 2022-10-25 长江存储科技有限责任公司 薄膜沉积装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093842A (ja) * 1999-09-27 2001-04-06 Kanegafuchi Chem Ind Co Ltd プラズマｃｖｄ装置およびシリコン系薄膜光電変換装置の製造方法
JP2004200345A (ja) * 2002-12-18 2004-07-15 Hitachi Kokusai Electric Inc プラズマ処理装置
JP2004296526A (ja) * 2003-03-25 2004-10-21 National Institute Of Advanced Industrial & Technology プラズマｃｖｄ装置
JP2006237490A (ja) * 2005-02-28 2006-09-07 Sanyo Electric Co Ltd プラズマ処理装置
JP2009054997A (ja) * 2007-07-27 2009-03-12 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
JP2009088501A (ja) * 2007-09-14 2009-04-23 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及び薄膜トランジスタを有する表示装置の作製方法
JP2009158947A (ja) * 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd 微結晶半導体膜、当該微結晶半導体膜を有する薄膜トランジスタ、及び光電変換装置の作製方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
US5091334A (en) * 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
USRE34658E (en) * 1980-06-30 1994-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device of non-single crystal-structure
JPS6262073A (ja) 1985-09-11 1987-03-18 Ishikawajima Harima Heavy Ind Co Ltd ポペツト弁の温度制御装置
JPH0253941A (ja) 1988-08-17 1990-02-22 Tsudakoma Corp 織機の運転装置
JP3057712B2 (ja) 1990-06-01 2000-07-04 凸版印刷株式会社 結晶シリコン基板の製造方法
US7115902B1 (en) * 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5514879A (en) * 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
KR950013784B1 (ko) * 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US7576360B2 (en) * 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
US7098479B1 (en) * 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3497198B2 (ja) * 1993-02-03 2004-02-16 株式会社半導体エネルギー研究所 半導体装置および薄膜トランジスタの作製方法
US5843225A (en) * 1993-02-03 1998-12-01 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor and process for fabricating semiconductor device
US6835523B1 (en) * 1993-05-09 2004-12-28 Semiconductor Energy Laboratory Co., Ltd. Apparatus for fabricating coating and method of fabricating the coating
US5932302A (en) * 1993-07-20 1999-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating with ultrasonic vibration a carbon coating
JP2642587B2 (ja) 1993-08-24 1997-08-20 キヤノン販売株式会社 多結晶薄膜の形成方法
US5571366A (en) * 1993-10-20 1996-11-05 Tokyo Electron Limited Plasma processing apparatus
EP0977470A3 (en) * 1994-03-17 2003-11-19 Fuji Electric Co., Ltd. Method and apparatus for generating induced plasma
JP3907726B2 (ja) * 1995-12-09 2007-04-18 株式会社半導体エネルギー研究所 微結晶シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法
KR100257158B1 (ko) 1997-06-30 2000-05-15 김영환 박막 트랜지스터 및 그의 제조 방법
US6344420B1 (en) * 1999-03-15 2002-02-05 Kabushiki Kaisha Toshiba Plasma processing method and plasma processing apparatus
JP2000277439A (ja) 1999-03-25 2000-10-06 Kanegafuchi Chem Ind Co Ltd 結晶質シリコン系薄膜のプラズマｃｖｄ方法およびシリコン系薄膜光電変換装置の製造方法
JP2004014958A (ja) 2002-06-11 2004-01-15 Fuji Electric Holdings Co Ltd 薄膜多結晶太陽電池とその製造方法
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP2005050905A (ja) * 2003-07-30 2005-02-24 Sharp Corp シリコン薄膜太陽電池の製造方法
JP2005167051A (ja) 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP5013393B2 (ja) * 2005-03-30 2012-08-29 東京エレクトロン株式会社 プラズマ処理装置と方法
JP4597792B2 (ja) 2005-06-27 2010-12-15 東京エレクトロン株式会社 処理ガス供給構造およびプラズマ処理装置
JP4777717B2 (ja) 2005-08-10 2011-09-21 東京エレクトロン株式会社 成膜方法、プラズマ処理装置および記録媒体
JP5331389B2 (ja) * 2007-06-15 2013-10-30 株式会社半導体エネルギー研究所 表示装置の作製方法
US9176353B2 (en) 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5058909B2 (ja) * 2007-08-17 2012-10-24 株式会社半導体エネルギー研究所 プラズマｃｖｄ装置及び薄膜トランジスタの作製方法
JP5435907B2 (ja) * 2007-08-17 2014-03-05 株式会社半導体エネルギー研究所 表示装置の作製方法
JP5314870B2 (ja) 2007-09-21 2013-10-16 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US8247315B2 (en) * 2008-03-17 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Plasma processing apparatus and method for manufacturing semiconductor device
TWI556309B (zh) * 2009-06-19 2016-11-01 半導體能源研究所股份有限公司 電漿處理裝置，形成膜的方法，和薄膜電晶體的製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093842A (ja) * 1999-09-27 2001-04-06 Kanegafuchi Chem Ind Co Ltd プラズマｃｖｄ装置およびシリコン系薄膜光電変換装置の製造方法
JP2004200345A (ja) * 2002-12-18 2004-07-15 Hitachi Kokusai Electric Inc プラズマ処理装置
JP2004296526A (ja) * 2003-03-25 2004-10-21 National Institute Of Advanced Industrial & Technology プラズマｃｖｄ装置
JP2006237490A (ja) * 2005-02-28 2006-09-07 Sanyo Electric Co Ltd プラズマ処理装置
JP2009054997A (ja) * 2007-07-27 2009-03-12 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
JP2009088501A (ja) * 2007-09-14 2009-04-23 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及び薄膜トランジスタを有する表示装置の作製方法
JP2009158947A (ja) * 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd 微結晶半導体膜、当該微結晶半導体膜を有する薄膜トランジスタ、及び光電変換装置の作製方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011179096A (ja) * 2010-03-03 2011-09-15 Mitsui Eng & Shipbuild Co Ltd 薄膜形成装置
WO2012176410A1 (ja) * 2011-06-21 2012-12-27 シャープ株式会社 薄膜トランジスタ基板の製造方法及びその製造方法により製造された薄膜トランジスタ基板、並びに半導体膜の製造方法
JP2016174159A (ja) * 2012-03-15 2016-09-29 東京エレクトロン株式会社 成膜装置
KR102061749B1 (ko) * 2012-12-27 2020-01-02 주식회사 무한 기판 처리 장치
KR20170052136A (ko) * 2015-11-04 2017-05-12 주성엔지니어링(주) 기판 식각장치
KR102513742B1 (ko) 2015-11-04 2023-03-27 주성엔지니어링(주) 기판 식각장치
JPWO2017169556A1 (ja) * 2016-03-30 2019-02-28 東京エレクトロン株式会社 プラズマ電極およびプラズマ処理装置
JP2021513739A (ja) * 2018-02-08 2021-05-27 ジュソン エンジニアリング カンパニー リミテッド チャンバ洗浄装置及びチャンバ洗浄方法
JP7431738B2 (ja) 2018-02-08 2024-02-15 ジュソン エンジニアリング カンパニー リミテッド チャンバ洗浄装置及びチャンバ洗浄方法
KR102143146B1 (ko) 2019-12-26 2020-08-10 주식회사 무한 기판 처리 장치
KR20200096198A (ko) * 2019-12-26 2020-08-11 주식회사 무한 기판 처리 장치
KR102254808B1 (ko) * 2019-12-26 2021-05-24 주성엔지니어링(주) 기판 처리 장치
KR20200015683A (ko) * 2019-12-26 2020-02-12 주식회사 무한 기판 처리 장치
KR102362305B1 (ko) * 2019-12-26 2022-02-11 주성엔지니어링(주) 기판 처리 장치
KR20200002748A (ko) * 2019-12-26 2020-01-08 주식회사 무한 기판 처리 장치
KR20210053863A (ko) * 2020-08-04 2021-05-12 주성엔지니어링(주) 기판 처리 장치
KR102361069B1 (ko) * 2020-08-04 2022-02-14 주성엔지니어링(주) 기판 처리 장치
WO2022085990A1 (ko) * 2020-10-22 2022-04-28 주성엔지니어링(주) 기판처리장치

Also Published As

Publication number Publication date
US8258025B2 (en) 2012-09-04
JP5542277B2 (ja) 2014-07-09
US20110039402A1 (en) 2011-02-17

Similar Documents

Publication Publication Date Title
JP5542277B2 (ja) 微結晶半導体膜及び薄膜トランジスタの作製方法
JP5530860B2 (ja) 半導体装置の作製方法
JP5553703B2 (ja) 半導体膜の作製方法および半導体装置の作製方法
JP5478380B2 (ja) プラズマ成膜装置
JP5506448B2 (ja) 半導体装置
JP5416460B2 (ja) 薄膜トランジスタおよび薄膜トランジスタの作製方法
US8956934B2 (en) Thin film transistor and method for manufacturing the same
JP2010251732A (ja) 薄膜トランジスタ
JP2010087491A (ja) 薄膜トランジスタ
JP2011071497A (ja) プラズマｃｖｄ装置、微結晶半導体膜の作製方法、及び半導体装置の作製方法
JP2009283919A (ja) 薄膜トランジスタの作製方法
JP5897828B2 (ja) 半導体装置
TWI497724B (zh) 薄膜電晶體及其製造方法
JP5498762B2 (ja) 薄膜トランジスタの作製方法
US9159841B2 (en) Method for manufacturing semiconductor device
JP5698950B2 (ja) 半導体装置の作製方法
JP5495775B2 (ja) 半導体装置
JP5490515B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140506

R150 Certificate of patent or registration of utility model

Ref document number: 5542277

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees