JP5897828B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5897828B2
JP5897828B2 JP2011141406A JP2011141406A JP5897828B2 JP 5897828 B2 JP5897828 B2 JP 5897828B2 JP 2011141406 A JP2011141406 A JP 2011141406A JP 2011141406 A JP2011141406 A JP 2011141406A JP 5897828 B2 JP5897828 B2 JP 5897828B2
Authority
JP
Japan
Prior art keywords
film
semiconductor film
semiconductor
layer
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011141406A
Other languages
English (en)
Other versions
JP2012033900A (ja
JP2012033900A5 (ja
Inventor
哲弘 田中
哲弘 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011141406A priority Critical patent/JP5897828B2/ja
Publication of JP2012033900A publication Critical patent/JP2012033900A/ja
Publication of JP2012033900A5 publication Critical patent/JP2012033900A5/ja
Application granted granted Critical
Publication of JP5897828B2 publication Critical patent/JP5897828B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置及び半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、表示装置、電気光学装置、光電変換装置、半導体回路及び電子機器は全て半導体装置である。
電界効果トランジスタの一種として、絶縁表面を有する基板上に形成された半導体膜を用いてチャネル領域が形成される薄膜トランジスタが知られている。薄膜トランジスタのチャネル領域に用いられる半導体膜に、非晶質シリコン膜、微結晶シリコン膜及び多結晶シリコン膜を用いる技術が開示されている（特許文献１乃至５参照。）。薄膜トランジスタの代表的な応用例は、液晶テレビジョン装置であり、表示画面を構成する各画素のスイッチングトランジスタとして実用化されている。
特開２００１−０５３２８３号公報 特開平５−１２９６０８号公報 特開２００５−０４９８３２号公報 特開平７−１３１０３０号公報 特開２００５−１９１５４６号公報
ところで、表示パネルの製造に用いられているガラス基板は、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍまたは６２０ｍｍ×７５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍまたは７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）と年々大型化が進んでおり、今後は第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）へと大面積化が進むと予測されている。ガラス基板の大面積化はコストミニマム設計の思想に基づいている。
また、大面積のマザーガラス基板上に薄膜トランジスタを作製する場合、配線遅延を起こさないために低抵抗配線材料である銅やアルミニウムが配線の材料として用いられている。このとき、半導体膜への低抵抗配線材料の拡散が問題となるため、半導体膜と低抵抗配線材料との間に拡散防止膜を形成する必要がある。なお、半導体膜としては、非晶質シリコン膜、微結晶シリコン膜、多結晶シリコン膜、単結晶シリコン膜、非晶質ゲルマニウム膜、微結晶ゲルマニウム膜、多結晶ゲルマニウム膜、単結晶ゲルマニウム膜及びこれらの混合物膜がある。
表面に凹凸のある半導体膜上に配線を形成する場合、凹凸の陰となる部分で膜の薄い箇所や未形成箇所が生じる。例えば、半導体膜が微結晶シリコン膜または多結晶シリコン膜の場合、電界効果移動度を高めるために結晶粒径が大きくなるように形成することが好ましいが、結晶粒径を大きくすることで表面粗さが増大してしまう問題がある。その結果、表面粗さの大きな部分で拡散防止膜の極端に薄い箇所や未形成箇所が生じる。また、半導体膜を島状に加工した際に生じる段差で、拡散防止膜の極端に薄い箇所や未形成箇所が生じる。こうして拡散防止膜の極端に薄い箇所や未形成箇所が生じることで、低抵抗配線材料の半導体膜への拡散を招き、薄膜トランジスタのオフ電流の増大へと繋がる。
そこで、本発明の一態様は、電気特性が良好な半導体装置を、歩留まり高く作製する方法を提供することを課題とする。
本発明の一形態は、表面に凹凸のある半導体膜上または半導体膜が形成する段差部に、拡散防止膜及び低抵抗導電膜を含む配線を有し、拡散防止膜は、少なくとも導電性を有する金属酸化物膜を含むことを要旨とする。
本発明の一態様は、ｎ型及びｐ型の少なくともいずれかの不純物が添加された不純物領域を有する半導体膜と、配線とを有し、配線は、導電性を有する金属酸化物を含む拡散防止膜と、該拡散防止膜上の低抵抗導電膜とを有し、配線と半導体膜とのコンタクト部において、拡散防止膜と不純物領域とが接する半導体装置である。
また、拡散防止膜を構成する金属元素は、チタン、ニッケル、亜鉛、ガリウム、ジルコニウム、ニオブ、モリブデン、インジウム、スズ及びタングステンの一種以上である。
また、低抵抗導電膜は、アルミニウム膜、銅膜、銀膜、アルミニウムを主成分とする合金膜、銅を主成分とする合金膜または銀を主成分とする合金膜である。
なお、半導体膜と、前記導電性を有する金属酸化物膜との間に導電膜を有してもよい。該導電膜を構成する金属元素は、チタン、ニッケル、亜鉛、ガリウム、ジルコニウム、ニオブ、モリブデン、インジウム、スズ及びタングステンの一種以上である。
本発明の一態様は、ｎ型及びｐ型の少なくともいずれかの不純物領域を有する半導体膜を形成し、半導体膜上に、該半導体膜と一部が接する配線を形成し、配線は、導電性を有する金属酸化物を含む拡散防止膜と、該拡散防止膜上の低抵抗導電膜とを有し、配線と半導体膜とのコンタクト部において、拡散防止膜と不純物領域とが接して形成する半導体装置の作製方法である。
なお、拡散防止膜は、導電膜を酸化性ガス及びハロゲン系ガスの混合ガスから生成されるプラズマに暴露して該導電膜に含まれる金属材料の酸化物を形成し、該金属材料の酸化物が形成された導電膜を水を含む雰囲気に暴露して導電膜を流動化させ、流動化した導電膜が固化することで形成すればよい。
導電膜を構成する金属元素は、チタン、ニッケル、亜鉛、ガリウム、ジルコニウム、ニオブ、モリブデン、インジウム、スズ及びタングステンの一種以上である。
本発明の一態様において、酸化性ガスは、酸素、水、オゾン及び亜酸化窒素の少なくともいずれかを含む。
例えば、導電膜と接する絶縁膜が酸素または水を含む絶縁膜であるとき、絶縁膜の酸素または水を酸化性ガスとして導電膜に供給することができる。また、プラズマを生成するチャンバー内部に残留する酸化性ガスを導電膜の酸化に利用してもよい。
本発明の一態様において、ハロゲン系ガスとは、ハロゲンを含むガスのことをいう。代表的には、四フッ化炭素、フッ化硫黄、フッ化窒素、トリフルオロメタン、オクタフルオロシクロブタン、塩素、三塩化ホウ素、塩化シリコン及び四塩化炭素の少なくともいずれかを含むガスである。好ましくは四フッ化炭素ガスを用いる。
本発明の一態様において、導電膜を流動化してから固化すること（リフローともいう。）により、極端に薄い箇所や未形成箇所に対して拡散防止膜を均一に形成することができる。
本発明の一態様は、導電膜の酸化物中に１×１０１９ａｔｏｍｓ／ｃｍ３以上のフッ素を含有していてもよい。
本発明の一態様を適用することで、表面に凹凸のある半導体膜上及び半導体膜が形成する段差部においても均一に拡散防止膜を形成することができる。そのため、低抵抗配線材料の半導体膜への拡散を抑制でき、電気特性が良好な半導体装置を、歩留まり高く作製することができる。
本発明の一実施の形態に係る半導体装置を説明する断面図である。 本発明の一実施の形態に係る半導体装置を説明する断面図である。 本発明の一実施の形態に係る半導体装置の作製方法を説明する断面図である。 本発明の一実施の形態に係る半導体装置の作製方法を説明する断面図である。 本発明の一実施の形態に係る半導体装置の作製方法を説明する断面図である。 本発明の一実施の形態に係る半導体装置の作製方法を説明する断面図である。 本発明の一実施の形態に係る半導体装置の作製方法を説明する断面図である。 本発明の一実施の形態に係る半導体装置の作製方法を説明する断面図である。 電子書籍の一例を示す斜視図である。 テレビジョン装置およびデジタルフォトフレームの例を示す斜視図である。 携帯型のコンピュータの一例を示す斜視図である。 本発明の一実施例に係る半導体装置の断面形状である。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
（実施の形態１）
本実施の形態では、本発明の一形態である半導体装置に用いることが可能な薄膜トランジスタの断面構造について、図１を用いて説明する。なお、薄膜トランジスタは、ｐ型よりもｎ型の方が、キャリアの移動度が高い。また、同一の基板上に形成する薄膜トランジスタを全て同じ極性に統一すると、工程数を抑えることができ、好ましい。そのため、本実施の形態では、ｎ型の薄膜トランジスタについて説明する。もちろん、ｐ型の薄膜トランジスタを適宜用いることもできる。
図１（Ａ）に示す薄膜トランジスタは、基板１０１上に、ゲート電極１０３と、半導体膜１２９と、ゲート電極１０３及び半導体膜１２９の間に設けられるゲート絶縁膜１０５と、半導体膜１２９上に形成されるソース領域及びドレイン領域として機能する不純物半導体膜１２５と、不純物半導体膜１２５と接する配線１２３とを有する。半導体膜１２９及び配線１２３上に絶縁膜１３１が形成されてもよい。
配線１２３は、拡散防止膜と、低抵抗導電膜とを有する。拡散防止膜は半導体膜及び低抵抗導電膜の間に設けられる。そのため、低抵抗導電膜の材料の半導体膜への拡散を抑制できる。
次に、薄膜トランジスタの各構成について、以下に説明する。
基板１０１としては、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板等を用いることができる。また、基板に透光性を要しない場合には、ステンレス合金等の金属の基板の表面に絶縁膜を設けたものを用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスもしくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。なお、基板１０１のサイズに限定はなく、例えば上述のフラットパネルディスプレイの分野でよく使われる第３世代乃至第１０世代のガラス基板を用いることができる。
ゲート電極１０３は、モリブデン膜、チタン膜、クロム膜、タンタル膜、タングステン膜、アルミニウム膜、銅膜、ネオジム膜、スカンジウム膜、ニッケル膜等の金属膜またはこれらを主成分とする合金膜を用いて、単層でまたは積層して形成することができる。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、銀−パラジウム−銅合金、アルミニウム−ネオジム合金、アルミニウム−ニッケル合金などを用いてもよい。
例えば、ゲート電極１０３の二層の積層構造としては、窒化チタン膜とモリブデン膜とを積層した二層構造を用いることができる。また、アルミニウム膜上にモリブデン膜を積層した二層の積層構造、銅膜上にモリブデン膜を積層した二層構造、銅膜上に窒化チタン膜または窒化タンタル膜を積層した二層構造、または銅−マンガン合金膜と銅膜とを積層した二層構造などとすることが好ましい。三層の積層構造としては、タングステン膜または窒化タングステン膜と、アルミニウム−シリコン合金膜またはアルミニウム−チタン合金膜と、窒化チタン膜またはチタン膜とを積層した三層構造とすることが好ましい。ゲート電極１０３は、アルミニウム、銅などを含む低抵抗導電膜上に拡散防止膜として機能する金属膜が積層された構造を有することで、電気的抵抗を低くすることができ、また、半導体膜への低抵抗材料の拡散を防止することができる。
ゲート絶縁膜１０５は、ＣＶＤ法またはスパッタリング法等を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜または酸化窒化ハフニウム膜を、単層で、または積層して形成することができる。好ましくは、ゲート絶縁膜１０５を酸化シリコン膜または酸化窒化シリコン膜により形成することで、薄膜トランジスタの閾値電圧の変動を低減することができる。
なお、ここでは、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合に、組成範囲として酸素が５０原子％〜７０原子％、窒素が０．５原子％〜１５原子％、シリコンが２５原子％〜３５原子％、水素が０．１原子％〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５原子％〜３０原子％、窒素が２０原子％〜５５原子％、シリコンが２５原子％〜３５原子％、水素が１０原子％〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
半導体膜１２９は、ＣＶＤ法またはスパッタリング法等を用いて、非晶質シリコン膜、微結晶シリコン膜、多結晶シリコン膜、単結晶シリコン膜、非晶質ゲルマニウム膜、微結晶ゲルマニウム膜、多結晶ゲルマニウム膜、単結晶ゲルマニウム膜及びこれらの混合物膜で形成することができる。
半導体膜１２９に前述の結晶性材料を用いる場合、結晶粒径が大きいほど、作製する薄膜トランジスタの電界効果移動度が向上する傾向となるが、それに伴い半導体膜の表面粗さが増大する。半導体膜の表面の凹凸は陰を形成するため、半導体膜より後に形成する膜は、極端に薄い箇所や未形成箇所が生じてしまう。
不純物半導体膜１２５は、リンが添加された非晶質シリコン膜、リンが添加された微結晶シリコン膜、リンが添加された非晶質ゲルマニウム膜またはリンが添加された微結晶ゲルマニウム膜等で形成する。また、前述のいずれかを積層した構造とすることもできる。なお、薄膜トランジスタとして、ｐチャネル型薄膜トランジスタを形成する場合は、不純物半導体膜１２５は、ボロンが添加された微結晶シリコン膜、ボロンが添加された非晶質シリコン膜、ボロンが添加された非晶質ゲルマニウム膜、ボロンが添加された微結晶ゲルマニウム膜等で形成する。なお、半導体膜１２９と、のちに形成する配線１２３とがオーミックコンタクトをする場合は、不純物半導体膜１２５を形成しなくともよい。
配線１２３は、拡散防止膜と、低抵抗導電膜とが積層される（図１（Ｂ）参照。）。ここで、導電膜１２３ａ及び金属酸化物膜１２３ｂの少なくともいずれかは拡散防止膜である。また、金属酸化物膜１２３ｂと低抵抗導電膜１２３ｃの間、及び低抵抗導電膜１２３ｃ上に、導電膜を有してもよい。該導電膜の構成元素は、チタン、ニッケル、亜鉛、ガリウム、ジルコニウム、ニオブ、モリブデン、インジウム、スズ及びタングステンの一種以上である。拡散防止膜が、半導体膜１２９及び低抵抗導電膜１２３ｃの間に形成されることにより、低抵抗導電膜１２３ｃの材料の半導体膜１２９への拡散を抑制できる。
例えば、配線１２３は、導電膜１２３ａとしてチタン膜を、導電膜１２３ａ上に金属酸化物膜１２３ｂとして酸化チタン膜を、金属酸化物膜１２３ｂ上に低抵抗導電膜１２３ｃとしてアルミニウム膜を含む構成とすることができる。もちろん、配線１２３は前述の構成に限定されるものではなく、例えば３層未満または４層以上の積層構造としても構わない。
ここで、酸化チタン膜である金属酸化物膜１２３ｂの組成は、酸素原子数がチタン原子数の２倍未満である。酸化チタン膜は、酸素欠損が生じることで導電性を有し、配線の一部として機能することができる。また、酸化チタン膜である金属酸化物膜１２３ｂ中には、１×１０１９ａｔｏｍｓ／ｃｍ３以上のフッ素または塩素を含有する。
本実施の形態では、チタン膜の形成後、酸化性ガスと、ハロゲン系ガスとの混合ガスから生成したプラズマで表面処理することで、チタン膜の表面の一部または全部を酸化、及びフッ化または塩化した後、水を含む雰囲気に暴露することで流動化し、流動化した膜から一部のフッ素または塩素が脱離し、流動化した膜を固化することで、チタン膜である導電膜１２３ａ及び酸化チタン膜である金属酸化物膜１２３ｂを形成している。
プラズマの生成には、ドライエッチング装置やＣＶＤ装置などを用いることができる。プラズマの生成方法としては、例えば、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）方式や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）方式、電子サイクロトン共鳴プラズマ（ＥＣＲ：Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）方式などを用いることができる。
なお、ゲート絶縁膜１０５に酸素または水を含む場合、ゲート絶縁膜１０５から酸化性ガスが供給できる。また、プラズマを生成するチャンバー内部に残留する酸化性ガスを利用してもよい。
本実施の形態では、導電膜のリフローにより、導電膜１２３ａの極端に薄い箇所や未形成箇所に金属酸化物膜１２３ｂを被覆することができ、均一な拡散防止膜を形成することができる。
本実施の形態では、半導体膜１２９の表面の凹凸、または半導体膜１２９の形成する段差においても、拡散防止膜を均一に形成できる。そのため、低抵抗導電膜１２３ｃの材料の半導体膜１２９中への拡散を防ぐことができる。
絶縁膜１３１は、外部からの汚染物が半導体膜１２９に侵入することを防ぐための保護膜として機能する。絶縁膜１３１は、ゲート絶縁膜１０５と同様の材料を用いて形成すればよい。
なお、絶縁膜１３１を介して半導体膜１２９と重畳するバックゲート電極を有するデュアルゲート型の薄膜トランジスタとしてもよい。
表示装置において本実施の形態に示す薄膜トランジスタを画素のスイッチングに用いることで、コントラストが高く、画質の良好な表示装置となる。また、保持容量素子に充電された電荷が、薄膜トランジスタのオフ電流によって放電される量を低減できるため、保持容量の大きさを小さくすることができ、保持容量素子の面積を小さくすることができる。また、保持容量が小さくなると、充電に必要な電流能力を抑えられるため、当該薄膜トランジスタの面積を縮小することが可能となる。保持容量素子および薄膜トランジスタの面積を縮小することで画素の開口率が向上し、バックライトの透過率が向上する。この結果、バックライトの光量を低減することができる。また、低消費電力化が可能となる。また、画素毎の保持容量素子の大きさを低減できることによって、駆動回路の負荷が軽減されるため、駆動回路部における薄膜トランジスタの大きさを小さくでき、表示装置の狭額縁化が可能となる。更には、駆動回路の負荷の低減および画素の開口率の向上によって、表示装置の精細度を向上することが可能となるため、画素数が２ｋ×４ｋあるいは４ｋ×８ｋといった高精細な大型ディスプレイを作製することができる。更には、駆動回路の負荷が軽減されることや微結晶半導体膜の結晶粒径を大きくすることによって、高速駆動が可能となり、高精細高速駆動が可能な大型ディスプレイや、高精細の大型三次元ディスプレイを作製することが可能である。
（実施の形態２）
本実施の形態では、実施の形態１と異なる構造（トップゲート構造）の薄膜トランジスタについて説明する。
薄膜トランジスタは、基板上に、半導体膜と、半導体膜上に形成されるソース領域及びドレイン領域として機能する不純物半導体膜と、不純物半導体膜に接する配線と、半導体膜上にゲート絶縁膜を介して設けられるゲート電極と、を有する。半導体膜下に絶縁膜が形成されてもよい。
半導体膜と一部を接する配線は、低抵抗導電膜と半導体膜の間に拡散防止膜を有するため、低抵抗導電膜の材料の半導体膜への拡散を抑制できる。このため、薄膜トランジスタのオフ電流が低く抑えることができる。
（実施の形態３）
本実施の形態では、実施の形態１及び実施の形態２と異なる構造の薄膜トランジスタについて、図２を用いて説明する。
図２（Ａ）に示す薄膜トランジスタは、基板１０１上に、ゲート電極１０３と、半導体膜１１５と、ゲート電極１０３及び半導体膜１１５の間に設けられるゲート絶縁膜１０５と、半導体膜１１５上の非晶質半導体膜１２７と、非晶質半導体膜１２７に接するソース領域及びドレイン領域として機能する不純物半導体膜１２５と、不純物半導体膜１２５にコンタクト部で接する配線１２３とを有する。非晶質半導体膜１２７及び配線１２３上に絶縁膜１３１が形成されてもよい。
図２（Ｂ）に示す薄膜トランジスタは、基板１０１上に、ゲート電極１０３と、半導体膜１１５と、ゲート電極１０３及び半導体膜１１５の間に設けられるゲート絶縁膜１０５と、半導体膜１１５に接する窒素を含む微結晶半導体膜１３９と、窒素を含む微結晶半導体膜１３９に接する窒素を含む非晶質半導体膜１４７と、窒素を含む非晶質半導体膜１４７に接するソース領域及びドレイン領域として機能する不純物半導体膜１２５と、不純物半導体膜１２５に接する配線１２３とを有する。窒素を含む非晶質半導体膜１４７及び配線１２３上に絶縁膜１３１が形成されてもよい。配線１２３は、拡散防止膜と、低抵抗導電膜とを有する。拡散防止膜は半導体膜及び低抵抗導電膜の間に設けられる。そのため、低抵抗導電膜の材料の半導体膜への拡散を抑制できる。配線１２３は、実施の形態１の説明を参酌する。
窒素を含む微結晶半導体膜１３９及び窒素を含む非晶質半導体膜１４７の詳細について、図７を用いて説明する。図７は、ゲート絶縁膜１０５と、不純物半導体膜１２５との間の拡大図である。
図７（Ａ）に示すように、窒素を含む半導体膜１５３の窒素を含む微結晶半導体膜１３９は凹凸形状を有し、凸部はゲート絶縁膜１０５側から窒素を含む非晶質半導体膜１４７に向かって、先端が狭まる（凸部の先端が鋭角である。）凸状（錐形状）である。なお、窒素を含む微結晶半導体膜１３９の形状は、ゲート絶縁膜１０５側から窒素を含む非晶質半導体膜１４７に向かって幅が広がる凸状（逆錐形状）であってもよい。
窒素を含む微結晶半導体膜１３９の厚さ、即ち、ゲート絶縁膜１０５との界面から、窒素を含む微結晶半導体膜１３９の突起（凸部）の先端までの距離を５ｎｍ以上３１０ｎｍ以下とすることで、薄膜トランジスタのオフ電流を低減することができる。
また、窒素を含む半導体膜１５３に含まれる酸素の二次イオン質量分析法によって計測される濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３未満とすることで、窒素を含む微結晶半導体膜１３９の結晶性を高めることができるため好ましい。また、二次イオン質量分析法によって計測される窒素を含む半導体膜１５３の窒素濃度プロファイルのピーク濃度は、１×１０２０ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０２０ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下である。
窒素を含む微結晶半導体膜１３９及び窒素を含む非晶質半導体膜１４７に含まれる窒素は、例えばＮＨ基またはＮＨ２基として存在していてもよい。
窒素を含む非晶質半導体膜１４７は、従来の非晶質半導体と比較して、ＣＰＭ（Ｃｏｎｓｔａｎｔ ｐｈｏｔｏｃｕｒｒｅｎｔ ｍｅｔｈｏｄ）やフォトルミネッセンス分光測定で測定されるＵｒｂａｃｈ端のエネルギーが小さく、欠陥吸収スペクトル量が少ない半導体である。即ち、窒素を含む非晶質半導体は、従来の非晶質半導体と比較して、欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体である。窒素を含む非晶質半導体は、価電子帯のバンド端における準位のテール（裾）の傾きが急峻であるため、バンドギャップが広くなり、トンネル電流が流れにくい。このため、窒素を含む非晶質半導体膜１４７を窒素を含む微結晶半導体膜１３９上に設けることで、薄膜トランジスタのオフ電流を低減することができる。また、窒素を含む非晶質半導体膜１４７を設けることで、オン電流と電界効果移動度を高めることが可能である。
窒素を含む非晶質半導体膜１４７としては、例えば窒素を含む非晶質シリコン膜を用いることができる。窒素を含む非晶質シリコン膜の低温フォトルミネッセンス分光によるスペクトルのピークが、１．３１ｅＶ以上１．３９ｅＶ以下である。なお、微結晶シリコンを低温フォトルミネッセンス分光により測定したスペクトルのピークは、０．９８ｅＶ以上１．０２ｅＶ以下であり、窒素を含む非晶質シリコンは、微結晶シリコンとは異なる特徴を有する。
また、図７（Ｂ）に示すように、窒素を含む非晶質半導体膜１４７に、粒径が１ｎｍ以上１０ｎｍ以下、好ましくは１ｎｍ以上５ｎｍ以下の半導体結晶粒１３９ａを含ませることで、更にオン電流と電界効果移動度を高めることが可能である。
ゲート絶縁膜１０５側から窒素を含む非晶質半導体膜１４７に向かって、先端が狭まる凸状（錐形状）の微結晶半導体膜１３９、または幅が広がる凸部を有する窒素を含む微結晶半導体膜１３９は、半導体膜１１５を形成した後、結晶成長を低減する条件で結晶成長させると共に、非晶質半導体膜を堆積することで、このような構造となる。
窒素を含む半導体膜１５３に含まれる窒素を含む微結晶半導体膜１３９は、錐形状または逆錐形状であるため、オン状態でソース電極及びドレイン電極の間に電圧が印加されたときの縦方向（膜厚方向）における抵抗、即ち、半導体膜１５３の抵抗を下げることが可能である。また、半導体膜１１５上に、欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い、窒素を含む非晶質半導体を有するため、トンネル電流が流れにくくなる。以上のことから、本実施の形態に示す薄膜トランジスタは、オン電流及び電界効果移動度を高めるとともに、オフ電流を低減することができる。
ここでは、窒素を含む半導体膜１５３の原料ガスに窒素を含む気体を含ませて、窒素を含む微結晶半導体膜１３９及び窒素を含む非晶質半導体膜１４７を形成したが、他の窒素を含む半導体膜１５３の形成方法として、半導体膜１１５の表面に窒素を含む気体を曝して、半導体膜１１５の表面に窒素を吸着させた後、半導体材料を含む堆積性気体及び水素を原料ガスとして半導体膜１５３を形成することで、窒素を含む微結晶半導体膜１３９及び窒素を含む非晶質半導体膜１４７を形成することができる。
「半導体材料を含む堆積性気体」には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４及びＳｉＦ４に代表されるシリコンを含む堆積性気体並びにＧｅＨ４、Ｇｅ２Ｈ６及びＧｅＦ４に代表されるゲルマニウムを含む堆積性気体などが挙げられる。また、シリコンを含む堆積性気体及びゲルマニウムを含む堆積性気体を混合して用いてもよい。
半導体膜１１５と、不純物半導体膜１２５との間に、窒素を含む非晶質半導体膜１４７または窒素を含む微結晶半導体膜１３９を形成することで、半導体膜１１５と、不純物半導体膜１２５との間の障壁を緩和することが可能であるため、薄膜トランジスタのオン電流及び電界効果移動度を上昇させることができる。
窒素を含む気体を反応室に導入することにより、微結晶半導体膜の堆積後期において、結晶成長が抑制される。この結果、窒素を含む微結晶半導体膜１３９及び窒素を含む非晶質半導体膜１４７が形成される。
本実施の形態により、半導体膜の段差部においても拡散防止膜を均一に形成できるため、低抵抗導電膜材料の半導体膜への拡散を抑制できる。このため、薄膜トランジスタのオフ電流が低く抑えることができる。
（実施の形態４）
本実施の形態では、実施の形態１に示す薄膜トランジスタの作製方法について、図３乃至図５を用いて説明する。なお、本実施の形態では、図１（Ａ）に示す薄膜トランジスタの作製方法を説明するが、適宜他の実施の形態に示す他の薄膜トランジスタに適用することができる。
図３（Ａ）に示すように、基板１０１上にゲート電極１０３を形成する。次に、ゲート電極１０３を覆うゲート絶縁膜１０５を形成し、ゲート絶縁膜１０５上に半導体膜１０７を形成し、半導体膜１０７上に不純物半導体膜１１１を形成する。
基板１０１としては、実施の形態１に示す基板１０１を適宜用いることができる。
ゲート電極１０３は、基板１０１上に、スパッタリング法または真空蒸着法を用いて、実施の形態１に示す材料により導電膜を形成し、該導電膜上にフォトリソグラフィ法またはインクジェット法等によりマスクを形成し、該マスクを用いて導電膜をエッチングして形成することができる。また、銀、金または銅等の導電性ナノペーストをインクジェット法により基板上に吐出し、焼成することで形成することもできる。なお、ゲート電極１０３と基板１０１との密着性向上を目的として、金属窒化物膜を、基板１０１とゲート電極１０３との間に設けてもよい。ここでは、基板１０１上に導電膜を形成し、フォトリソグラフィ工程によりレジストで形成されるマスクを用いて、導電膜をエッチングする。
なお、ゲート電極１０３の側面は、テーパー形状とすることが好ましい。これは、後の工程で、ゲート電極１０３上に形成される絶縁膜、シリコン膜及び配線が、ゲート電極１０３の段差箇所において切断しないためである。ゲート電極１０３の側面をテーパー形状にするためには、レジストで形成されるマスクを後退させつつエッチングを行えばよい。
また、ゲート電極１０３を形成する工程により、ゲート配線（走査線）及び容量配線も同時に形成することができる。なお、走査線とは画素を選択する配線をいい、容量配線とは画素の保持容量の一方の電極に接続された配線をいう。ただし、これに限定されず、ゲート配線及び容量配線の一方または双方と、ゲート電極１０３とは別に設けてもよい。
ゲート絶縁膜１０５は、実施の形態１で示した材料を用いることができる。
ゲート絶縁膜１０５は、ＣＶＤ法またはスパッタリング法等を用いて形成することができる。ゲート絶縁膜１０５のＣＶＤ法による形成工程におけるグロー放電プラズマの生成は、３ＭＨｚから３０ＭＨｚ、代表的には１３．５６ＭＨｚ、２７．１２ＭＨｚのＨＦ帯の高周波電力または３０ＭＨｚより大きく３００ＭＨｚ程度までのＶＨＦ帯の高周波電力、代表的には、６０ＭＨｚを印加することで行われる。また、周波数が１ＧＨｚ以上であるマイクロ波プラズマＣＶＤ装置を用いてゲート絶縁膜１０５を形成すると、ゲート電極と、ドレイン電極及びソース電極との間の耐圧を向上させることができるため、信頼性の高い薄膜トランジスタを得ることができる。なお、高周波電力がパルス状に印加されるパルス発振や、連続的に印加される連続発振とすることができる。また、ＨＦ帯の高周波電力と、ＶＨＦ帯の高周波電力を重畳させることで、大面積基板においてもプラズマのむらを低減し、均一性を高めることができると共に、堆積速度を高めることができる。
また、ゲート絶縁膜１０５として、有機シランガスを用いたＣＶＤ法により酸化シリコン膜を形成することで、後に形成する半導体膜の結晶性を高めることが可能であるため、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
半導体膜１０７は、プラズマＣＶＤ装置の反応室内において、半導体材料を含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、半導体材料を含む堆積性気体と、水素と、ヘリウム、ネオン、クリプトン等の希ガスとを混合し、グロー放電プラズマにより形成する。ここでは、シリコンを含む堆積性気体の流量に対する水素の流量を１０倍〜２０００倍、好ましくは１０倍〜２００倍にして堆積性気体を希釈する条件により、微結晶シリコン膜を形成する。なお、シリコンを含む堆積性気体の代わりにゲルマニウムを含む堆積性気体を用いると、微結晶ゲルマニウム膜を形成することができる。または、シリコンを含む堆積性気体及びゲルマニウムを含む堆積性気体を用いると、微結晶シリコンゲルマニウム膜を形成することができる。このときの堆積温度は、１５０℃〜３００℃とすることが好ましく、より好ましくは１５０℃〜２８０℃とする。なお、反応室内の圧力、上部電極及び下部電極の間隔は、プラズマが発生しうるよう設定すればよい。
半導体膜１０７の原料ガスとして、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを用いることで半導体膜１０７の成膜速度が高まる。また、成膜速度が高まることで、半導体膜１０７に混入される不純物量が低減するため、半導体膜１０７の結晶性を高めることができる。
半導体膜１０７を形成する際のグロー放電プラズマの生成は、ゲート絶縁膜１０５と同様に行うことができる。
なお、半導体膜１０７を形成する前に、ＣＶＤ装置の反応室内の気体を排気しながら、反応室内に半導体材料を含む堆積性気体を導入して、反応室内の不純物元素を除去することで、半導体膜１０７における不純物量を低減することが可能である。また、半導体膜１０７を形成する前に、フッ素、フッ化窒素、フッ化シラン等のフッ素を含む雰囲気でプラズマを発生させて、フッ素プラズマにゲート絶縁膜１０５を曝してもよい。
なお、ゲート絶縁膜１０５を窒化シリコン膜で形成すると、半導体膜１０７の堆積初期において非晶質半導体が形成されやすく、半導体膜１０７の結晶性が低くなる。このため、半導体材料を含む堆積性気体の希釈率の高い条件または堆積温度を１５０℃〜２５０℃とする低温条件で半導体膜１０７を形成することが好ましい。代表的には、半導体材料を含む堆積性気体の流量に対して、水素の流量を２００倍〜２０００倍、好ましくは２５０倍〜４００倍とする高希釈率条件が好ましい。高希釈率条件または低温条件により、初期核発生密度が高まりゲート絶縁膜１０５上に非晶質半導体が形成されにくくなり、半導体膜１０７の結晶性が向上する。また、窒化シリコン膜で形成したゲート絶縁膜１０５の表面を酸化処理することで、半導体膜１０７の密着性が向上する。酸化処理としては、酸化性ガスへの暴露、酸化性ガス雰囲気でのプラズマ処理等がある。
不純物半導体膜１１１は、プラズマＣＶＤ装置の反応室内において、半導体材料を含む堆積性気体と、水素と、ホスフィン（水素希釈またはシラン希釈）とを混合し、グロー放電プラズマにより形成する。半導体材料を含む堆積性気体を水素で希釈して、リンが添加された非晶質シリコン膜、リンが添加された微結晶シリコン膜、リンが添加された非晶質ゲルマニウム膜、リンが添加された微結晶ゲルマニウム膜またはこれらの混合物を形成する。なお、ｐ型の薄膜トランジスタを作製する場合は、不純物半導体膜１１１として、ホスフィンの代わりに、ジボランを用いて、グロー放電プラズマにより形成すればよい。
次に、フォトリソグラフィ工程によりレジストで形成されるマスクを不純物半導体膜１１１上に形成する。
次に、レジストで形成されるマスクを用いて、半導体膜１０７及び不純物半導体膜１１１をエッチングする。この工程により、半導体膜１０７及び不純物半導体膜１１１を素子毎に分離し、半導体膜１１３及び不純物半導体膜１１７を形成する。この後、レジストで形成されるマスクを除去する（図３（Ｂ）参照。）。
次に、不純物半導体膜１１７上に導電膜１１８を形成する（図３（Ｃ）参照。）。導電膜１１８は、スパッタリング法を用いて形成する。このとき、半導体膜１１３の表面凹凸の影響で、例えば領域１２０のように導電膜１１８の堆積が十分でない箇所ができた場合、後に形成する低抵抗導電膜の材料の半導体膜への拡散が起こり、トランジスタのオフ電流の増大が起こる。
導電膜１１８を構成する金属元素は、チタン、ニッケル、亜鉛、ガリウム、ジルコニウム、ニオブ、モリブデン、インジウム、スズ及びタングステンの一種以上である。
次に、導電膜１１８の表面を酸化、及びフッ化または塩化する。本実施の形態では、酸化性ガスとハロゲン系ガスとの混合ガスから生成したプラズマで表面処理することで、導電膜１１８の表面の一部または全部を酸化、及びフッ化または塩化する。
酸化、及びフッ化または塩化した導電膜１１８の表面を水を含む雰囲気に曝すことで、導電膜１１８の酸化、及びフッ化または塩化した部分が流動化し、一部のフッ素または塩素が脱離し、固化することで、未反応部分である導電膜１１９ａ及び反応箇所である導電膜１１９ｂが形成できる。導電膜１１９ｂは金属酸化物である。
上述したように、導電膜１１８の一部または全部をリフローすることで、導電膜１１８の堆積が十分でない領域１２０へ導電膜１１９ｂを埋め込むことができる（図４（Ａ）参照。）。
次に、導電膜１１９ｂ上に銅、アルミニウムもしくは銀の単体膜または銅、アルミニウムもしくは銀を主成分とする合金膜からなる導電膜１１９ｃを形成する（図４（Ｂ）参照。）。
次に、フォトリソグラフィ工程によりレジストで形成されるマスクを形成し、当該レジストで形成されるマスクを用いて導電膜１１９をエッチングして、ソース電極及びドレイン電極として機能する配線１２３を形成する。配線１２３は導電膜１２３ａ、金属酸化物膜１２３ｂ、低抵抗導電膜１２３ｃからなる。導電膜１１９のエッチングはドライエッチング法またはウェットエッチング法を用いることができる。なお、配線１２３の一方は、ソース電極またはドレイン電極のみならず信号線としても機能する。ただし、これに限定されず、信号線とソース電極及びドレイン電極とは別に設けてもよい。
次に、不純物半導体膜１１７及び半導体膜１１３の一部をエッチングして、ソース領域及びドレイン領域として機能する一対の不純物半導体膜１２５を形成する。また、表面の露出部（チャネル領域）が凹形状にエッチングされた半導体膜１２９を形成する。
ここでは、エッチングにおいてドライエッチング法を用いているため、配線１２３の端部と、不純物半導体膜１２５の端部とが揃っているが、導電膜１１９にはウェットエッチング法を用い、不純物半導体膜１１７にはドライエッチング法を用いると、配線１２３の端部と、不純物半導体膜１２５の端部とがずれ、断面において、配線１２３の端部が、不純物半導体膜１２５の端部より内側に位置する。すなわち、配線１２３の端部の間隔が、不純物半導体膜１２５の端部の間隔より大きい。
次に、表面処理を行ってもよい。表面処理の条件は、半導体膜１２９にダメージが入らず、かつ半導体膜１２９のエッチングがほとんど進まない条件を用いる。例えば、ガスとしては、代表的には塩素、四フッ化炭素または窒素等を用いて、ドライエッチング処理を行う。ドライエッチング処理方法については特に限定はなく、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式、容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式、電子サイクロトン共鳴プラズマ（ＥＣＲ：Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）方式、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）方式等を用いることができる。
次に、半導体膜１２９の表面に水プラズマ処理、酸素プラズマ処理、アンモニアプラズマ処理または窒素プラズマ処理などのプラズマ処理を行ってもよい。
水プラズマ処理は、水蒸気（Ｈ２Ｏ蒸気）に代表される、水を主成分とするガスを反応空間に導入し、プラズマを生成して、行うことができる。この後、レジストで形成されるマスクを除去する（図５（Ａ）参照。）。なお、当該レジストで形成されるマスクの除去は、不純物半導体膜１２５および半導体膜１２９の表面処理前に行ってもよい。
半導体膜１２９を形成した後に、半導体膜１２９にダメージを与えない条件で表面処理を行うことで、露出した半導体膜１２９上に存在する残渣などの不純物を除去することができる。また、プラズマ処理を行うことで、ソース領域とドレイン領域との間の絶縁を確実なものにすることができ、完成する薄膜トランジスタのオフ電流を低減し、電気的特性のばらつきを低減することができる。
以上の工程によりシングルゲート型の薄膜トランジスタを作製することができる。
次に、絶縁膜１３１を形成する。絶縁膜１３１は、ゲート絶縁膜１０５と同様に形成することができる（図５（Ｂ）参照。）。
以上の工程により図１（Ａ）に示すような、オン電流及び電界効果移動度が高く、かつオフ電流の低い薄膜トランジスタを歩留まり高く作製することができる。
（実施の形態５）
本実施の形態では、実施の形態４に示す薄膜トランジスタの異なる作製方法について図３乃至図５を用いて説明する。
本実施の形態は、酸化性ガスとしてプラズマを生成するチャンバー内の残留酸素を用いる。
まず、プラズマを生成するチャンバー内の酸素クリーニングを行う。酸素クリーニングの条件は、例えば、酸素ガス流量１００ｓｃｃｍ以上５００ｓｃｃｍ以下、ＩＣＰ電力１０００Ｗ以上６０００Ｗ以下、ＲＦバイアス電力を０Ｗ以上３００Ｗ以下、圧力０．４Ｐａ以上５Ｐａ以下、処理時間を１０秒以上６００秒以下とし、処理の繰り返しを１回以上２５回以下で行うことができる。
次に、実施の形態４と同様に半導体膜１１３、不純物半導体膜１１７及び、導電膜１１８を形成する（図３（Ｃ）参照。）。導電膜１１８は拡散防止膜として機能する。
次に、導電膜１１８の表面を酸化、及びフッ化または塩化する。本実施の形態では、ハロゲン系ガスと、プラズマを生成するチャンバー内に残留している酸素の混合ガスから生成するプラズマで表面処理することで、導電膜１１８の一部または全部を酸化、及びフッ化または塩化し、酸化物を形成することができる。
導電膜１１８の表面を水を含む雰囲気に曝すことで、導電膜１１８の酸化物が流動化し、一部のフッ素または塩素が脱離し、固化する。流動化した導電膜１１８は、前述のプラズマ処理における未反応部分である導電膜１１９ａ及び導電膜１１９ｂとなる。導電膜１１９ｂは導電膜１１８の酸化物が流動化し、固化することで形成される金属酸化物である。
導電膜１１８の一部または全部をリフローすることで、導電膜１１８の堆積が十分でない箇所である領域１２０へ導電膜１１９ｂを埋め込むことができる（図４（Ａ）参照。）。
本実施の形態は、プラズマを生成するチャンバー内を予め酸素クリーニングしておくことで、プラズマを生成するチャンバー内に残留している酸素が供給される。そのため、特別に酸化性ガスを導入せずとも導電膜１１８の酸化が可能となる。
次に、実施の形態４と同様に配線１２３、不純物半導体膜１２５及び半導体膜１２９を形成する（図５（Ａ）参照。）。
なお、半導体膜１２９及び配線１２３上に絶縁膜１３１が形成されてもよい（図５（Ｂ）参照。）。
以上の工程により図１（Ａ）に示すような、オン電流及び電界効果移動度が高く、かつオフ電流の低い薄膜トランジスタを歩留まり高く作製することができる。
（実施の形態６）
本実施の形態では、実施の形態３に示す薄膜トランジスタの作製方法について、図６及び図８を用いて説明する。
実施の形態４と同様に、図６（Ａ）に示すように、基板１０１上にゲート電極１０３を形成する。次に、ゲート電極１０３を覆うゲート絶縁膜１０５を形成し、ゲート絶縁膜１０５上に半導体膜１０７を形成する。次に、半導体膜１０７上に窒素を含む半導体膜１５１を形成する。次に、窒素を含む半導体膜１５１上に不純物半導体膜１１１を形成する。半導体膜１０７及び不純物半導体膜１１１は、実施の形態４と同様に形成することができる。
窒素を含む半導体膜１５１は、窒素を含む微結晶半導体膜１３８及び窒素を含む非晶質半導体膜１４０を含む。半導体膜１０７を種結晶として、部分的に結晶成長させる条件（部分的に結晶成長が抑制される条件）で、窒素を含む微結晶半導体膜１３８及び窒素を含む非晶質半導体膜１４０を形成することができる。
窒素を含む半導体膜１５１は、プラズマＣＶＤ装置の反応室内において、半導体材料を含む堆積性気体、水素及び窒素を含む気体とを混合し、グロー放電プラズマにより形成する。窒素を含む気体としては、アンモニア、窒素、フッ化窒素、塩化窒素、クロロアミン及びフルオロアミン等がある。グロー放電プラズマの生成は、半導体膜１０７と同様にすることができる。
このとき、半導体材料を含む堆積性気体と、水素との流量比は、半導体膜１０７と同様の流量比を用い、さらに原料ガスに窒素を含む気体を用いる条件とすることで、半導体膜１０７の堆積条件よりも、結晶成長を抑制することができる。具体的には、窒素を含む半導体膜１５１の堆積初期においては、原料ガスに窒素を含む気体が含まれるため、部分的に結晶成長が抑制され、錐形状の窒素を含む微結晶半導体が成長すると共に、窒素を含む非晶質半導体が形成される。さらに、堆積中期または後期では、錐形状の窒素を含む微結晶半導体の結晶成長が停止し、窒素を含む非晶質半導体のみが堆積される。この結果、窒素を含む半導体膜１５１において、窒素を含む微結晶半導体膜１３８、及び欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体膜で形成される窒素を含む非晶質半導体膜１４０を形成することができる。
ここでは、窒素を含む半導体膜１５１を形成する条件の代表例は、半導体材料を含む堆積性気体の流量に対する水素の流量が１０倍〜２０００倍、好ましくは１０倍〜２００倍である。なお、通常の非晶質半導体膜を形成する条件の代表例は、半導体材料を含む堆積性気体の流量に対する水素の流量は０倍〜５倍である。
また、窒素を含む半導体膜１５１の原料ガスに、ヘリウム、ネオン、アルゴン、キセノンまたはクリプトン等の希ガスを導入することで、堆積速度を高めることができる。
窒素を含む半導体膜１５１の厚さは、厚さ５０ｎｍ〜３５０ｎｍとすることが好ましく、さらに好ましくは１２０ｎｍ〜２５０ｎｍとする。
次に、実施の形態４と同様に、フォトリソグラフィ工程によりレジストで形成されるマスクを不純物半導体膜１１１上に形成する。
次に、レジストで形成されるマスクを用いて、半導体膜１０７、窒素を含む半導体膜１５１及び不純物半導体膜１１１をエッチングする。この工程により、半導体膜１０７、窒素を含む半導体膜１５１及び不純物半導体膜１１１を素子毎に分離し、半導体膜１１５、窒素を含む半導体膜１５３及び不純物半導体膜１１７を形成する。なお、窒素を含む半導体膜１５３は、窒素を含む微結晶半導体膜１３９及び窒素を含む非晶質半導体膜１４１で構成される。この後、レジストで形成されるマスクを除去する（図６（Ｂ）参照。）。
次に、実施の形態４と同様に、不純物半導体膜１１７上に導電膜１１９を形成する。導電膜１１９は、導電膜１１９ａ、導電性を有する金属酸化物である導電膜１１９ｂ及び低抵抗配線材料である導電膜１１９ｃからなる。導電膜１１９ａ及び導電膜１１９ｂは、導電膜の表面の一部または全部を、酸化性ガスとハロゲン系ガスとの混合ガスから生成したプラズマで処理することで酸化、及びフッ化または塩化し、酸化、及びフッ化または塩化した導電膜を水を含む雰囲気に曝すことで、酸化、及びフッ化または塩化した部分が流動化し、膜中から一部のフッ素または塩素が脱離し、固化することで形成できる（図６（Ｃ）参照。）。
導電膜の一部または全部をリフローすることで、導電膜の堆積が十分でない箇所の領域１２０へ導電膜１１９ｂを埋め込むことができる。
次に、導電膜１１９ｂ上に低抵抗配線材料である導電膜１１９ｃを形成する（図６（Ｃ）参照。）。
次に、実施の形態４と同様に、フォトリソグラフィ工程によりレジストで形成されるマスクを形成し、当該レジストで形成されるマスクを用いて導電膜１１９をエッチングして、ソース電極及びドレイン電極として機能する配線１２３を形成する。配線１２３は導電膜１２３ａ、金属酸化物膜１２３ｂ、低抵抗導電膜１２３ｃからなる。次に、不純物半導体膜１１７の一部をエッチングして、ソース領域及びドレイン領域として機能する一対の不純物半導体膜１２５を形成する。また、露出部が凹形状にエッチングされた窒素を含む非晶質半導体膜１４７を形成する（図８（Ａ）参照。）。
なお、不純物半導体膜１１７及び窒素を含む非晶質半導体膜１４７に加え、半導体膜１１５の一部をエッチングしてもよい。この場合、露出部が凹形状にエッチングされた微結晶半導体膜が形成される。
次に、実施の形態４と同様に、ドライエッチング法による表面処理及びプラズマ処理を行ってもよい。
以上の工程によりシングルゲート型の薄膜トランジスタを作製することができる。
次に、絶縁膜１３１を形成する（図８（Ｂ）参照。）。絶縁膜１３１は、ゲート絶縁膜１０５と同様に形成することができる。
以上の工程により図２に示すような、オン電流及び電界効果移動度が高く、かつオフ電流の低い薄膜トランジスタを歩留まり高く作製することができる。
（実施の形態７）
薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置（表示装置ともいう。）を作製することができる。また、薄膜トランジスタを用いた駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう。）、発光素子（発光表示素子ともいう。）を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を形成した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。
なお、本明細書中における表示装置は、光源（照明装置を含む。）を含む。また、コネクタ、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュールまたは表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
（実施の形態８）
本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、デジタルサイネージ、ＰＩＤ（Ｐｕｂｌｉｃ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ）、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図９に示す。
図９は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５及び光電変換装置２７０６が組み込まれ、筐体２７０３には表示部２７０７及び光電変換装置２７０８が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図９では表示部２７０５）に文章を表示し、左側の表示部（図９では表示部２７０７）に画像を表示することができる。
また、図９では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
（実施の形態９）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む。）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビまたはテレビジョン受信機ともいう。）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
図１０（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図１０（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図１１は携帯型のコンピュータの一例を示す斜視図である。
図１１の携帯型のコンピュータは、上部筐体９３０１と下部筐体９３０２とを接続することによって、ヒンジユニットを閉状態として表示部９３０３を有する上部筐体９３０１と、キーボード９３０４を有する下部筐体９３０２とを重ねた状態とすることができ、持ち運ぶことが便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態として、表示部９３０３を見て入力操作を行うことができる。
また、下部筐体９３０２はキーボード９３０４の他に入力操作を行うポインティングデバイス９３０６を有する。また、表示部９３０３をタッチ入力パネルとすれば、表示部９３０３の一部に触れることで入力操作を行うこともできる。また、下部筐体９３０２はＣＰＵやハードディスク等の演算機能部を有している。また、下部筐体９３０２は他の機器、例えばＵＳＢの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート９３０５を有している。
上部筐体９３０１には更に上部筐体９３０１内部にスライドさせて収納可能な表示部９３０７を有しており、広い表示画面を実現することができる。また、収納可能な表示部９３０７の画面の向きを使用者は調節できる。また、収納可能な表示部９３０７をタッチ入力パネルとすれば、収納可能な表示部９３０７の一部に触れることで入力操作を行うこともできる。
表示部９３０３または収納可能な表示部９３０７は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パネルなどの映像表示装置を用いる。
また、図１１の携帯型のコンピュータは、受信機などを備えた構成として、テレビ放送を受信して映像を表示部に表示することができる。また、上部筐体９３０１と下部筐体９３０２とを接続するヒンジユニットを閉状態としたまま、表示部９３０７をスライドさせて画面全面を上部筐体９３０１から引き出し、画面角度を調節して使用者がテレビ放送を見ることもできる。この場合には、ヒンジユニットを閉状態として表示部９３０３を表示させず、さらにテレビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力とすることができ、バッテリー容量の限られている携帯型のコンピュータにおいて有用である。
本実施例では、本発明の一形態である半導体装置の断面形状について説明する。
本実施例における半導体装置の、ＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）による断面形状を評価した。ＳＴＥＭの評価には株式会社日立ハイテクノロジーズ製ＨＤ−２３００形 超薄膜評価装置を用いた。
試料は２条件用意した。詳細を以下に説明する。
基板はガラス基板を用いた。
ガラス基板上に導電膜をスパッタリング法を用いて形成した。導電膜は、一層目を厚さが５０ｎｍのチタン膜、二層目を厚さが１００ｎｍのアルミニウム膜、三層目を厚さが５０ｎｍのチタン膜で構成した。
次に、導電膜をフォトリソグラフィ法により形成したレジストマスクを用いて所望の形状にエッチングし、ゲート電極を形成した。
次に、ゲート絶縁膜、微結晶半導体膜、非晶質半導体膜及び不純物半導体膜をＣＶＤ法を用いて連続形成した。ゲート絶縁膜は、窒化酸化シリコン膜を２４０ｎｍの厚さで形成した。微結晶半導体膜は、微結晶シリコン膜を３０ｎｍの厚さで形成した。非晶質半導体膜は、窒素を含む非晶質シリコン膜を１７５ｎｍの厚さで形成した。不純物半導体膜は、リンを含む非晶質シリコン膜を５０ｎｍの厚さで形成した。
次に、不純物半導体膜、非晶質半導体膜及び微結晶半導体膜を、フォトリソグラフィ法により形成したレジストマスクを用いて島状にエッチングした。
次に、配線となる導電膜を形成した。ここでは、三層構造の導電膜を形成した。
配線の一層目の導電膜として、チタン膜をスパッタリング法を用いて形成した。チタン膜は厚さが５０ｎｍとした。
次に、チタン膜の表面をプラズマ処理した。プラズマ処理は、ＩＣＰエッチング法を用いて行い、四フッ化炭素ガス流量１００ｓｃｃｍ、ＩＣＰ電力１０００Ｗ、ＲＦバイアス電力５０Ｗ、圧力０．６７Ｐａ、処理時間６０秒とした。
なお、上記プラズマ処理に用いる酸化性ガスとして、プラズマを生成するチャンバー内の残留酸素を利用した。
チャンバー内に酸素を残留させるため、上記プラズマ処理を行う前に酸素クリーニングを行った。酸素クリーニングとして、ダミー基板を導入し、酸素ガス流量２００ｓｃｃｍ、ＩＣＰ電力４０００Ｗ、ＲＦバイアス電力５０Ｗ、圧力０．６７Ｐａ、処理時間１２０秒の処理を１０回行った。
次に、表面にプラズマ処理を行ったチタン膜を、水を含む雰囲気に暴露して、酸化チタン膜を形成した。水を含む雰囲気は、ドライエッチング装置を用いて作った。本実施例では水を含む雰囲気で、ＩＣＰエッチング法を行った。具体的には、水ガス流量３００ｓｃｃｍ、ＩＣＰ電力１８００Ｗ、ＲＦバイアス電力０Ｗ、圧力６６．５Ｐａ、処理時間１８０秒とした。
次に、配線の二層目となる導電膜として、厚さが２００ｎｍのアルミニウム膜をスパッタリング法を用いて形成した。
次に、配線の三層目となる導電膜として、厚さが５０ｎｍのチタン膜をスパッタリング法を用いて形成した。
次に、配線及び不純物半導体膜を離間させるために、フォトリソグラフィ法により形成したレジストマスクを用いて配線、不純物半導体膜及び非晶質半導体膜の一部をエッチングした。
本実施例で作製した試料の条件を、表１に示す。
本実施例で作製した半導体装置の断面形状を図１２を用いて説明する。
試料１、試料２の断面を１００，０００倍に拡大したＳＴＥＭ像を、それぞれ図１２（Ａ）、図１２（Ｂ）に示す。
ここで、ゲート電極１００２はアルミニウム膜、ゲート電極１００４はチタン膜、ゲート絶縁膜１００６は窒化酸化シリコン膜、微結晶半導体膜１００８は微結晶シリコン膜、非晶質半導体膜１０１０は非晶質シリコン膜、配線の一部である一層目の導電膜１０１２はチタン膜、配線の一部である二層目の導電膜１０１４はアルミニウム膜、配線の一部である三層目の導電膜１０１６はチタン膜、金属酸化物膜１０１８は酸化チタン膜である。
試料１は、一層目の導電膜１０１２の形成後にプラズマ処理を行っていないため、一層目の導電膜１０１２及び二層目の導電膜１０１４の界面に金属酸化物膜１０１８が存在しない。
試料２は、一層目の導電膜１０１２上に金属酸化物膜１０１８が存在する。領域１０２０で示した一層目の導電膜１０１２の薄い箇所へ、金属酸化物膜１０１８が堆積していることがわかる。
上述の通り、段差部にも均一な拡散防止膜を形成することができる。
１０１ 基板
１０３ ゲート電極
１０５ ゲート絶縁膜
１０７ 半導体膜
１０９ 半導体膜
１１１ 不純物半導体膜
１１３ 半導体膜
１１５ 半導体膜
１１７ 不純物半導体膜
１１８ 導電膜
１１９ 導電膜
１１９ａ 導電膜
１１９ｂ 導電膜
１１９ｃ 導電膜
１２０ 領域
１２３ 配線
１２３ａ 導電膜
１２３ｂ 金属酸化物膜
１２３ｃ 低抵抗導電膜
１２５ 不純物半導体膜
１２７ 非晶質半導体膜
１２９ 半導体膜
１３１ 絶縁膜
１３８ 微結晶半導体膜
１３９ 微結晶半導体膜
１３９ａ 半導体結晶粒
１４０ 非晶質半導体膜
１４１ 非晶質半導体膜
１４７ 非晶質半導体膜
１５１ 半導体膜
１５３ 半導体膜
１００２ ゲート電極
１００４ ゲート電極
１００６ ゲート絶縁膜
１００８ 微結晶半導体膜
１０１０ 非晶質半導体膜
１０１２ 一層目の導電膜
１０１４ 二層目の導電膜
１０１６ 三層目の導電膜
１０１８ 金属酸化物膜
１０２０ 領域
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０６ 光電変換装置
２７０７ 表示部
２７０８ 光電変換装置
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
９３０１ 上部筐体
９３０２ 下部筐体
９３０３ 表示部
９３０４ キーボード
９３０５ 外部接続ポート
９３０６ ポインティングデバイス
９３０７ 表示部
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部

Claims (3)

  1. 半導体層と、
    前記半導体層と電気的に接続された配線と、を有し、
    前記配線は、
    第１の層と、
    前記第１の層上の第２の層と、
    前記第２の層上の第３の層と、を有し、
    前記第１の層は、膜厚が薄い第１の領域を有し、
    前記第２の層は、前記第１の領域と重なる第２の領域を有し、前記第２の領域において膜厚が厚くなり、
    前記第１の層は、チタン、ニッケル、亜鉛、ガリウム、ジルコニウム、ニオブ、モリブデン、インジウム、スズ又はタングステンを有し、
    前記第２の層は、前記第１の層が有する金属を含む酸化物を有し、
    前記第３の層は、銅、アルミニウム、又は銀を有することを特徴とする半導体装置。
  2. 半導体層と、
    前記半導体層と電気的に接続された、ソース電極と、
    前記半導体層と電気的に接続された、ドレイン電極と、を有し、
    前記ソース電極及び前記ドレイン電極はそれぞれ、
    第１の層と、
    前記第１の層上の第２の層と、
    前記第２の層上の第３の層と、を有し、
    前記第１の層は、膜厚が薄い第１の領域を有し、
    前記第２の層は、前記第１の領域と重なる第２の領域を有し、前記第２の領域において膜厚が厚くなり、
    前記第１の層は、チタン、ニッケル、亜鉛、ガリウム、ジルコニウム、ニオブ、モリブデン、インジウム、スズ又はタングステンを有し、
    前記第２の層は、前記第１の層が有する金属を含む酸化物を有し、
    前記第３の層は、銅、アルミニウム、又は銀を有することを特徴とする半導体装置。
  3. 請求項１又は請求項２において、
    前記第２の層は、フッ素を１×１０１９ａｔｏｍｓ／ｃｍ３以上含むことを特徴とする半導体装置。
JP2011141406A 2010-07-02 2011-06-27 半導体装置 Expired - Fee Related JP5897828B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011141406A JP5897828B2 (ja) 2010-07-02 2011-06-27 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010151890 2010-07-02
JP2010151890 2010-07-02
JP2011141406A JP5897828B2 (ja) 2010-07-02 2011-06-27 半導体装置

Publications (3)

Publication Number Publication Date
JP2012033900A JP2012033900A (ja) 2012-02-16
JP2012033900A5 JP2012033900A5 (ja) 2014-05-22
JP5897828B2 true JP5897828B2 (ja) 2016-03-30

Family

ID=45399097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011141406A Expired - Fee Related JP5897828B2 (ja) 2010-07-02 2011-06-27 半導体装置

Country Status (3)

Country Link
US (2) US8486773B2 (ja)
JP (1) JP5897828B2 (ja)
KR (1) KR20120003374A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7348227B1 (en) * 1995-03-23 2008-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101830193B1 (ko) 2010-07-02 2018-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102290247B1 (ko) * 2013-03-14 2021-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
US9455349B2 (en) 2013-10-22 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor with reduced impurity diffusion
KR102169013B1 (ko) * 2013-12-17 2020-10-23 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
CN103715264A (zh) 2013-12-23 2014-04-09 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板及显示装置
KR102230619B1 (ko) * 2014-07-25 2021-03-24 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
WO2017002986A1 (ko) * 2015-06-30 2017-01-05 실리콘 디스플레이 (주) 산화물 반도체 박막 트랜지스터 및 그 제조 방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03268425A (ja) * 1990-03-19 1991-11-29 Fujitsu Ltd 半導体装置の製造方法
EP0535979A3 (en) 1991-10-02 1993-07-21 Sharp Kabushiki Kaisha A thin film transistor and a method for producing the same
JPH05129608A (ja) 1991-10-31 1993-05-25 Sharp Corp 半導体装置
JPH06291318A (ja) * 1993-02-02 1994-10-18 Fujitsu Ltd 薄膜トランジスタマトリクス装置及びその製造方法
JPH07130851A (ja) 1993-10-29 1995-05-19 Sony Corp 配線形成方法
JPH07131030A (ja) 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
US6090701A (en) 1994-06-21 2000-07-18 Kabushiki Kaisha Toshiba Method for production of semiconductor device
JP3337876B2 (ja) 1994-06-21 2002-10-28 株式会社東芝 半導体装置の製造方法
JPH0990406A (ja) * 1995-09-27 1997-04-04 Toshiba Corp 液晶表示装置
US6846739B1 (en) * 1998-02-27 2005-01-25 Micron Technology, Inc. MOCVD process using ozone as a reactant to deposit a metal oxide barrier layer
JP4169896B2 (ja) 1999-06-23 2008-10-22 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタとその製造方法
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP3594888B2 (ja) 2000-08-07 2004-12-02 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4969001B2 (ja) 2001-09-20 2012-07-04 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US7384862B2 (en) 2003-06-30 2008-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor device and display device
TWI368774B (en) 2003-07-14 2012-07-21 Semiconductor Energy Lab Light-emitting device
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
KR101188356B1 (ko) 2003-12-02 2012-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 조사장치, 레이저 조사방법 및 반도체장치의제조방법
JP5159021B2 (ja) 2003-12-02 2013-03-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4798688B2 (ja) * 2004-08-26 2011-10-19 エルピーダメモリ株式会社 半導体装置の製造方法
JP5357493B2 (ja) 2007-10-23 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101338115B1 (ko) * 2008-04-28 2013-12-06 엘지디스플레이 주식회사 저저항 배선구조 및 이를 이용한 액정표시장치의 제조방법
KR101830193B1 (ko) 2010-07-02 2018-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법

Also Published As

Publication number Publication date
JP2012033900A (ja) 2012-02-16
US20120001332A1 (en) 2012-01-05
US9153537B2 (en) 2015-10-06
KR20120003374A (ko) 2012-01-10
US8486773B2 (en) 2013-07-16
US20130299991A1 (en) 2013-11-14

Similar Documents

Publication Publication Date Title
JP5897828B2 (ja) 半導体装置
JP5700637B2 (ja) トランジスタ
JP5808589B2 (ja) 微結晶半導体膜の作製方法、及び半導体装置の作製方法
JP5700638B2 (ja) トランジスタ
JP5700785B2 (ja) トランジスタ
JP5775322B2 (ja) 半導体装置及びその作製方法
US8916425B2 (en) Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
JP5774410B2 (ja) 微結晶半導体膜の作製方法、及び半導体装置の作製方法
JP5823821B2 (ja) 微結晶半導体膜の作製方法、及び半導体装置の作製方法
JP2011258938A (ja) 微結晶半導体膜の作製方法、及び半導体装置の作製方法
JP5931573B2 (ja) 半導体装置の作製方法
JP5963414B2 (ja) トランジスタの作製方法
JP5752446B2 (ja) 半導体装置
JP5752447B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160223

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160303

R150 Certificate of patent or registration of utility model

Ref document number: 5897828

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees