JP2011054937A - 基板上に単結晶層を作製する方法 - Google Patents

基板上に単結晶層を作製する方法 Download PDF

Info

Publication number
JP2011054937A
JP2011054937A JP2010154953A JP2010154953A JP2011054937A JP 2011054937 A JP2011054937 A JP 2011054937A JP 2010154953 A JP2010154953 A JP 2010154953A JP 2010154953 A JP2010154953 A JP 2010154953A JP 2011054937 A JP2011054937 A JP 2011054937A
Authority
JP
Japan
Prior art keywords
single crystal
substrate
torr
crystal material
process chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010154953A
Other languages
English (en)
Other versions
JP5538104B2 (ja
Inventor
Ruben Lieten
ルーベン・リーテン
Stefan Degroote
ステファン・デフローテ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2011054937A publication Critical patent/JP2011054937A/ja
Application granted granted Critical
Publication of JP5538104B2 publication Critical patent/JP5538104B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/08Germanium
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】基板上に単結晶材料の層を成長させる方法を提供する。
【解決手段】第1単結晶材料から形成された露出領域を有する基板を、プロセスチャンバ中に配置する工程と、拡散制限ガスの存在下で、基板に向かって、第2材料の中性種のビームを供給し、プロセスチャンバ中の圧力を1×10−6torrから1×10−4torrの間にし、第2材料の中性種を露出領域上に吸着され、これにより第1単結晶材料の上にこれと接触して第2材料の単結晶層を成長させる工程とを含み、拡散制限ガスは、非反応性ガスからなる。
【選択図】図1

Description

本発明は、基板上に単結晶層を作製する方法に関する。特別な応用は、CMOSデバイスの作製に使用するための、単結晶Si上へのGeの堆積である。
シリコン上の成長したゲルマニウムは、従来のSi相補型金属−酸化物−半導体(CMOS)回路を拡げるのに有用である。光相互接続のために、速いゲルマニウム光検出器と変調器とをSiCMOS上に集積するために使用できる。更に、ゲルマニウムはGaAsとの間でほんの小さな格子不整合を示し、それゆえにIII−VデバイスをSi上に集積するための仮想の基板として使用できる。
従来のSiエレクトロニクスに加えて、シリコン上に成長させたゲルマニウムは、高性能の応用のために、GeエレクトロニクスによるSiCMOSの置き換えを可能にする。より高いキャリア移動度のために、ゲルマニウムトランジスタは速くなる。市場のニーズを満たすのに不十分な材料しか無いため、CMOSのためにバルクゲルマニウム基板を使用することは可能ではない。しかしながら、適当な基板上に堆積させたゲルマニウムの薄層のみを用いることで、この問題が解決できる。Si基板上のGeの結晶成長を用いる重要な利点は拡張性であり、即ち、より大きな直径のゲルマニウム層が、単により大きなSi基板を用いるだけで得ることができる。
結晶成長は、他の結晶材料の上に、結晶層を形成するのに最も用いられる。しかしながら、シリコン上へのゲルマニウムのヘテロエピタキシャル成長は、2つの格子間に4%の大きな不整合があるため、むしろ困難である
この格子寸法の違いはアイランド成長となり、Ge層中で、高い表面粗さやの高密度の貫通転位(TD)を引き起こす。追加のアニール工程または化学機械研磨(CMP)工程が、表面粗さを減らすためにしばしば必要となる。シリコン上に直接、高品質で平坦な結晶ゲルマニウムを得ることは、それ故に困難である。
特許出願JP7045520Aは、ゲルマニウムの分子線と原子状態の水素を、真空中で個々にシリコン結晶基板に照射することにより、アイランド構造の形成無しにゲルマニウムエピタキシャル層を成長させる方法を開示する。成長条件は、界面活性剤として働き、基板およびエピタキシャル層のゲルマニウム原子とボンドを形成する原子状Hを供給することで変化する。しかしながら、Hプラズマを用いた場合、Hは堆積中に層に取り込まれる。更に、このアプローチの使用は、不純物(N、O、HO)が層の中に取り込まれるのを防止するために、不純物の量が非常に少ない、プラズマ源と純粋なH供給を必要とする。
特許出願WO2004031457A1は、窒素または希ガスをキャリアガスとして用いた、化学気相堆積(CVD)によりシリコン基板上にIV族元素に基づくエピタキシャル層を堆積させる方法について述べる。CVDは、プロセスチャンバ中で、10〜50mtorrの間の圧力で、異なる種に熱分解される気体分子(前駆体)を使用する。種の1つだけが、取り込まれることが望まれる(例えばGe)。しかしながら、Hのような他の種も部分的に取り込まれる。更に、前駆体(例えばGeH)はしばしば有毒ガスであり、安全措置を必要とする。
単結晶ゲルマニウム層を単結晶シリコン上に形成するための固相成長法が、WO2009013242に記載されている。この方法は、シリコン上にゲルマニウムの固相エピタキシについて開示し、これは、−196℃と500℃の間の温度で、化学気相堆積(CVD)、プラズマエンハンス化学気相堆積(PECVD)、または分子線エピタキシ(MBE)によりアモルファスゲルマニウムの堆積を行い、続いて約600℃で熱アニールを行う方法であって、アモルファスゲルマニウム堆積は、水素源および/または非反応性ガス源の存在下で行われる。水素源はHガスまたは水素プラズマであり、非反応性ガスはNまたは希ガスまたはそれらの混合物である。熱アニールは、アモルファスゲルマニウムを単結晶材料に変え、および/またはアモルファスゲルマニウム中に取り込まれた種(例えばH種)を除去する。この方法で得られた単結晶Ge層は、完全に欠陥が無いわけでは無い。WO2009013242により準備したGe層のXRD(X線回折)による構造調査は、ゲルマニウムツインが存在することを示す。更に、この方法は、アニール工程を必要とするために複雑である。
同じ問題が、"Epitaxial Growth of Nitrides on Germanium", ir. Ruben Lieten, PhD thesis (Chapter 6, pag 93-123), published in 2008 by VUBPRESS, ISBN 978 90 5487 485 0 で取り扱われている。この研究は、水素(H)フラックスの存在下で、300℃と500℃の間の温度の熱蒸発によりシリコン基板上に堆積されたGeが、基板のアニール前に単結晶Ge層となることを示した。しかしながら、それらの状況下で、水素の重要なレベルは、結晶Ge層に取り込まれることが見出された。
本発明は、添付の請求項に記載された方法に関する。好適な具体例は、独立請求項と、1又はそれ以上の従属請求項との組み合わせにより記載される。
本発明はこのように、基板上に単結晶材料の層を成長させる方法に関し、この方法は、
第1単結晶材料から形成された露出領域を有する基板を、プロセスチャンバ中に配置する工程と、
第2材料の中性種のビームを、拡散制限ガスの存在下で、基板に向けて供給し、プロセスチャンバ中の圧力を1×10−6torrから1×10−4torrの間とし、第2材料の中性種が露出領域に吸着され、これにより第1単結晶材料の上にこれと接触して第2材料の単結晶層を成長させる工程とを含み、
拡散制限ガスは非反応性ガスである。
ある具体例では、この方法は、
第1単結晶材料から形成された露出領域を有する基板を、プロセスチャンバ中に配置する工程と、
チャンバ中に、非反応性の拡散制限ガスを導入し、プロセスチャンバを1×10−6torrから1×10−4torrの間とする工程と、
第2材料の中性種のビームを基板に向かって供給し、第2材料の中性種が露出領域に吸着される工程とを含む。
他の具体例では、この方法は、
第1単結晶材料から形成された露出領域を有する基板を、プロセスチャンバ中に配置する工程と、
第2材料の中性種のビームを基板に向かって供給し、第2材料の中性種が露出領域に吸着される工程と、
中性種のビームと同時に、非反応性の拡散制限ガスのフラックスをチャンバ中に供給し、プロセスチャンバ中の圧力を、1×10−6torrから1×10−4torrの間とする工程とを含む。
基板をチャンバ中に配置する前に、および拡散制限ガスと中性種を導入する工程の前に、プロセスチャンバ中で、10−9torrより低いバックグラウンド圧力が形成されても良い。
拡散制限ガスのフラックスは、0.1sccmと20sccmとの間でも良い。
拡散制限ガスは、希ガス、分子状のN、又はそれらの混合物でも良い。
第2材料の中性種のビームは、プロセスチャンバ中のソースの蒸発により形成されても良い。
この方法は、第2単結晶材料層の成長に先立って、第1単結晶材料層の成長による基板の洗浄工程を含んでも良い。
ある具体例では、第1単結晶材料と第2単結晶材料とは同じ材料から形成される。
第1単結晶材料は、IV族の半導体材料でも良い。代わりに、第1単結晶材料は、III−V族化合物半導体材料でも良い。
第2単結晶材料は、IV族の半導体材料でも良い。特定の具体例では、第2単結晶材料はゲルマニウムであり、成長は300℃と550℃の間の温度で行われる。代わりに、第2単結晶材料は、III−V族化合物半導体材料でも良く、または第2単結晶材料は、金属でも良い。特に、アルミニウムでも良い。
本発明は、また、基板上に単結晶ゲルマニウム層を成長させる方法に関し、この方法は、
単結晶シリコンから形成された露出領域を上部に有する基板を、プロセスチャンバ中に配置する工程と、その後に、
300℃と550℃の間の温度で、単結晶シリコンの上に、これに接触するように単結晶ゲルマニウム層を成長させる工程であって、Ge原子のビームを基板に向かって供給し、Ge原子を露出領域の上に吸着させる工程を含む工定とを含み、
Ge原子のビームを供給する工程は、拡散制限ガスの存在下で行われ、プロセスチャンバ中の圧力は1×10−6torrから1×10−4torrの間である。
本発明は、また、CMOSデバイスを製造するための、この発明の方法の使用に関する。
中性種のビームを形成するためにソース材料を蒸発させ、同時に拡散制限ガスのフラックスを供給することにより、真空中で単結晶材料のエピタキシャル成長を行うための、本発明にかかる実験的なセットアップを模式的に示す。
発明の詳細な説明
本発明は、基板上に単結晶材料層を成長させる方法を開示し、この方法は、
第1単結晶材料から形成された露出領域を有する基板を、拡散制限ガスが存在するプロセスチャンバ中に配置し、プロセスチャンバ中の圧力を1×10−6torrから1×10−4torrの間とする工程と、
第2材料の中性種のビームを基板に向けて供給し、第2材料の中性種を露出領域上に吸着され、これにより第1単結晶材料の上にこれと接触して第2材料の単結晶層を成長させる工程とを含む。
拡散制限ガスは、水素プラズマやHフラックスのような水素源から形成される水素ではない。本発明では、拡散制限ガスは、非反応性ガスである。非反応性ガスは、露出した第1単結晶材料、および/または第2材料の吸着した中性種(原子/分子)とボンドを形成しない。好適には、非反応性ガスは分子状窒素(N)または希ガス(例えば、He、Ar)またはNおよび希ガスの混合物である。
本発明は、拡散制限ガスとして非反応性ガスを用いても、堆積した単結晶層の中への非反応性ガスの実質的な取り込みには結びつかないことを示す。特に、請求項1にかかる、Si基板上へのGe層の堆積中に、Nおよび/または希ガスを使用することは、堆積された単結晶Ge層中にNまたは希ガスの成分を実質的に取り込むことにはならない。本発明では、このように、アニール工程無しに、単結晶基板上に、高品質な単結晶層を得ることができる。
アニールが無いことで、成長プロセスが単純化する。この方法は、非常に良好な結晶品質を有し、平坦な単結晶層の成長に適している。一般に、非反応性ガスを供給する手段を備えた、分子線エピタキシ(MBE)リアクタまたは類似の超高真空(UHV)プロセスチャンバは、単結晶層の成長に適した装置である。非反応性ガスを供給する手段は、マスフローコントローラを備えたガス導入口でも良い。
この出願を通して、超高真空(UHV)状態は、約10−7Paまたは100nPa(10−9mbar、〜10−9torr)より低い圧力により特徴付けられる真空状態を言う。高真空状態は、10−6torrと10−4torrとの間の圧力により特徴付けられる真空状態を言う。
高真空状態は、非反応性ガスが存在する動作(成長/堆積)圧力に対応する。超高真空状態は、非反応性ガスをチャンバ中に導入する前、および最初に基板をチャンバ中に導入する前の、最初の(不純物の)バックグラウンド圧力に対応する。本発明の方法は、プロセスチャンバに、チャンバ中の圧力を変えることなく基板を挿入できる装置中で行われる。これは、この技術分野で知られているように、基板に移動チャンバを提供することにより行える。最初の基板にこの方法を適用した後に、プロセスチャンバを超高真空に戻すことなく、チャンバを非反応性ガスが存在する高真空に保つことにより、この方法を続く基板に適用することができる。
この方法は、更に応用で述べるように、一般的な単結晶材料(例えば半導体、金属)を単結晶基板上に形成する場合にも拡張できる。
本発明の方法に従って、最初の3〜4モノレイヤの第2単結晶材料の成長中に、レイヤバイレイヤ(layer-by-layer)成長が、少なくとも成長プロセスの初期において達成される。
レイヤバイレイヤ成長は、基板上に到達する種(原子)が、局所的に核形成しアイランドを形成する代わりに、完全なモノレイヤを形成することで特徴付けられる。この成長モードは、高い結晶品質で、平坦な表面(低い粗さ)を有する層となる。
第2単結晶材料の層を成長する間に使用される拡散制限ガスは、中性種を機械的に妨害することにより露出領域上で中性種の移動度を低下させる(または拡散を制限してこれにより表面拡散長さを低減する)ガスである。エピタキシャル成長において、表面移動度の低減は、少なくとも最初の数モノレイヤの成長中に、動力学的に3Dアイランドの形成を抑制する。
非反応性ガスは、露出した第1単結晶材料、および/または第2材料の吸着した中性種(原子/分子)と、バンドを形成しない不活性種のように振る舞う。
本発明の具体例とともに使用できる非反応性ガスの例は、N、例えばHe、Ne、Ar、Kr、Xe、およびRnのような希ガス、またはそれらの混合物である。
第2材料の中性種は、原子および/または分子であり、プロセスチャンバ中でソースから生成された第2材料の元素としても言及される。
第2単結晶材料層の成長中に供給される拡散制限ガスは、本質的に第2単結晶材料中には取り込まれず、それゆえに非常に高品質の単結晶材料となる。
様々な具体例では、第2材料の中性種(原子および/または分子)のビームが、プロセスチャンバ中でソースの蒸発により形成される。プロセスチャンバは、材料がそこから蒸発して分子線を形成するソースを備える。蒸発は、ソース材料の加熱(クヌーゼンセル)を通して、または高エネルギー電子の衝突(電子ビーム蒸発)を通して行われる。
本発明の具体例では、成長は、プロセスチャンバ中で、拡散制限ガスの存在下で、1×10−6torrと1×10−4torrとの間の圧力で行われる。記載を通じて、プロセスチャンバ中の圧力は、プロセスチャンバ中の基板位置での圧力を意味する。基板を入れる前に、プロセスチャンバ中で超高真空(UHV)が形成され、即ち、最初の(不純物の)バックグラウンド圧力は、1×10−9torrより低くなる。不純物のバックグラウンドは、層中に不純物が取り込まれるのを防止するように、低く保たれなければならない。しかしながら、連続する基板上の2つの堆積工程の間では、プロセスチャンバは、バックグラウンド圧力に戻るように吸引する必要はない。代わりに。非反応性ガス、例えばN下にすることができる。
本発明の異なる具体例では、ガス導入口で測定された拡散制限ガスのフラックスは、0.1sccmと20sccmとの間である。好適には、拡散制限ガスのフラックスは、0.3sccmと15sccmとの間である。より好適には、拡散制限ガスのフラックスは、0.6sccmと10sccmとの間である。一般的に、1sccmは、1.5×1017分子/秒に対応し、これは、更に、プロセスチャンバ中で約9.9×1015at/cmsのフラックスを有する所定の実験形態に対応する。
Ge原子のGeソースからの蒸発速度は、1×1014at/cms(100nm/h)と5×1015at/cmsとの間である。この結果、吸着したGe原子の移動度を効果的に低下させるためには、拡散制限ガスのフラックスは、少なくとも約1×1015at/cmsまたはそれ以上でなければならない。
上述の拡散制限ガスのフラックスの範囲は、1×10−6torrと1×10−4torrとの間の成長中のプロセスチャンバ中の圧力に対応する。
本発明の具体例では、第2材料の中性種のビームを供給する工程中に、拡散制限ガスが同時に供給され、プロセスチャンバ中の圧力は1×10−6torrと1×10−4torrとの間になる。
それらの具体例では、高真空(1×10−6torrと1×10−4torrとの間の圧力)で成長が行われるために、第2材料の中性種と拡散制限ガスの流れが、双方との「ビーム」特性を有する。第2材料の中性種のビームは、ソース材料の蒸発により得ることができる。分子/原子のビームは、ガス導入口の制御により得ることができる。
図1は、ソース材料を蒸発させて中性種のビームを形成するとともに、拡散制限ガスのフラックスを供給することにより、真空中で単結晶材料のエピタキシャル成長を行うための実験的なセットアップを模式的に示す。
本発明の代わりの具体例では、基板表面上で原子の移動度を低くするのに十分に高い圧力(少なくとも10−6torr)で成長プロセスが始まる場合に、拡散制限ガスがプロセスチャンバ中に既に存在する。拡散制限ガスは、成長プロセスが始まる前に、例えばソース材料の蒸発を始める前に、ガス導入口から導入しても良い。
本発明の具体例では、この方法は更に、第2単結晶材料層の成長に先立って、基板を洗浄して、基板の表面上に存在する自然酸化物、汚染物質、および/または粒子を除去する工程を含む。
基板の洗浄工程は、ウエットまたはドライの化学洗浄工程を用いて行っても良い。
本発明の具体例では、自然酸化物を除去するために基板を洗浄する工程は、プロセスチャンバ中で熱処理によりその場(in-situ)で行われても良い。単結晶Si基板については、熱処理は、900℃と1100℃との間の温度で行われ、一方、Ge基板については、温度は400℃と900℃の間とすべきである。熱処理は、真空中またはHの存在下、または水素プラズマの存在下で行うことができる。
本発明の具体例では、基板の洗浄工程は、第2単結晶材料の成長に先立って、プロセスチャンバ中で第1単結晶材料層を成長させる工程を含む。
本発明の特別な具体例では、第1単結晶材料と第2単結晶材料は、同じ材料からなる。
本発明の具体例では、第1単結晶材料はIV族の半導体材料である。特に、第1単結晶材料は、Si、Ge、Snおよびこれらの混合物からなるグループから選択される。
代わりに、第1単結晶材料は、III−V族の化合物半導体材料、または例えばGaNのようなIII−窒化物族の材料からなる。幾つかの具体例では、第1単結晶材料は、GaAs、InP、InSb、およびこれらの混合物からなるグループから選択される。
本発明の具体例では、第2単結晶材料は、IV族の半導体材料である。特に、第2単結晶材料は、Si、Ge、Sn、およびこれらの混合物からなるグループから選択される。
異なる具体例では、第2単結晶材料はゲルマニウムである。単結晶Ge層の成長工程は、300℃と550℃の間の温度で、1×10−6torrと1×10−4torrとの間の圧力で、分子線エピタキシ(MBE)により行われる。
代わりに、第2単結晶材料は、III−V族半導体材料でも良い。特に、第2単結晶材料は、GaAs、InP、InSbおよびそれらの混合物からなるグループから選択される。
他の代わりの具体例では、第2単結晶材料は金属である。好適には、金属は、Al、Yb、Mg、Ta、Ag、Al、Zn、Ti、Mo、Sn、W、Cr、Co、Au、Pd、Ni、Pt、およびそれらの混合物からなるグループから選択される。特には、金属はAlである。
この方法は、更に、ドーパント元素を用いて第2単結晶材料を注入する工程を含む。本発明の具体例では、ドーパント元素の供給は第2単結晶材料の成長中に行われても良い。本発明の代わりに具体例では、ドーパント元素の提供は、第2単結晶材料の成長後に行われても良い。
本発明の一の具体例では、基板上に単結晶ゲルマニウムの層を成長するための方法が提供され、この方法は、
単結晶シリコンからなる露出領域を上部に有する基板を、プロセスチャンバ中に配置する工程と、
300℃と550℃との間の温度で、分子線エピタキシ(MBE)により、単結晶シリコンの上にこれと接触する単結晶ゲルマニウム層を成長させる工程であって、プロセスチャンバ中でGeソースの蒸発により基板に向かってGe原子のビームを供給してGe原子を露出領域上に吸着させ、これにより単結晶Siの上にこれと接触する単結晶Ge層を成長させる工程を含む工程とを含み、
Ge原子のビームを供給する工程は、プロセスチャンバ中の圧力が1×10−6torrと1×10−4torrとの間である、拡散制限ガスの存在下で行われる。
この具体例では、拡散制限ガスは希ガス、分子状N、またはこれらの混合物である。拡散制限ガスは成長膜中に取り込まれないため、その構造的な秩序への影響は、吸着されたGe原子の表面移動度を減らすという事実により説明できる。
本発明の方法は、単結晶Siのような基板上に、高品質の単結晶Geの薄膜を作製するために使用でき、この方法は更に、少なくとも1つの高移動度のGeトランジスタと、これにより改良された性能とを有するヘテロCMOSデバイスの形成に使用できる。
本発明の方法を用いて形成した第2単結晶材料層は、例えば本説明の他の部分で言及した固相成長(SPE)により形成された同様の層より良好な品質を有する。より良い品質は、単結晶材料中のより少ない欠陥(ツイン)、および/または改良された粗さ(より平坦な層、またはより小さなRMS値)をいう。より良い品質は、本願のいずれかで定量化されたようなより良い結晶品質、および/または第1単結晶材料上の第2単結晶材料の臨界膜厚を増加させることによる緩和の抑制をいう。それらのパラメータは、第2単結晶材料層を活性層(例えばMOSFETデバイスのチャネル層)として使用するように製造されたデバイスの特性にとって重要である。本発明の方法は、SPEの場合には絶対的に必須であった更なるアニールを含まない。
本発明の様々な具体例は、露出した第1単結晶材料を上部に有する基板上に第2単結晶材料層を成長させる工程を開示し、第1および第2の単結晶材料は、異なる材料からなり、または異なる化学組成を有する材料からなる。
本発明の異なる具体例では、基板は第1単結晶材料であり、または少なくとも第1単結晶材料からなる露出領域を含む。例えば、パターニングされた基板は、第1単結晶材料からなる露出領域、および最上表面がアモルファス/多結晶材料(例えば、分離領域)で覆われた領域を有する。
基板は、更に、バルクSi、サファイア、シリコンオンインシュレータ(SOI)、ゲルマニウムオンインシュレータ(GOI)、ガラス、石英、プラスチック、金属、または単結晶材料のサポートとして適当な他の材料を含んでも良い。更に、基板は、例えばそれぞれの層が異なる材料に対応する積層構造のような、材料の組み合わせを含む基板を含んでも良い。
基板は、この方法のプロセス工程に耐えるように選択しなければならない。例えば、第2単結晶材料層の形成または製造技術と影響しないように、または否定的な干渉が無いように選択されなければならない。プロセス温度に耐えるように選択されなければならない。
実施例
以下の実施例では、測定結果は、粗さ、結晶品質、および単結晶層中に存在する単結晶材料以外の種の濃度について述べられる。
一般に、粗さは、物理的な表面の高さの小規模なばらつきの測定である。これは、表面の形状または望まない「波打ち」のいずれかの一部である大規模なばらつきとは対照的である。二乗平均平方根(RMS)は、それらの小規模なばらつきの大きさの統計的測定である。二乗平均平方根(RMS)粗さは、原子間力顕微鏡(AFM)またはX線反射率(XRR)により測定された。
結晶品質は、成長させた単結晶材料を表すX線回折(XRD)ピークの半値全幅(FWHM)の測定により仮定した。狭いピーク(より低いFWHM)は結晶品質の増加に対応する。
単結晶層中に存在する単結晶材料以外の種の濃度は、二次イオン質量分析法(SIMS)で測定された。それらは、非反応性ガスが不存在で成長させた同じ単結晶材料に対して、本発明の方法を用いて得られた単結晶材料で行われた相対的測定である。
実施例1:Si上へのGeのエピタキシャル成長に対する、Nガスビーム/フラックスの影響
Si(111)上へのGeエピタキシが、Nビームの供給有りと無しにおいて、約400℃の基板温度で行われた。Nビームの供給無しのエピタキシャル成長が、7×10−10torrのバックグラウンド圧力で行われた。Nの供給の有る成長は、1.2sccmのN流量を用いて、2.5×10−5torrの圧力で行われた。
二乗平均平方根(RMS)粗さは、5.0μm×5.0μmの面積に対する原子間力顕微鏡(AFM)により測定され、その結果を表1に表す。結果は、Si上へのGeのエピタキシャル成長中にNビームを供給すると、表面の粗さを制限することを明確に示す。
更に、反射高エネルギー電子回折(RHEED)測定は、Ge層の緩和およびそれに続く粗れが抑制されることを示す。N供給無しでは、緩和は約1.0nmの後に始まるが、一方、N供給有りでは、約1.2nmであり、これは1モノレイヤ以上である。
ωGe(111)X線回折(XRD)ピークの半値全幅(FWHM)の測定により仮定した結晶品質は、薄層に匹敵する。これは、エピタキシャル成長中のNビームの供給は、結晶品質を低下させなかったことを示す。
表1:N供給有りと無しで、Si上にエピタキシャル成長させた6nmGeの、RMS粗さとωGe(111)XRDピークのFWHM
実施例2:Si上への厚いGe層のエピタキシャル成長に対する、Nガスビーム/フラックスの影響
Si上へのGeのエピタキシャル成長に対する、Nガスビームの影響が、200nmのGe層に対して調査された。
二乗平均平方根(RMS)粗さは、5.0μm×5.0μmの面積に対する原子間力顕微鏡(AFM)により測定され、その結果を表2に表す。Si上への〜200nmGeのエピタキシャル成長中の、不活性Nビームの供給は、表面粗さには十分には影響しない。
ωGe(111)の半値全幅(FWHM)と非対称なωGe(202)のX線回折(XRD)ピークの測定により仮定した結晶品質は、N供給下で成長した層に対してより良好である。これは、エピタキシャル成長中のNビームの供給は、結晶品質を増加させることを示す。
二次イオン質量分析法(SIMS)は、N供給無しに成長した層に比較して、N供給下で成長した層では、窒素の濃度が3倍高いことを示す。参照試料が無いために、絶対濃度は測定からは決定できない。しかしながら、N供給無しに堆積させたGe層中でのNの存在は、低い(<1×1018cm−3)と思われる。N供給下で堆積させた試料中の窒素レベルは3倍高いため、これは有効濃度も非常に低いことを示す。それゆえに、堆積中のNの供給によって、実質的に窒素は取り込まれなかった。
表2:N供給有りと無しで、Si上にエピタキシャル成長させた200nmGe層の、RMS粗さとXRD−FWHM
上記2つの実験から、拡散制限ガス(N)は、薄いエピタキシャル層の平坦性を十分に改良することが結論づけられる。
同時に、拡散制限ガスビーム/フラックスは、エピタキシャル層の緩和を僅かに抑制し、Si上にエピタキシャル成長したGeの場合、臨界膜厚が約20%増加する。
Si上の厚いGe層では、拡散制限ガスビームは、結晶品質を僅かに改良した。更に、非常に少ない、殆ど無視できるような量の拡散制限ガスが取り込まれた。
実施例3:Si上へAl層のエピタキシャル成長に対する、Nガスビーム/フラックスの影響
Si上へAlのエピタキシャル成長に対する、Nガスの影響が、6nmの膜厚のAl層に対して調査された。
Si(111)上のAlエピタキシは、Nビーム/フラックスの供給有りと無しで、約400℃の基板温度で行われた。
二乗平均平方根(RMS)粗さは、5.0μm×5.0μmの面積に対する原子間力顕微鏡(AFM)により測定された。図3の示すように、Nビーム/フラックスの存在下で成長した試料は、Nの不存在で成長した試料(8.4nm)に比較して、より低いRMS値(6.7nm)を示す。
表3:N供給有りと無しで、Si上にエピタキシャル成長させた6nmのAl層の、RMS粗さ
本発明は、半導体デバイスの製造の異なる領域で適用することができる。本発明は、単結晶Si基板上への単結晶Ge層の形成に関連して述べられたが、この発明の利益が、このテキストの他で記載されたように、他の半導体材料および/または基板に対して適用できることは、当業者にとって明らかであろう。
本発明の方法は、好適には、比較的薄い(<50nm)単結晶半導体層(例えばGe)が半導体基板上に形成される、CMOSデバイスの製造に適用される。

Claims (15)

  1. 基板上に単結晶材料の層を成長させる方法であって、
    第1単結晶材料から形成された露出領域を有する基板を、プロセスチャンバ中に配置する工程と、
    拡散制限ガスの存在下で、基板に向かって、第2材料の中性種のビームを供給し、プロセスチャンバ中の圧力を1×10−6torrから1×10−4torrの間にし、第2材料の中性種を露出領域上に吸着され、これにより第1単結晶材料の上にこれと接触して第2材料の単結晶層を成長させる工程とを含み、
    拡散制限ガスは、非反応性ガスである方法。
  2. 第1単結晶材料から形成された露出領域を有する基板を、プロセスチャンバ中に配置する工程と、その後に、
    非反応性の拡散制限ガスをチャンバ中に導入し、プロセスチャンバ中の圧力を1×10−6torrから1×10−4torrの間にする工程と、
    第2材料の中性種のビームを基板に向かって供給し、第2材料の中性種を露出領域上に吸着される工程とを含む請求項1に記載の方法。
  3. 第1単結晶材料から形成された露出領域を有する基板を、プロセスチャンバ中に配置する工程と、
    第2材料の中性種のビームを基板に向かって供給し、第2材料の中性種を露出領域上に吸着される工程と、
    中性種のビームと共に、非反応性の拡散制限ガスのフラックスをチャンバ中に供給し、プロセスチャンバ中の圧力を1×10−6torrから1×10−4torrの間にする工程とを含む請求項1に記載の方法。
  4. 基板をチャンバ中に配置する前に、および拡散制限ガスと中性種を導入する工程の前に、プロセスチャンバ中を10−9torrより低いバックグラウンド圧力にする請求項1〜3のいずれかに記載の方法。
  5. 拡散制限ガスのフラックスは、0.1sccmと20sccmとの間である請求項3に記載の方法。
  6. 拡散制限ガスは、希ガス、分子状N、またはそれらの混合物である請求項1〜5のいずれかに記載の方法。
  7. 第1単結晶材料は、IV族の半導体材料である請求項1〜6のいずれかに記載の方法。
  8. 第1単結晶材料は、III−V化合物半導体材料である請求項1〜6のいずれかに記載の方法。
  9. 第2単結晶材料は、IV族の半導体材料である請求項1〜8のいずれかに記載の方法。
  10. 第2単結晶材料は、ゲルマニウムであり、成長工程は、300℃と550℃との間の温度で行われる請求項9に記載の方法。
  11. 第2単結晶材料は、III−V化合物半導体材料である請求項1〜8のいずれかに記載の方法。
  12. 第2単結晶材料は、金属である請求項1〜8のいずれかに記載の方法。
  13. 金属は、アルミニウムである請求項12に記載の方法。
  14. 基板上に単結晶ゲルマニウム層を成長する方法であって、
    単結晶シリコンから形成された露出領域を上部に有する基板を、プロセスチャンバ中に配置する工程と、
    300℃と550℃との間の温度で、単結晶シリコンの上にこれと接触した単結晶ゲルマニウム層を成長させる工程であって、Ge原子のビームを基板に向かって供給し、露出領域上にGe原子を吸着させる工程を含む工程と、を含み、
    Ge原子のビームを供給する工程は、拡散制限ガスの存在下で行われ、プロセスチャンバ中の圧力は、1×10−6torrから1×10−4torrの間となる方法。
  15. CMOSデバイスの製造のための、請求項1〜14に記載の方法の使用。
JP2010154953A 2009-07-10 2010-07-07 基板上に単結晶層を作製する方法 Active JP5538104B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP09165215.6 2009-07-10
EP09165215.6A EP2275591B1 (en) 2009-07-10 2009-07-10 Method for manufacturing a mono-crystalline layer of germanium or aluminium on a substrate

Publications (2)

Publication Number Publication Date
JP2011054937A true JP2011054937A (ja) 2011-03-17
JP5538104B2 JP5538104B2 (ja) 2014-07-02

Family

ID=41050502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010154953A Active JP5538104B2 (ja) 2009-07-10 2010-07-07 基板上に単結晶層を作製する方法

Country Status (3)

Country Link
US (1) US20110005455A1 (ja)
EP (1) EP2275591B1 (ja)
JP (1) JP5538104B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014510414A (ja) * 2011-03-23 2014-04-24 コリア ベーシック サイエンス インスティテュート 中性粒子ビームを用いた発光素子の製造方法及び装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60111412A (ja) * 1983-10-28 1985-06-17 アメリカン テレフオン アンド テレグラフ カムパニー Ge/Si半導体異種構造の成長法
JPH01319670A (ja) * 1987-05-29 1989-12-25 Raytheon Co 双軸異方性を有する単結晶磁気被膜を製造する方法
JPH04187591A (ja) * 1990-11-22 1992-07-06 Matsushita Electric Ind Co Ltd 半導体単結晶薄膜の製造方法
JPH05267473A (ja) * 1992-03-18 1993-10-15 Mitsubishi Electric Corp 半導体用配線膜の形成方法および形成装置
JPH06216131A (ja) * 1992-01-07 1994-08-05 Texas Instr Inc <Ti> 単結晶アルミニウムによるバイア・ホールの充填
JPH06310429A (ja) * 1993-04-27 1994-11-04 Toyota Central Res & Dev Lab Inc 半導体単結晶膜の製造方法
JPH08139015A (ja) * 1994-11-04 1996-05-31 Nippon Telegr & Teleph Corp <Ntt> ゲルマニウム薄膜成長法
JPH10189451A (ja) * 1996-12-24 1998-07-21 Sharp Corp 窒化物系化合物半導体のドーピング方法及びその製造装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2705524B2 (ja) * 1993-07-26 1998-01-28 日本電気株式会社 半導体結晶の作成方法
US6569240B1 (en) * 1999-03-17 2003-05-27 Matsushita Electric Industrial Co., Ltd. Dielectric film and method for forming the same
JP4982355B2 (ja) * 2004-02-27 2012-07-25 エーエスエム アメリカ インコーポレイテッド ゲルマニウム膜の形成方法
BRPI0509189A (pt) * 2004-03-24 2007-09-25 Starck H C Inc métodos para a formação de filmes de alfa e beta tántalo com microestruturas controladas
KR100607409B1 (ko) * 2004-08-23 2006-08-02 삼성전자주식회사 기판 식각 방법 및 이를 이용한 반도체 장치 제조 방법
JP2007201336A (ja) * 2006-01-30 2007-08-09 Hitachi Ltd 半導体積層体の形成方法
WO2009013034A1 (en) * 2007-07-20 2009-01-29 Interuniversitair Microelektronica Centrum (Imec) Method for providing a crystalline germanium layer on a substrate

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60111412A (ja) * 1983-10-28 1985-06-17 アメリカン テレフオン アンド テレグラフ カムパニー Ge/Si半導体異種構造の成長法
JPH01319670A (ja) * 1987-05-29 1989-12-25 Raytheon Co 双軸異方性を有する単結晶磁気被膜を製造する方法
JPH04187591A (ja) * 1990-11-22 1992-07-06 Matsushita Electric Ind Co Ltd 半導体単結晶薄膜の製造方法
JPH06216131A (ja) * 1992-01-07 1994-08-05 Texas Instr Inc <Ti> 単結晶アルミニウムによるバイア・ホールの充填
JPH05267473A (ja) * 1992-03-18 1993-10-15 Mitsubishi Electric Corp 半導体用配線膜の形成方法および形成装置
JPH06310429A (ja) * 1993-04-27 1994-11-04 Toyota Central Res & Dev Lab Inc 半導体単結晶膜の製造方法
JPH08139015A (ja) * 1994-11-04 1996-05-31 Nippon Telegr & Teleph Corp <Ntt> ゲルマニウム薄膜成長法
JPH10189451A (ja) * 1996-12-24 1998-07-21 Sharp Corp 窒化物系化合物半導体のドーピング方法及びその製造装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014510414A (ja) * 2011-03-23 2014-04-24 コリア ベーシック サイエンス インスティテュート 中性粒子ビームを用いた発光素子の製造方法及び装置

Also Published As

Publication number Publication date
JP5538104B2 (ja) 2014-07-02
EP2275591A1 (en) 2011-01-19
EP2275591B1 (en) 2014-03-19
US20110005455A1 (en) 2011-01-13

Similar Documents

Publication Publication Date Title
JP5231547B2 (ja) 基板上に結晶ゲルマニウム層を形成する方法
JP5693497B2 (ja) 半導体ウェハ及びその製造法
TWI382456B (zh) 鬆弛矽化鍺層的磊晶成長
JP2022105014A (ja) Iiia族窒化物成長システムおよび方法
JP5254195B2 (ja) 基板上に単結晶半導体層を作製する方法
KR100611108B1 (ko) 박막 형성 방법
US7994066B1 (en) Si surface cleaning for semiconductor circuits
JP2002234799A (ja) SiC膜の製造方法、及びSiC多層膜構造の製造方法
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
JP4700324B2 (ja) 半導体基板の製造方法
EP1197997A1 (en) Method for producing semiconductor crystal
JP5538104B2 (ja) 基板上に単結晶層を作製する方法
Hanafusa et al. Ge flat layer growth on heavily phosphorus-doped Si (001) by sputter epitaxy
KR20230132455A (ko) 에피택셜 웨이퍼의 제조방법
JP2012174962A (ja) デルタドープ構造の形成方法
JP2008254941A (ja) サファイア単結晶基板及びその製造方法
WO2023163078A1 (ja) 単結晶半導体膜の製造方法、単結晶半導体膜の積層膜の製造方法及び半導体素子
EP2167701B1 (en) Method for providing a crystalline germanium layer on a substrate
JPH10242053A (ja) GaN系半導体装置および、GaN系半導体装置の製造方法
JP2007088013A (ja) 金属酸化物薄膜の形成方法
Dargis et al. Development of Multi-Step Procedure for Epitaxial Growth of Crystalline Silicon on Rare-Earth-Metal Oxide for SOI-Applications
JP2002118064A (ja) 半導体の低温化結晶成長法
TW201709479A (zh) 半導體元件
JP2015032588A (ja) 複合基板およびその製造方法
JPH01309314A (ja) 単結晶Ge膜およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

R150 Certificate of patent or registration of utility model

Ref document number: 5538104

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140428

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250