JP2007088013A - 金属酸化物薄膜の形成方法 - Google Patents

金属酸化物薄膜の形成方法 Download PDF

Info

Publication number
JP2007088013A
JP2007088013A JP2005271704A JP2005271704A JP2007088013A JP 2007088013 A JP2007088013 A JP 2007088013A JP 2005271704 A JP2005271704 A JP 2005271704A JP 2005271704 A JP2005271704 A JP 2005271704A JP 2007088013 A JP2007088013 A JP 2007088013A
Authority
JP
Japan
Prior art keywords
film
semiconductor substrate
thin film
metal oxide
oxide thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005271704A
Other languages
English (en)
Other versions
JP4654439B2 (ja
Inventor
Makoto Ishida
誠 石田
Kazuaki Sawada
和明 澤田
Takayuki Okada
貴行 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyohashi University of Technology NUC
Original Assignee
Toyohashi University of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyohashi University of Technology NUC filed Critical Toyohashi University of Technology NUC
Priority to JP2005271704A priority Critical patent/JP4654439B2/ja
Publication of JP2007088013A publication Critical patent/JP2007088013A/ja
Application granted granted Critical
Publication of JP4654439B2 publication Critical patent/JP4654439B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

【課題】半導体基板の表面を酸化膜で保護しつつ、金属酸化物薄膜形成時に酸化膜の酸素を還元して成膜を行うことで、高品質な金属酸化物薄膜を得る。
【解決手段】半導体基板2を化学溶液に浸し、半導体基板2上に酸化膜4を形成する。その後、半導体基板2を成膜装置に導入し、単結晶金属酸化物薄膜6を成膜させる。半導体基板2を加熱した状態で、成膜装置内で、金属原子および酸化ガスを半導体基板2の酸化膜4に供給する。酸化膜4は金属原子に還元され、半導体基板2の表面に単結晶金属酸化物薄膜6が成膜される。
【選択図】図1

Description

本発明は、絶縁膜の形成方法に関するものであり、特に半導体基板上への絶縁膜形成方法に関するものである。
シリコン半導体基板上へ単結晶薄膜を形成する場合、シリコン基板の薄膜が形成される面の清浄をいかにして行うかは、非常に重要なプロセスである。この清浄面の状態が、成膜される膜の質に大きな影響を与えるからである。シリコン半導体基板上の清浄面を準備する方法として、以下の方法が知られている。
シリコン半導体基板表面を化学洗浄した後、シリコン半導体表面を希釈HF溶液で処理することで、シリコン半導体基板の表面に形成された自然酸化膜の除去およびシリコン半導体基板表面をH(水素)終端して、シリコン半導体基板の表面を安定化させる方法(非特許文献1)。
シリコン半導体基板を化学溶液に浸し、自然酸化膜が形成されたシリコン半導体基板を真空中で加熱し、自然酸化膜を脱離させてシリコン半導体基板の表面を清浄化させる方法(非特許文献2)。
シリコン半導体基板を化学溶液に浸し、自然酸化膜が形成されたシリコン半導体基板上にAl(アルミニウム)を真空蒸着した後、超高真空中で熱処理を行うことで、自然酸化膜とAlを固相反応させてバッファ層として単結晶Al(アルミナ)予備層を形成する方法(特許文献1)。
Higashiら、AppliedPhysics Letter、56(7)巻、1990年発行、656頁 A.Ishizaka,Y. Shirakiら、Journal of Electro-Chemical Society、133巻、1996年発行、666頁 特開2004−51446号公報
しかしながら、上述した従来のシリコン半導体基板表面を清浄する方法は以下のような問題点がある。まず、非特許文献1の方法では、シリコン半導体基板を清浄した後、単結晶膜を成膜するために基板の温度を上昇させる際、真空容器の内壁などからの脱離ガスによってシリコン半導体基板の清浄面が汚染されやすいため、昇温中の真空容器内の残留ガス圧に十分な注意を払う必要があった。
また、非特許文献2の方法は、化学溶液に浸してできる酸化膜を脱離させるためには、単結晶膜を成膜する前にシリコン半導体基板の温度を800℃以上に加熱し、かつ一定時間(例えば30分程度)その温度を維持する必要があり、成膜のプロセスが複雑である。また、自然酸化膜を脱離させた後の清浄面の汚染に対して十分な注意を払う必要があった。
さらに、非特許文献1および非特許文献2の方法によって準備された清浄面への成膜初期には、成膜材料であるガス等がシリコン半導体基板表面をエッチングしてしまい、単結晶膜を成膜した後の単結晶膜の平坦性が悪化するという問題もあった。
また、特許文献1の方法では、バッファ層であるアルミナ予備層は、非特許文献1および非特許文献2で問題とされた清浄面の汚染や原材料によるエッチングの問題は回避することができたが、アルミナ予備層を形成するためには真空蒸着、基板加熱、熱処理などの多くの工程を必要とする、という問題がある。また、バッファ層であるアルミナ予備層の形成の熱処理工程では、シリコン半導体基板表面の状態のその場観察によって形成条件を精密に制御する必要があるなど、成膜工程は非常に煩雑になるという問題もある。また、成膜にその場観察を行う必要があるため、シリコン半導体基板に所望領域が加工された基板に対しては、再現性の良い成膜は困難であった。
そこで、本発明は上記課題を解決するためになされたものであり、半導体基板の表面を酸化膜で保護しつつ、金属酸化物薄膜形成時に酸化膜の酸素を還元して成膜を行うことで、高品質な金属酸化物薄膜を得ることを目的とする。
本発明は上記目的を達成するために創案されたものであり、請求項1に係る発明は、半導体基板の表面に酸化膜を形成する第一のステップと、酸化膜が形成された半導体基板に金属原子および酸素ガスを供給して、前記半導体基板上に金属酸化物薄膜を形成する第二のステップと、からなる金属酸化物薄膜の形成方法によって提供される。上記の方法によれば、半導体表面に形成された酸化膜は、金属原子によって還元され、半導体基板表面から脱離し、半導体基板表面に金属酸化物薄膜が形成される。したがって、半導体基板の表面を保護した状態で金属酸化物薄膜を形成するため、結晶性の良い金属酸化物薄膜を複雑な工程を行うことなく形成することができる。
ここで、半導体基板とは半導体を基板の材料として含む基板であり、基板全体が半導体より成るものや、SOI基板やSOS基板のように、絶縁膜上に半導体膜を形成した基板も半導体基板に含まれる。また、半導体材料としては、単結晶シリコン、多結晶シリコン、非晶質シリコン、窒化ガリウム、砒化ガリウム、燐化インジウム、シリコンカーバイド、シリコンゲルマニウムカーバイド及びシリコンゲルマニウムなどや、これらをもとにする化合物半導体などが挙げられる。また、半導体基板として、シリコン基板を用いる場合は、p型、n型、i型のいずれの不純物タイプも用いることができる。また、シリコン基板は、面方位(111)、(100)、(110)あるいは傾斜をつけた(100)基板等を用いることができる。また、酸化膜を形成する方法は、化学溶液に浸す方法の他にも他の方法を用いても良い。
また、金属酸化物薄膜は、単結晶の金属酸化物薄膜、単結晶ではない金属酸化物薄膜(配向膜やエピタキシャル膜)、結晶性を持たない金属酸化物薄膜など、様々な薄膜を用いることができる。また、金属酸化物薄膜を形成する方法は、分子線結晶成長法(MBE法)、有機金属気相成長法(MOCVD法)、ハイライド気相成長法(HVBE法)、スパッタ法、イオンプレーティング法、電子シャワー法などを用いることができる。
また、請求項2に係る発明は、前記金属酸化物薄膜が、γ−Al膜であることを特徴とする請求項1に記載の金属酸化物薄膜の形成方法によって提供される。この方法によれば、半導体基板上に結晶性の良いγ−Al膜を形成することができる。
また、請求項3に係る発明は、前記γ−Al膜の形成に用いる材料が、Al蒸気および酸化ガスであることを特徴とする請求項2に記載の金属酸化物薄膜の形成方法によって提供される。この方法によれば、Al原子および酸化ガスを供給することにより、半導体基板表面の酸化膜が還元され、結晶性の良いγ−Al膜を形成することができる。尚、酸化ガスは、O、NOおよびOなどを用いることができる。
また、請求項4に係る発明は、前記γ−Al膜の成膜時の半導体基板の温度は、650℃から850℃であることを特徴とする請求項2から3に記載の金属酸化物薄膜の形成方法によって提供される。この方法によれば、γ−Al膜の形成時の温度が最適に保たれるため、結晶性の良いγ−Al膜を形成することができる。
また、請求項5に係る発明は、前記γ−Al膜の成膜の方法として、Al蒸気と酸化ガスを用いた混成ソースMBE法を用いることを特徴とする請求項1から4に記載の金属酸化物薄膜の形成方法によって提供される。この方法によれば、混成ソースMBE法を用いているため、結晶性の良いγ−Al膜を成膜することができる。なお、MBE法とは、分子線結晶成長法である。
また、請求項6に係る発明は、前記酸化膜を、前記半導体基板を化学溶液に浸して形成することを特徴とする請求項1から5に記載の金属酸化物薄膜の形成方法によって提供される。この方法によれば、半導体基板を化学溶液に浸すことにより、半導体基板上に酸化膜を形成するため、半導体基板の表面が良好な状態で酸化膜を形成することができる。特に請求項7では、半導体基板を化学溶液に浸して酸化膜を形成するため、半導体基板清浄面の状態を良好にすることができるとともに、酸化物膜の原材料による半導体基板のエッチングを防ぐことができる。なお、化学溶液は、HおよびHNOのうちの少なくとも一つを含んだ化学溶液とすることができる。
また、化学溶液を用いて半導体表面に酸化膜を形成するため、表面加工を施した半導体基板にも再現性良く単結晶金属酸化膜を成膜することができる。これにより、半導体集積回路プロセス中に要素技術として単結晶金属酸化物膜を導入することができる。したがって、従来、半導体集積回路プロセスに用いられている非晶質膜に比較して、単結晶膜特有の性質である拡散バリア性や、単結晶膜上の堆積膜の結晶性を制御することが可能となる。
また、請求項7に係る発明は、前記化学溶液は、常温から沸騰するまでの温度範囲とすることを特徴とする請求項6に記載の金属酸化物薄膜の形成方法によって提供される。この方法によれば、化学溶液の温度範囲が最適に保たれるため、良好に半導体基板上に酸化膜を形成することができる。
また、請求項8に係る発明は、前記第一のステップの前の段階のおいて、前記半導体基板の表面を、前記半導体基板の表面が露出する領域と、前記半導体基板の表面を熱酸化膜が覆う領域とにパターニングするステップをさらに備えたことを特徴とする請求項1から7に記載の金属酸化物薄膜の形成方法によって提供される。この方法によれば、半導体基板の表面が露出する領域に酸化膜が形成され、熱酸化膜が覆っている領域の半導体基板表面には酸化膜は形成されない。したがって、所望の領域に酸化膜を形成することができる。このことは、第二のステップで形成される金属酸化膜の領域を所望の領域とすることができることを意味している。第二のステップでは、酸化膜が還元され、酸化膜が形成されていた領域に金属酸化膜が形成されるからである。
本発明によれば、半導体基板上に酸化膜を形成し、酸化膜を還元し、脱離させることで半導体基板表面に金属酸化物薄膜を結晶性良く形成することができる。
上記した本発明は、以下のような実施の形態を採ることができる。本発明を実施するための実施の形態について詳細に説明する。図1は、本発明が適用された第1の実施形態の概略を示す図である。
第1の実施形態では、まず、図1(a)にあるように、半導体基板2の表面に酸化膜4を形成する。酸化膜4は、半導体基板2を化学溶液に浸すことにより形成することができるが、他の方法によって酸化膜4を形成しても良い。なお、酸化膜4の膜厚は、半導体基板2の表面を保護するために必要な厚さであれば良い。また、酸化膜4の厚さは、後述する酸化膜4全体にわたり還元作用を行うことができる厚さであれば良い。
次に、単結晶金属酸化物薄膜6の成膜装置に半導体基板2を導入し、単結晶金属酸化物薄膜6を形成する。この際、半導体基板2を加熱した状態で、金属原子および酸化ガスを供給する。この供給過程の初期の段階で、酸化膜4は供給された金属原子によって還元、脱離して消失する。これと同時に、半導体基板2の表面に単結晶金属酸化物薄膜6が形成される。この状態を図1(b)に示す。
酸化膜4が半導体基板2から消滅した後も、金属原子および酸化ガスを供給することにより、図1(c)に示すように、半導体基板2上に所望の厚さの単結晶金属酸化物薄膜6を形成することができる。なお、第1の実施形態においては、例えば、半導体基板2としてシリコン基板を用い、単結晶金属酸化物薄膜6としてγ−Al膜を用い、成膜装置内で、Al原子を供給する例を典型例として説明することができる。なお、半導体基板2としてシリコン基板以外の他の半導体基板を用いたり、単結晶金属酸化物薄膜6をγ−Al膜以外の他の金属酸化物薄膜を用いることもできる。
また、本発明は以下に詳述する第2の実施形態を採ることもできる。第2の実施形態は、本発明を用いて半導体基板上の所望の領域へ単結晶金属酸化物薄膜の成膜方法を説明するためのものである。
図2は本発明の第2の実施形態を説明するための図であり、図2(a)あるように、まず、半導体基板8の表面に熱酸化膜10を形成する。熱酸化膜10の形成方法は特に限定されるものでは無いが、例えば、半導体基板8上に熱酸化膜10を一様に成膜し、パターニングによって所望の領域の熱酸化膜10を除去し、半導体基板8の表面を露出させる方法を用いることができる。
次に、この半導体基板8を化学溶液に浸し、半導体基板8の露出した部分の表面に酸化膜12を形成する(図2(b))。この酸化膜12が形成された半導体基板8を単結晶金属酸化物薄膜の成膜装置に導入し、単結晶金属酸化物薄膜14を形成する。第1の実施形態と同様に、酸化膜12は供給された金属原子によって還元、脱離され、消失する。これと同時に単結晶金属酸化物薄膜14が半導体基板8上に形成される。また、熱酸化膜10上には、非晶質の金属酸化物16が形成される(図2(c))。したがって、半導体基板8の所望の領域に単結晶金属酸化物薄膜14を形成することができる。なお、第2実施形態も第1実施形態と同様に、半導体基板8としてシリコン基板を用い、単結晶金属酸化物薄膜14としてγ−Al膜を用いることができるが、これに限定されるものではない。
また、本発明は以下に詳述する第3の実施形態を採ることもできる。第3の実施形態は、本発明を用いて半導体基板上の所望の領域へ単結晶金属酸化物薄膜の形成を行い、信号処理回路と高感度センサ素子を一体化した半導体デバイスの例である。図3に第3の実施形態の概略図を示す。
まず、シリコン基板18上に、半導体酸化膜20および単結晶金属酸化物薄膜22を形成する。単結晶金属酸化物薄膜22は、第2の実施形態で説明した手法によって、所望の領域にを形成されるものである。すなわち、半導体酸化膜20が形成された半導体基板18を化学溶液に浸し、半導体基板18の露出した部分の表面に酸化膜を形成し、成膜装置内で酸化膜を金属原子によって還元、脱離させ、半導体基板18上に単結晶金属酸化物薄膜22を形成するのである。
その後、半導体酸化膜20および単結晶金属酸化物薄膜22上に金属下部電極24を形成し、さらにその上に単結晶成長させた強誘電体薄膜26を形成する。その後、強誘電体薄膜26の上部を覆うように金属上部電極28を形成する。このような構成により、強誘電体26が温度変化するときに発生する焦電流を、金属下部電極24と金属上部電極28を用いて信号として読み出すことができる。
また、半導体基板18上に、半導体CMOS信号処理回路67を形成することも可能である。この半導体CMOS信号処理回路67は、半導体酸化膜20を形成する前に、予め半導体基板18上に形成する。このような構成をとることにより、半導体基板18上に、単結晶金属酸化物薄膜22を活かした高感度センサ素子と信号処理回路を一体化した半導体デバイスを実現することが可能となる。なお、第3の実施形態も同様に、半導体基板18としてシリコン基板を用い、半導体酸化膜20としてシリコン酸化膜を用いることができる。また、単結晶金属酸化物薄膜22としてγ−Al膜を用い、半導体CMOS信号処理回路として、シリコンCMOS信号処理回路を用いることができるが、これに限られるものでないことは言うまでも無い。
また、第3の実施形態では、強誘電体26を用いたセンサ素子について説明したが、これに限らず、例えば、強誘電体26に代えて、磁性体薄膜を用いたセンサ素子に適用することも可能である。すなわち、磁性体薄膜の特性が、その結晶性に強く依存する材料である場合、本発明の単結晶金属酸化物薄膜の利点を活かした半導体素子の作成が可能となる。
(実施例1)
本発明を実施するための具体的な実施例について、以下に詳細に説明する。なお、実施例1の説明を容易にするために、上述した第1の実施形態で用いた図1を実施例1に流用して説明する。なお、第1の実施形態の一例を実施例1として説明するのであって、第1の実施形態の内容を実施例1に限定するものではない。
実施例1のシリコン基板2は、p型、面方位(111)であり、抵抗率は2Ω・cmである。まず、シリコン基板2を、RCA洗浄工程を用いることにより、シリコン基板2の表面を洗浄する。ここで、RCA洗浄工程とは、アンモニア・過酸化水素水と塩酸・過酸化水素水を基本とするシリコン基板のウエット洗浄法である。
次に、RCA洗浄工程を行ったシリコン基板2を、HF:HO=1:50の溶液で洗浄する。これは、RCA洗浄工程においてシリコン基板2の表面に形成された自然酸化膜を除去するためである。
その後シリコン基板2を、H:HO=1:7の化学溶液中に10分間浸す。この時、化学溶液は約70℃に加熱されている。この化学溶液に浸すことでシリコン基板2の表面に酸化膜4を形成する。シリコン基板2の表面に酸化膜4が形成された様子を図1(a)に示す。この酸化膜4の膜厚は、単色エリプソメトリ法にて測定したところ、約12オングストローム(1.2nm)であった。
図1(a)のシリコン基板2をMBE装置内にセットしてγ−Al膜を形成する。MBE装置は、AlのKcellおよび酸化ガスとしてNO導入ラインを持つ混成ソースMBE成長チャンバーを用いた。シリコン基板2をMBE装置内にセットして、シリコン基板2の温度を約750℃まで上昇させる。この時のMBEチャンバーの真空度は約1×10−6Paである。
γ−Al膜の成膜は、ルツボ温度が1140℃に保たれたAl−Kcellから蒸気となったAl原子をシリコン基板2の表面の酸化膜4に照射し、同時に、超高真空バリアブルリークバルブを介してMBE装置に接続されたNOを、MBE装置のチャンバー圧力が5×10−2Pa程度になるように導入する。この状態で約一時間成膜を行った。この工程により、シリコン基板2上の酸化膜4は、酸素が還元され、図1(b)のように、シリコン基板2上の酸化膜4がγ−Al膜6に置き換えられ、さらに図1(c)に示すように、γ−Al膜6が所望の厚さ成膜されることになる。この工程の後、γ−Al膜6の膜厚をエリプソメトリ法を用いて測定したところ、約20オングストローム(2nm)であった。
上記の工程が終わった後、シリコン基板2上のγ−Al膜6の表面をRHEED(反射高速電子線回折)で観察した。この観察結果を図4に示す。図4にあるように、シリコン基板2の表面の回折像がストリーク状を示していることがわかる。したがって、シリコン基板2の表面は平坦であることが分かる。また、図4の回折像から、シリコン基板2の結晶方位は、γ−Al[−110]//Si[−110]、γ−Al[11−2]//Si[11−2]に沿って成長していることが分かる。したがって、面方位(111)のシリコン基板2上に面方位(111)のγ−Al膜6がエピタキシャル成長していることが分かる。
また、上記の工程が終わった後のシリコン基板2上のγ−Al膜6の表面を、AFM(原子間力顕微鏡)を用いて観察した。この結果を図5に示す。図5に示すように、1μm×1μmの範囲で、peak−valleyは3.1nmであり、γ−Al膜6の表面は極めて平坦であることが分かる。
(比較例)
実施例と比較するための比較例の成膜方法について説明する。比較例は、シリコン基板(111)上を実施例1と同じ条件でRCA化学洗浄およびHF:HO=1:50の溶液での化学洗浄を行った。その後、シリコン基板をMBE装置に導入し、1×10−6Paの真空中においてシリコン基板の温度を750℃に加熱し、ルツボ温度を1140℃に保ちAl−KcellからAl蒸気をシリコン基板表面に照射し、併せて超高真空バリアブルリークバルブを介してNOをチャンパー圧力が5×10−2Paとなるように導入し、この状態を一時間保持した。
上記工程を行った後に、シリコン基板表面のγ−Al膜の膜厚をエリプソメトリ法を用いて測定したところ、約18オングストローム(1.8nm)であった。
また、シリコン基板表面をAFMを用いて観察した結果を図6に示す。図6にあるように、1μm×1μmの範囲で、peak−valleyは6.5nmであり、実施例1よりも平坦性が悪化していることが分かる。
本発明に係る第1の実施形態の成膜方法の概略を示す図である。 本発明に係る第2の実施形態の成膜方法の概略を示す図である。 本発明に係る第3の実施形態の半導体素子の概略を示す図である。 本発明に係る第1実施例のRHEED観察結果である。 本発明に係る第1実施例のAFM観察結果である。 比較例のAFM観察結果である。
符号の説明
2 半導体基板
4 酸化膜
6 単結晶金属酸化物薄膜

Claims (8)

  1. 半導体基板の表面に酸化膜を形成する第一のステップと
    酸化膜が形成された半導体基板に金属原子および酸素ガスを供給して、前記半導体基板上に金属酸化物薄膜を形成する第二のステップと、
    からなる金属酸化物薄膜の形成方法。
  2. 前記金属酸化物薄膜が、γ−Al膜であることを特徴とする請求項1に記載の金属酸化物薄膜の形成方法。
  3. 前記γ−Al膜の形成に用いる材料が、Al蒸気および酸化ガスであることを特徴とする請求項2に記載の金属酸化物薄膜の形成方法。
  4. 前記γ−Al膜の成膜時の半導体基板の温度は、650℃から850℃であることを特徴とする請求項2から3に記載の金属酸化物薄膜の形成方法。
  5. 前記γ−Al膜の成膜の方法として、Al蒸気と酸化ガスを用いた混成ソースMBE法を用いることを特徴とする請求項1から4に記載の金属酸化物薄膜の形成方法。
  6. 前記酸化膜を、前記半導体基板を化学溶液に浸して形成することを特徴とする請求項1から5に記載の金属酸化物薄膜の形成方法。
  7. 前記化学溶液は、常温から沸騰するまでの温度範囲とすることを特徴とする請求項6に記載の金属酸化物薄膜の形成方法。
  8. 前記第一のステップの前の段階のおいて、
    前記半導体基板の表面を、前記半導体基板の表面が露出する領域と、前記半導体基板の表面を熱酸化膜が覆う領域とにパターニングするステップをさらに備えたことを特徴とする請求項1から7に記載の金属酸化物薄膜の形成方法。
JP2005271704A 2005-09-20 2005-09-20 金属酸化物薄膜の形成方法 Active JP4654439B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005271704A JP4654439B2 (ja) 2005-09-20 2005-09-20 金属酸化物薄膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005271704A JP4654439B2 (ja) 2005-09-20 2005-09-20 金属酸化物薄膜の形成方法

Publications (2)

Publication Number Publication Date
JP2007088013A true JP2007088013A (ja) 2007-04-05
JP4654439B2 JP4654439B2 (ja) 2011-03-23

Family

ID=37974734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005271704A Active JP4654439B2 (ja) 2005-09-20 2005-09-20 金属酸化物薄膜の形成方法

Country Status (1)

Country Link
JP (1) JP4654439B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013140866A (ja) * 2012-01-04 2013-07-18 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01261300A (ja) * 1988-04-12 1989-10-18 Touyoko Kagaku Kk 減圧気相成長法によるSi基板上へのAl↓2O↓3単結晶膜のヘテロエピタキシャル成長方法
JPH0418728A (ja) * 1990-05-12 1992-01-22 Oki Electric Ind Co Ltd 絶縁膜形成方法
JP2000164510A (ja) * 1998-11-26 2000-06-16 Sony Corp 窒化物系iii−v族化合物半導体基板およびその製造方法ならびに半導体装置およびその製造方法
JP2003332242A (ja) * 2002-05-10 2003-11-21 Makoto Ishida 半導体基板およびその製造方法
JP2004051446A (ja) * 2002-07-22 2004-02-19 Asahi Kasei Corp 酸化物単結晶薄膜形成方法および半導体薄膜形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01261300A (ja) * 1988-04-12 1989-10-18 Touyoko Kagaku Kk 減圧気相成長法によるSi基板上へのAl↓2O↓3単結晶膜のヘテロエピタキシャル成長方法
JPH0418728A (ja) * 1990-05-12 1992-01-22 Oki Electric Ind Co Ltd 絶縁膜形成方法
JP2000164510A (ja) * 1998-11-26 2000-06-16 Sony Corp 窒化物系iii−v族化合物半導体基板およびその製造方法ならびに半導体装置およびその製造方法
JP2003332242A (ja) * 2002-05-10 2003-11-21 Makoto Ishida 半導体基板およびその製造方法
JP2004051446A (ja) * 2002-07-22 2004-02-19 Asahi Kasei Corp 酸化物単結晶薄膜形成方法および半導体薄膜形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013140866A (ja) * 2012-01-04 2013-07-18 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US9362110B2 (en) 2012-01-04 2016-06-07 Renesas Electronics Corporation Semiconductor device and method of manufacturing the semiconductor device

Also Published As

Publication number Publication date
JP4654439B2 (ja) 2011-03-23

Similar Documents

Publication Publication Date Title
Ishizaka et al. Low temperature surface cleaning of silicon and its application to silicon MBE
CN101217110B (zh) Ⅲ族氮化物半导体衬底及其生产工艺
US7462893B2 (en) Method of fabricating GaN
TWI675416B (zh) 半導體裝置之製造方法、熱處理裝置及記錄媒體
Sobanska et al. Plasma‐assisted MBE growth of GaN on Si (111) substrates
US7994066B1 (en) Si surface cleaning for semiconductor circuits
JP2021180225A (ja) 半導体基板の製造方法、soiウェーハの製造方法及びsoiウェーハ
EP3662505B1 (en) Mono- and multilayer silicene prepared by plasma-enhanced chemical vapor deposition
Gong et al. Synthesis and Characteristics of Transferrable Single‐Crystalline AlN Nanomembranes
Wang et al. Epitaxial growth of yittria-stabilized zirconia oxide thin film on natively oxidized silicon wafer without an amorphous layer
Labrot et al. Low thermal budget for Si and SiGe surface preparation for FD-SOI technology
JP6834709B2 (ja) 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法
JP4654439B2 (ja) 金属酸化物薄膜の形成方法
JP4916479B2 (ja) 炭化珪素エピタキシャル用基板の製造方法
KR20230132455A (ko) 에피택셜 웨이퍼의 제조방법
JP7099047B2 (ja) 窒化珪素パッシベーション膜の成膜方法及び半導体デバイスの製造方法
CN114381806A (zh) 二维氮化铝晶体的制备方法
JP2022529804A (ja) 半導体構造および方法
Aoyama et al. Surface cleaning for Si epitaxy using photoexcited fluorine gas
JP4978544B2 (ja) エピタキシャルウェーハの製造方法
Raynal et al. WET and Siconi® cleaning sequences for SiGe epitaxial regrowth
US4833100A (en) Method for producing a silicon thin film by MBE using silicon beam precleaning
Lazarenko et al. Preparation of a silicon surface for subsequent growth of dilute nitride alloys by molecular-beam epitaxy
KR20050035170A (ko) 단결정 표면에서 비정질 산화물의 제거 방법
JPH10242053A (ja) GaN系半導体装置および、GaN系半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20080821

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101013

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20101130

Free format text: JAPANESE INTERMEDIATE CODE: A01

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150