JP2011049249A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2011049249A5 JP2011049249A5 JP2009194641A JP2009194641A JP2011049249A5 JP 2011049249 A5 JP2011049249 A5 JP 2011049249A5 JP 2009194641 A JP2009194641 A JP 2009194641A JP 2009194641 A JP2009194641 A JP 2009194641A JP 2011049249 A5 JP2011049249 A5 JP 2011049249A5
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon film
- etching
- removal
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
本発明の１つの側面に係る半導体装置の製造方法は、半導体基板の上に、第１の多結晶シリコン膜と、導電型または不純物濃度が前記第１の多結晶シリコン膜とは異なる第２の多結晶シリコン膜とを形成する形成工程と、前記第１の多結晶シリコン膜から第１のパターンを形成し、前記第２の多結晶シリコン膜から第２のパターンを形成するパターニング工程と、を含み、前記パターニング工程は、前記第１の多結晶シリコン膜および前記第２の多結晶シリコン膜の除去すべき領域を互いに異なる深さまでエッチングする第１のエッチング工程と、前記第１のエッチング工程でエッチングがなされた前記第１の多結晶シリコン膜および前記第２の多結晶シリコン膜における当該エッチングによって露出した側面を酸化して前記側面に酸化膜を形成する酸化工程と、前記側面が前記酸化膜で保護された状態で前記第１の多結晶シリコン膜および前記第２の多結晶シリコン膜を更にエッチングする第２のエッチング工程と、を含む。
Claims (6)
- 半導体基板の上に、第１の多結晶シリコン膜と、導電型または不純物濃度が前記第１の多結晶シリコン膜とは異なる第２の多結晶シリコン膜とを形成する形成工程と、
前記第１の多結晶シリコン膜から第１のパターンを形成し、前記第２の多結晶シリコン膜から第２のパターンを形成するパターニング工程と、を含み、
前記パターニング工程は、
前記第１の多結晶シリコン膜および前記第２の多結晶シリコン膜の除去すべき領域を互いに異なる深さまでエッチングする第１のエッチング工程と、
前記第１のエッチング工程でエッチングがなされた前記第１の多結晶シリコン膜および前記第２の多結晶シリコン膜における当該エッチングによって露出した側面を酸化して前記側面に酸化膜を形成する酸化工程と、
前記側面に前記酸化膜が形成された前記第１の多結晶シリコン膜および前記第２の多結晶シリコン膜をエッチングする第２のエッチング工程と、を含む
ことを特徴とする半導体装置の製造方法。 - 前記第１の多結晶シリコン膜は、
前記パターニング工程で除去されるべき第１の除去領域を含み、
前記第２の多結晶シリコン膜は、前記パターニング工程で除去されるべき第２の除去領域を含み、
前記第１のエッチング工程では、前記第１の多結晶シリコン膜の前記第１の除去領域を第１の深さまでエッチングするとともに、前記第２の多結晶シリコン膜の前記第２の除去領域を第２の深さまでエッチングし、
前記酸化工程では、前記第１のエッチング工程の後に残っている前記第１の除去領域および前記第２の除去領域のそれぞれの上面を酸化して前記上面に酸化膜を形成し
前記第２のエッチング工程は、
前記第１の除去領域の第１の多結晶シリコン膜および前記第２の除去領域の第２の多結晶シリコン膜が露出するまで、前記第１の除去領域および前記第２の除去領域のそれぞれに形成された前記酸化膜をエッチングする第１の工程と、
前記半導体基板の表面が露出するまで前記第１の除去領域および第２の除去領域をエッチングする第２の工程と、
を含む
ことを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記第１の多結晶シリコン膜および前記第２の多結晶シリコン膜は、ｎ型の不純物を含み、前記第１の多結晶シリコンのｎ型の不純物の濃度は、前記第２の多結晶シリコンのｎ型の不純物の濃度より高く、
前記第１の深さは、前記第２の深さより大きく、
前記酸化工程で前記第１の除去領域に形成される前記酸化膜は、前記酸化工程で前記第２の除去領域に形成される前記酸化膜より厚い
ことを特徴とする請求項２に記載の半導体装置の製造方法。 - 前記第１の多結晶シリコン膜および前記第２の多結晶シリコン膜は、ｎ型の不純物を含み、前記第１の多結晶シリコンのｎ型の不純物の濃度は、前記第２の多結晶シリコンのｎ型の不純物の濃度より高く、
前記第１の多結晶シリコン膜は、
前記パターニング工程で除去されるべき第１の除去領域を含み、
前記第２の多結晶シリコン膜は、前記パターニング工程で除去されるべき第２の除去領域を含み、
前記第１のエッチング工程では、前記半導体基板の表面を露出させるまで前記第１の多結晶シリコン膜の前記第１の除去領域をエッチングすると同時に、前記第２の多結晶シリコン膜の前記第２の除去領域を前記半導体基板の前記表面を露出させない深さまでエッチングし、
前記酸化工程では、前記第１のエッチング工程で露出させた前記半導体基板の前記表面を酸化するとともに、前記第１のエッチング工程の後に残っている前記第２の除去領域の上面を酸化し、
前記第２のエッチング工程は、
前記第１のエッチング工程の後に残っている前記第２の除去領域が露出するまで前記酸化膜をエッチングする第１の工程と、
前記半導体基板の表面が露出するまで前記第１のエッチング工程で残された前記第２の多結晶シリコン膜をエッチングする第２の工程と、
を含む
ことを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記酸化工程では、酸素、あるいは水を含んだガスを用いて酸化を行うことを特徴とする請求項１から４のいずれか１項に記載の半導体装置の製造方法。
- 前記半導体装置は、撮像センサを含む
ことを特徴とする請求項１から５のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009194641A JP5457759B2 (ja) | 2009-08-25 | 2009-08-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009194641A JP5457759B2 (ja) | 2009-08-25 | 2009-08-25 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2011049249A JP2011049249A (ja) | 2011-03-10 |
| JP2011049249A5 true JP2011049249A5 (ja) | 2012-09-06 |
| JP5457759B2 JP5457759B2 (ja) | 2014-04-02 |
Family
ID=43835328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009194641A Expired - Fee Related JP5457759B2 (ja) | 2009-08-25 | 2009-08-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5457759B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9339887B2 (en) | 2011-03-07 | 2016-05-17 | Kobe Steel, Ltd. | Method for bonding dissimilar metals to each other |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10242292A (ja) * | 1997-02-26 | 1998-09-11 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPH11238879A (ja) * | 1998-02-20 | 1999-08-31 | Sharp Corp | 半導体装置の製造方法及び半導体装置 |
| JP2000183284A (ja) * | 1998-12-17 | 2000-06-30 | Sony Corp | キャパシタ及びその製造方法 |
| JP2001035929A (ja) * | 1999-07-26 | 2001-02-09 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2007059812A (ja) * | 2005-08-26 | 2007-03-08 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2007305925A (ja) * | 2006-05-15 | 2007-11-22 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| JP2009094106A (ja) * | 2007-10-03 | 2009-04-30 | Toshiba Corp | 半導体装置の製造方法 |
| JP2009099742A (ja) * | 2007-10-16 | 2009-05-07 | Toshiba Corp | 半導体装置の製造方法 |
-
2009
- 2009-08-25 JP JP2009194641A patent/JP5457759B2/ja not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010135762A5 (ja) | 半導体装置の作製方法 | |
| JP2011086933A5 (ja) | ||
| JP2012160716A5 (ja) | ||
| JP2012160714A5 (ja) | 半導体装置の作製方法 | |
| JP2009124122A5 (ja) | ||
| JP2010531542A5 (ja) | ||
| JP2013084753A5 (ja) | ||
| JP2013175717A5 (ja) | ||
| CN107359111A (zh) | 一种自对准双重图形化的方法 | |
| JP2008182055A5 (ja) | ||
| CN103000520B (zh) | Mos表面栅极侧壁层的刻蚀方法 | |
| JP2009135483A5 (ja) | ||
| JP2010205782A5 (ja) | ||
| JP2009283921A5 (ja) | ||
| JP2011049249A5 (ja) | ||
| JP2012129312A5 (ja) | ||
| CN103000517A (zh) | 半导体器件及其制造方法 | |
| TW200725713A (en) | Method to define a patern having shrunk critical dimension | |
| JP2012069936A5 (ja) | エッチング方法、半導体装置の作製方法、及び半導体装置 | |
| JP2010129978A (ja) | 半導体装置の製造方法 | |
| JP2017183668A5 (ja) | ||
| TWI301997B (en) | Method of manufacturing self-aligned contact opening | |
| TW201248714A (en) | Method of reducing microloading effect | |
| JP2012253291A (ja) | 炭化珪素半導体装置の製造方法 | |
| TW201225172A (en) | Manufacturing method for nanowires and semiconductor device thereof |