JP2011086933A5 - - Google Patents

Download PDF

Info

Publication number
JP2011086933A5
JP2011086933A5 JP2010223671A JP2010223671A JP2011086933A5 JP 2011086933 A5 JP2011086933 A5 JP 2011086933A5 JP 2010223671 A JP2010223671 A JP 2010223671A JP 2010223671 A JP2010223671 A JP 2010223671A JP 2011086933 A5 JP2011086933 A5 JP 2011086933A5
Authority
JP
Japan
Prior art keywords
film
semiconductor
forming
etching
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010223671A
Other languages
English (en)
Other versions
JP5851089B2 (ja
JP2011086933A (ja
Filing date
Publication date
Priority claimed from KR1020090099364A external-priority patent/KR20110042614A/ko
Application filed filed Critical
Publication of JP2011086933A publication Critical patent/JP2011086933A/ja
Publication of JP2011086933A5 publication Critical patent/JP2011086933A5/ja
Application granted granted Critical
Publication of JP5851089B2 publication Critical patent/JP5851089B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

上述の課題を解決するための半導体素子の形成方法及びこれらによって形成された半導体素子が提供される。
本発明の半導体素子の形成方法は、半導体基板上に高誘電膜を形成する段階と、前記高誘電膜上に金属含有膜を形成する段階と、前記金属含有膜上に多結晶半導体を含む半導体膜を形成する段階と、前記半導体膜を異方性エッチングする段階と、前記半導体膜及び前記半導体膜に隣接した領域に反応性窒素及び／または酸素含有ガスを提供し、エッチングされた前記半導体膜の少なくとも側壁上に前記半導体基板に対して傾く保護膜を形成する段階と、前記金属含有膜及び前記高誘電膜を異方性エッチングする段階とを含み、前記保護膜は、前記半導体基板に近い部位の幅が前記半導体基板に遠い部位の幅より広いことを特徴とする。
本発明の半導体素子の形成方法は、基板上に金属含有膜を形成する段階と、前記金属含有膜上に多結晶半導体を含む半導体膜を形成する段階と、前記半導体膜を異方性エッチングして前記多結晶半導体が前記半導体膜から離脱される段階と、前記半導体膜を異方性にエッチングする間に、反応性窒素及び／または酸素含有ガスを前記エッチングされた半導体膜に提供する段階と、前記金属含有膜を異方性エッチングする段階と、を含み、前記反応性窒素及び／または酸素含有ガスは、多結晶半導体と反応して保護パーティクルを形成することを特徴とする。
一態様において、前記多結晶半導体パーティクルは前記ゲートパターンの側壁上に不均一に配置され得る。

Claims (10)

  1. 半導体基板上に高誘電膜を形成する段階と、
    前記高誘電膜上に金属含有膜を形成する段階と、
    前記金属含有膜上に多結晶半導体を含む半導体膜を形成する段階と、
    前記半導体膜を異方性エッチングする段階と、
    前記半導体膜及び前記半導体膜に隣接した領域に反応性窒素及び／または酸素含有ガスを提供し、エッチングされた前記半導体膜の少なくとも側壁上に前記半導体基板に対して傾く保護膜を形成する段階と、
    前記金属含有膜及び前記高誘電膜を異方性エッチングする段階と、
    を含み、
    前記保護膜は、前記半導体基板に近い部位の幅が前記半導体基板に遠い部位の幅より広いことを特徴とする半導体素子の形成方法。
  2. 前記多結晶半導体の一部は前記異方性エッチングによって前記半導体膜から離脱し、離脱した前記多結晶半導体は前記反応性窒素及び／または前記酸素含有ガスによって窒化及び／または酸化されて保護パーティクルが形成されることを特徴とする請求項１に記載の半導体素子の形成方法。
  3. 前記保護パーティクルはエッチングされた前記半導体膜の側壁に付着して保護膜を形成することを特徴とする請求項３に記載の半導体素子の形成方法。
  4. 前記保護パーティクルは前記半導体膜と異なるエッチング選択比を有することを特徴とする請求項３に記載の半導体素子の形成方法。
  5. 前記金属含有膜は前記保護膜及びエッチングされた前記半導体膜をエッチングマスクとして使ってエッチングされることを特徴とする請求項３に記載の半導体素子の形成方法。
  6. 前記半導体基板は互いに異なる導電型のドーパントを含む第１領域及び第２領域を含み、前記高誘電膜、前記金属含有膜及び前記半導体膜は前記第１領域及び前記第２領域の前記半導体基板上に形成され、
    前記第２領域の前記高誘電膜及び前記金属含有膜の間にゲート導電膜を形成することをさらに含むことを特徴とする請求項１に記載の半導体素子の形成方法。
  7. 前記半導体膜をエッチングすることは、前記半導体膜の上部をエッチングすること及び前記半導体膜の下部をエッチングすることを含み、
    前記反応性窒素及び／または前記酸素含有ガスを提供することは前記半導体膜の上部をエッチングする段階と前記半導体膜の下部をエッチングする段階との間に実行されることを特徴とする請求項１に記載の半導体素子の形成方法。
  8. 前記半導体膜のエッチングと前記反応性窒素及び／または前記酸素含有ガスの提供を交互に複数回繰り返すことを含むことを特徴とする請求項１に記載の半導体素子の形成方法。
  9. 半導体基板と、
    前記半導体基板上に順に積層された高誘電パターン及び金属含有パターンと、
    前記金属含有パターン上の多結晶半導体を含むゲートパターンと、
    前記ゲートパターンの側壁上の保護膜と、
    を含み、
    前記保護膜は前記多結晶半導体の酸化物、窒化物及び／または酸窒化物を含むことを特徴とする半導体素子。
  10. 基板上に金属含有膜を形成する段階と、
    前記金属含有膜上に多結晶半導体を含む半導体膜を形成する段階と、
    前記半導体膜を異方性エッチングして前記多結晶半導体が前記半導体膜から離脱される段階と、
    前記半導体膜を異方性にエッチングする間に、反応性窒素及び／または酸素含有ガスを前記エッチングされた半導体膜に提供する段階と、
    前記金属含有膜を異方性エッチングする段階と、
    を含み、
    前記反応性窒素及び／または酸素含有ガスは、多結晶半導体と反応して保護パーティクルを形成することを特徴とする半導体素子の形成方法。
JP2010223671A 2009-10-19 2010-10-01 半導体素子の形成方法 Active JP5851089B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090099364A KR20110042614A (ko) 2009-10-19 2009-10-19 반도체 소자 및 그 형성방법
KR10-2009-0099364 2009-10-19

Publications (3)

Publication Number Publication Date
JP2011086933A JP2011086933A (ja) 2011-04-28
JP2011086933A5 true JP2011086933A5 (ja) 2013-11-14
JP5851089B2 JP5851089B2 (ja) 2016-02-03

Family

ID=43879621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010223671A Active JP5851089B2 (ja) 2009-10-19 2010-10-01 半導体素子の形成方法

Country Status (4)

Country Link
US (3) US8466023B2 (ja)
JP (1) JP5851089B2 (ja)
KR (1) KR20110042614A (ja)
TW (1) TWI506681B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110042614A (ko) 2009-10-19 2011-04-27 삼성전자주식회사 반도체 소자 및 그 형성방법
JP5933953B2 (ja) * 2011-10-06 2016-06-15 キヤノン株式会社 半導体装置の製造方法
US8803249B2 (en) * 2012-08-09 2014-08-12 Taiwan Semiconductor Manufacturing Co., Ltd. Profile pre-shaping for replacement poly gate interlayer dielectric
KR102167625B1 (ko) * 2013-10-24 2020-10-19 삼성전자주식회사 반도체 장치 및 그 제조 방법
WO2015117059A1 (en) 2014-02-03 2015-08-06 Alcoa Inc. Resistance welding fastener, apparatus and methods
WO2016061074A2 (en) 2014-10-13 2016-04-21 Alcoa Inc. Brazing sheet
EP3233360B1 (en) 2014-12-15 2022-09-28 Howmet Aerospace Inc. Resistance welding fastener, apparatus and methods for joining similar and dissimilar materials
KR102333699B1 (ko) 2014-12-19 2021-12-02 에스케이하이닉스 주식회사 고유전 금속 게이트스택의 에칭 방법
US10593034B2 (en) 2016-03-25 2020-03-17 Arconic Inc. Resistance welding fasteners, apparatus and methods for joining dissimilar materials and assessing joints made thereby
CN109585293B (zh) * 2017-09-29 2021-12-24 台湾积体电路制造股份有限公司 切割金属工艺中的基脚去除

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175171A (ja) * 1991-12-20 1993-07-13 Nippon Steel Corp ドライエッチング方法
AU5669794A (en) * 1992-12-11 1994-07-04 Intel Corporation A mos transistor having a composite gate electrode and method of fabrication
US5434093A (en) * 1994-08-10 1995-07-18 Intel Corporation Inverted spacer transistor
US6025232A (en) * 1997-11-12 2000-02-15 Micron Technology, Inc. Methods of forming field effect transistors and related field effect transistor constructions
US6344397B1 (en) * 2000-01-05 2002-02-05 Advanced Micro Devices, Inc. Semiconductor device having a gate electrode with enhanced electrical characteristics
US6316323B1 (en) * 2000-03-21 2001-11-13 United Microelectronics Corp. Method for forming bridge free silicide by reverse spacer
TW466609B (en) * 2000-08-17 2001-12-01 United Microelectronics Corp Manufacturing method and structure for polycide gate
US6551941B2 (en) * 2001-02-22 2003-04-22 Applied Materials, Inc. Method of forming a notched silicon-containing gate structure
DE10153619B4 (de) * 2001-10-31 2004-07-29 Infineon Technologies Ag Verfahren zur Herstellung eines Gate-Schichtenstapels für eine integrierte Schaltungsanordnung und integrierte Schaltungsanordnung
US6830975B2 (en) * 2002-01-31 2004-12-14 Micron Technology, Inc. Method of forming field effect transistor comprising at least one of a conductive metal or metal compound in electrical connection with transistor gate semiconductor material
CN100405612C (zh) * 2002-04-17 2008-07-23 松下电器产业株式会社 半导体装置及其制造方法
TW550686B (en) * 2002-08-15 2003-09-01 Nanya Technology Corp Floating gate and method thereof
US6806534B2 (en) * 2003-01-14 2004-10-19 International Business Machines Corporation Damascene method for improved MOS transistor
JP2005175171A (ja) 2003-12-10 2005-06-30 Fujikura Ltd Ｑスイッチ光ファイバレーザ
JP4580657B2 (ja) * 2004-01-30 2010-11-17 株式会社東芝 半導体装置およびその製造方法
US20060011949A1 (en) * 2004-07-18 2006-01-19 Chih-Wei Yang Metal-gate cmos device and fabrication method of making same
US7112479B2 (en) * 2004-08-27 2006-09-26 Micron Technology, Inc. Methods of forming gatelines and transistor devices
US7208424B2 (en) 2004-09-17 2007-04-24 Freescale Semiconductor, Inc. Method of forming a semiconductor device having a metal layer
KR100602098B1 (ko) * 2004-12-30 2006-07-19 동부일렉트로닉스 주식회사 채널 길이를 줄일 수 있는 트랜지스터 형성 방법
KR100645196B1 (ko) * 2005-03-10 2006-11-10 주식회사 하이닉스반도체 플래시 메모리 소자의 게이트 형성 방법
US7361561B2 (en) * 2005-06-24 2008-04-22 Freescale Semiconductor, Inc. Method of making a metal gate semiconductor device
EP1780779A3 (en) 2005-10-28 2008-06-11 Interuniversitair Microelektronica Centrum ( Imec) A plasma for patterning advanced gate stacks
JP2007123890A (ja) 2005-10-28 2007-05-17 Interuniv Micro Electronica Centrum Vzw 改良型ゲートスタックのパターン化用プラズマ
US20070202700A1 (en) 2006-02-27 2007-08-30 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
JP5015533B2 (ja) * 2006-09-22 2012-08-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7880241B2 (en) * 2007-02-23 2011-02-01 International Business Machines Corporation Low-temperature electrically activated gate electrode and method of fabricating same
KR100868768B1 (ko) 2007-02-28 2008-11-13 삼성전자주식회사 Ｃｍｏｓ 반도체 소자 및 그 제조방법
JP2009094106A (ja) * 2007-10-03 2009-04-30 Toshiba Corp 半導体装置の製造方法
US20090212332A1 (en) * 2008-02-21 2009-08-27 International Business Machines Corporation Field effect transistor with reduced overlap capacitance
KR20110042614A (ko) 2009-10-19 2011-04-27 삼성전자주식회사 반도체 소자 및 그 형성방법

Similar Documents

Publication Publication Date Title
JP2011086933A5 (ja)
TWI579929B (zh) 半導體裝置及其製造方法
CN104821277B (zh) 晶体管的形成方法
WO2013096031A3 (en) Highly selective spacer etch process with reduced sidewall spacer slimming
US20110260282A1 (en) Semiconductor device and manufacturing methods
JP2013118359A5 (ja)
WO2008061031B1 (en) Methods of etching a pattern layer to form staggered heights therein and intermediate semiconductor device structures
TWI521710B (zh) 半導體裝置結構及其形成方法
JP2012506149A5 (ja)
CN105244370B (zh) 金属栅极结构与其制作方法
JP2012199527A5 (ja) 半導体装置の作製方法
JP2014521229A5 (ja)
JP5851089B2 (ja) 半導体素子の形成方法
CN104752185B (zh) 金属栅极的形成方法
TW201916122A (zh) 半導體元件的製造方法
JP2015529017A5 (ja)
US7585727B2 (en) Method for fabricating semiconductor device having bulb-shaped recess gate
JP2013131587A5 (ja)
US20240243011A1 (en) Methods for Forming Stacked Layers and Devices Formed Thereof
US20150228546A1 (en) Semiconductor device and method of removing spacers on semiconductor device
JP2010263132A5 (ja)
JP2012129312A5 (ja)
JP2009135483A5 (ja)
JP2009283921A5 (ja)
CN104979162B (zh) 半导体器件及其制造方法