JP2011086933A - 半導体素子及びその形成方法 - Google Patents

半導体素子及びその形成方法 Download PDF

Info

Publication number
JP2011086933A
JP2011086933A JP2010223671A JP2010223671A JP2011086933A JP 2011086933 A JP2011086933 A JP 2011086933A JP 2010223671 A JP2010223671 A JP 2010223671A JP 2010223671 A JP2010223671 A JP 2010223671A JP 2011086933 A JP2011086933 A JP 2011086933A
Authority
JP
Japan
Prior art keywords
film
semiconductor
pattern
metal
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010223671A
Other languages
English (en)
Other versions
JP5851089B2 (ja
JP2011086933A5 (ja
Inventor
Chongkwang Chang
鍾光 張
Eishun Bun
永俊 文
Duck-Nam Kim
▲徳▼南 金
榮鐘 ▲鄭▼
Yeong-Jong Jeong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2011086933A publication Critical patent/JP2011086933A/ja
Publication of JP2011086933A5 publication Critical patent/JP2011086933A5/ja
Application granted granted Critical
Publication of JP5851089B2 publication Critical patent/JP5851089B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32138—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】エッチングによる損傷を抑制可能な半導体素子の形成方法及びこれによって形成された半導体素子を提供する。
【解決手段】半導体素子の形成方法は、半導体基板上に高誘電膜を形成する段階（Ｓ１）と、高誘電膜上に金属含有膜を形成する段階（Ｓ２）と、金属含有膜上に多結晶半導体を含む半導体膜を形成する段階（Ｓ３）と、半導体膜を異方性エッチングする段階（Ｓ４）と、半導体膜及び半導体膜に隣接した領域に反応性窒素及び／または酸素含有ガスを提供する段階（Ｓ５）と、金属含有膜及び高誘電膜を異方性エッチングする段階（Ｓ６）とを含む。
【選択図】図７

Description

本発明は、半導体素子及びその形成方法に関し、詳しくは、半導体膜と金属含有膜とを含む半導体素子及びその形成方法に関する。
半導体素子の高集積化の傾向に伴い、前記半導体素子を構成する構成要素の小型化が要求されている。しかし、装備などの制約によって、このような構成要素をより小さく形成するのは容易ではない。例えば、狭い線幅を有するパターンを形成するためのパターニング工程においての狭い線幅を有するパターンの場合、小さいエッチング損傷にも素子の特性が維持されない虞がある。
特開２００８−２１９００６号公報
本発明の課題は、エッチング損傷が最小化された半導体素子の形成方法及びこれらによって形成された半導体素子を提供することにある。
本発明の他の課題は、信頼性が向上した半導体素子及びその形成方法を提供することにある。
上述の課題を解決するための半導体素子の形成方法及びこれらによって形成された半導体素子が提供される。
本発明の半導体素子の形成方法は、半導体基板上に高誘電膜を形成する段階と、前記高誘電膜上に金属含有膜を形成する段階と、前記金属含有膜上に多結晶半導体を含む半導体膜を形成する段階と、前記半導体膜を異方性エッチングする段階と、前記半導体膜及び前記半導体膜に隣接した領域に反応性窒素及び／または酸素含有ガスを提供する段階と、前記金属含有膜及び前記高誘電膜を異方性エッチングする段階とを含むことができる。
一態様において、前記多結晶半導体の一部は前記異方性エッチングによって前記半導体膜から離脱することができる。離脱した前記多結晶半導体は前記反応性窒素及び／または前記酸素含有ガスによって窒化及び／または酸化されて保護パーティクルを形成することができる。
一態様において、前記保護パーティクルがエッチングされた前記半導体膜の側壁に付着して保護膜を形成することができる。前記保護パーティクルは前記半導体膜と異なるエッチング選択比を有することができる。
一態様において、前記金属含有膜は前記保護膜及びエッチングされた前記半導体膜をエッチングマスクとして使ってエッチングされ得る。
一態様において、前記半導体基板は互いに異なる導電型のドーパントを含む第１領域及び第２領域を含み、前記高誘電膜、前記金属含有膜及び前記半導体膜は前記第１領域及び前記第２領域の前記半導体基板上に形成される。前記第２領域の前記高誘電膜及び前記金属含有膜の間にゲート導電膜が形成される。
一態様において、前記ゲート導電膜は複数の導電性金属化合物層を含むことができる。複数の前記導電性金属化合物層の間に他の高誘電膜がさらに形成され得る。
一態様において、前記半導体膜をエッチングすることは、前記半導体膜の上部をエッチングすること及び前記半導体膜の下部をエッチングすることを含むことができる。前記反応性窒素及び／または前記酸素含有ガスを提供することは前記半導体膜の上部をエッチングする段階と、前記下部半導体膜の下部をエッチングする段階との間に実行される。
一態様において、前記半導体膜のエッチングと前記反応性窒素及び／または前記酸素含有ガスの提供は交互に複数回繰り返して実行することができる。
一態様において、前記反応性窒素及び／または前記酸素含有ガスを提供することによって、前記金属含有膜のエッチング副産物が窒化及び／または酸化される。
本発明の半導体素子は、半導体基板、前記半導体基板上に順に積層された高誘電パターン及び金属含有パターン、前記金属含有パターン上の多結晶半導体を含むゲートパターン、及び前記ゲートパターンの側壁上の保護膜を含むことができる。前記保護膜は前記多結晶半導体の酸化物、窒化物及び／または酸窒化物を含むことができる。
一態様において、前記保護膜は酸化及び／または窒化された多結晶半導体パーティクルを含むことができる。
一態様において、前記多結晶半導体パーティクルは前記ゲートパターンの側壁上に不均一に配置され得る。
一態様において、前記保護膜は互いに異なる厚さの上部及び下部を有することができる。
一態様において、前記半導体基板は第１領域及び第２領域を含み、前記高誘電パターン、金属含有パターン及びゲートパターンは前記第１領域及び第２領域の前記半導体基板上に配置される。前記半導体素子は前記第２領域の前記高誘電パターン及び前記金属含有パターンの間に選択的に介在されたゲート導電パターンをさらに含むことができる。
一態様において、前記半導体基板の第１領域は第１導電型のドーパントがドーピングされた第１ウェル領域を含み、前記半導体基板の第２領域は第２導電型のドーパントがドーピングされた第２ウェル領域を含むことができる。
一態様において、前記保護膜は前記金属含有膜のエッチング副産物の窒化物、酸化物及び／または酸窒化物をさらに含むことができる。
一態様において、前記ゲートパターンの側壁は前記ゲートパターンの底と鋭角をなすことができる。
一態様において、前記ゲートパターンの側壁は前記半導体基板に対して実質的に垂直である。
（発明の効果）
本発明によれば、半導体膜の異方性エッチングの途中または以後に反応性窒素及び／または酸素含有ガスが提供される。前記反応性窒素及び／または酸素含有ガスの提供によってエッチングされる半導体膜の側壁の所望しない損傷を防止することができる。これによって、エッチング損傷が最小化された半導体素子を形成することができる。また、前記エッチング損傷が最小化された半導体素子は高い信頼性を有することができる。
本発明の第１実施形態による半導体素子を示す模式図である。 図１Ａに示したＡ領域の拡大図である。 本発明の第２実施形態の変形例による半導体素子を示す模式図である。 図２Ａに示したＢ領域の拡大図である。 本発明の第３実施形態による半導体素子の形成方法を説明するための断面図である。 本発明の第３実施形態による半導体素子の形成方法を説明するための断面図である。 本発明の第３実施形態による半導体素子の形成方法を説明するための断面図である。 本発明の第４実施形態による半導体素子を示す模式図である。 図４Ａに示したＡ領域の拡大図である。 本発明の第５実施形態の変形例による半導体素子を示す模式図である。 図５Ａに示したＢ領域の拡大図である。 本発明の第６実施形態による半導体素子の形成方法を説明するための断面図である。 本発明の第６実施形態による半導体素子の形成方法を説明するための断面図である。 本発明の第６実施形態による半導体素子の形成方法を説明するための断面図である。 本発明の第６実施形態による半導体素子の形成方法を説明するための断面図である。 本発明の実施形態による半導体素子の形成方法を説明するためのフローチャートである。
以下、添付の図を参照して、本発明の実施形態による半導体素子及びその形成方法を説明する。説明される実施形態は本発明の思想を当業者が容易に理解するように提供されるものであり、これによって本発明が限定されない。本発明の実施形態は本発明の技術的思想及び範囲内で他の形態に変形可能である。本明細書において、‘及び／または’は前後に並べた構成要素のうちの少なくとも１つを含む意味として使われた。本明細書において、一構成要素が異なる構成要素‘上に’位置するとは、一構成要素上に異なる構成要素が直接位置し、前記一構成要素上に第３の構成要素がさらに位置することができるという意味も含む。本明細書の各構成要素または部分などを第１、第２などの表現を使って指称したが、これは明確な説明のために使われた表現であり、これによって限定されない。図面に表現された構成要素の厚さ及び相対的な厚さは本発明の実施形態を明確に表現するために誇張されている。また、本明細書の上部及び下部などの位置に係わる表現は説明を明らかにするための相対的な表現として、絶対的な構成要素間の位置を限定するものではない。同一の構成要素には同一の図面符号を使った。
（第１実施形態）
図１Ａ及び図１Ｂを参照して、本発明の第１実施形態による半導体素子を説明する。図１Ｂは、図１Ａに示したＡ領域を拡大した図である。半導体基板１００が提供される。半導体基板１００は第１導電型のドーパントがドーピングされたウェル領域（図示しない）を含むことができる。半導体基板１００内にソース／ドレイン領域１０２が配置されている。ソース／ドレイン領域１０２は前記第１導電型と反対の導電型である第２導電型のドーパントがドーピングされた領域であり得る。
ソース／ドレイン領域１０２の間の半導体基板１００上にゲート絶縁パターン１１２、金属含有パターン１３３及びゲートパターン１４２が順に積層される。
ゲート絶縁パターン１１２は酸化シリコン（ＳｉＯ2）に比較して高い誘電率を有する絶縁物質を含むことができる。すなわち、ゲート絶縁パターン１１２は高誘電膜であり得る。ゲート絶縁パターン１１２は、Ｈｆ、Ｚｒ、Ａｌ、Ｔｉ、Ｌａ、Ｙ、Ｇｄ及びＴａのうちの少なくとも１つの金属を含む金属酸化物、金属シリコン酸化物または金属シリコン酸窒化物を含むことができる。例えば、ゲート絶縁パターン１１２はＨｆＳｉＯＮを含むことができる。
金属含有パターン１３３はゲート絶縁パターン１１２上に配置され、ゲート絶縁パターン１１２の一部側壁と球面をなす側壁を有することができる。金属含有パターン１３３の上部面の端１３５Ａは陥没され得る。すなわち、金属含有パターン１３３の端１３５Ａの高さは金属含有パターン１３３の中心部の高さより低いことがある。
金属含有パターン１３３は導電性金属化合物を含むことができる。例えば、金属含有パターン１３３は導電性金属窒化物を含むことができる。金属含有パターン１３３はＴｉ、Ｔａ、Ｗ、Ｍｏ、Ａｌ、Ｈｆ及びＺｒのうちで選択された少なくとも１つの金属の窒化物を含むことができる。
ゲートパターン１４２はドーパントがドーピングされた半導体を含むことができる。ゲートパターン１４２はｎ型またはｐ型のドーパントがドーピングされた多結晶半導体を含むことができる。例えば、ゲートパターン１４２は多結晶シリコンを含むことができる。ゲートパターン１４２の最上部の幅と最下部の幅は異なることができる。例えば、ゲートパターン１４２の最上部の幅はゲートパターン１４２の最下部の幅より広いことがある。これによって、ゲートパターン１４２の側壁とゲートパターン１４２の底面は鈍角を成すことができる。
ゲートパターン１４２の側壁上に保護膜１５１が配置される。保護膜１５１は金属含有パターン１３３の端１３５Ａ部分上に配置される。示したことと異なり、金属含有パターン１３３は陥没しない端を有し、前記陥没しない端上に保護膜１５１が配置されることもある。保護膜１５１はゲートパターン１４２の側壁上に不規則に付着した複数の保護パーティクルを含むことができる。前記保護パーティクルは互いに異なる大きさを有することができる。本実施形態において、保護膜１５１の下部分を構成する前記保護パーティクルの数は保護膜１５１の上部を構成する保護パーティクルの数より多いことがある。これによって、保護膜１５１は相対的に厚い下部分と相対的に薄い上部を含むことができる。前記保護パーティクルはゲートパターン１４２の側壁上に不規則に配列され得る。
保護膜１５１の厚さは不均一であり得る。例えば、保護膜１５１の下部分の前記保護パーティクルの数は保護膜１５１の上部のパーティクルの数より多いことがある。これによって、保護膜１５１は相対的に厚い下部分と相対的に薄い上部を含むことができる。これと異なり、保護膜１５１の厚さは前記保護パーティクルの配列によって多様に変化することができる。
保護膜１５１に含まれた保護パーティクルはゲートパターン１４２に含まれた物質の酸化物、窒化物及び／または酸窒化物を含むことができる。例えば、前記保護パーティクルは多結晶半導体の酸化物、多結晶半導体の窒化物及び／または多結晶半導体の酸窒化物を含むことができる。本実施形態において、前記保護パーティクルは表面が酸化及び／または窒化された半導体パーティクルを含むことができる。保護膜１５１によってゲートパターン１４２の側壁は保護される。
これに加えて、保護膜１５１は金属含有パターン１３３に含まれた物質の酸化物、窒化物及び／または酸窒化物をさらに含むことができる。例えば、保護膜１５１はＴｉ、Ｔａ、Ｗ、Ｍｏ、Ａｌ、Ｈｆ及びＺｒのうちで選択された少なくとも１つの酸化物、窒化物及び／または酸窒化物をさらに含むことができる。
（第２実施形態）
図２Ａ及び図２Ｂを参照して、本発明の第２実施形態を説明する。図２Ｂは、図２Ａに示したＢ領域を拡大した図である。図１Ａを参照して説明した構成要素に対する説明は省略する。
ゲート絶縁パターン１１２上に金属含有パターン１３４が配置される。金属含有パターン１３４はゲート絶縁パターン１１２の側壁と球面を成す側壁を有する。金属含有パターン１３４は導電性金属化合物を含むことができる。例えば、金属含有パターン１３４はＴｉ、Ｔａ、Ｗ、Ｍｏ、Ａｌ、Ｈｆ及びＺｒのうちで選択された少なくとも１つの酸化物、窒化物及び／または酸窒化物をさらに含むことができる。
金属含有パターン１３４上にゲートパターン１４４が配置される。ゲートパターン１４４は陥没した側壁１４５を有することができる。陥没した側壁１４５を含むゲートパターン１４４の側壁上に保護膜１５３が配置される。保護膜１５３はゲートパターン１４４の陥没した側壁１４５上に不規則に付着した複数の保護パーティクルを含むことができる。本実施形態において、前記保護パーティクルは互いに異なる大きさを有することができる。前記保護パーティクルはゲートパターン１４４の側壁上に不均一に配列され得る。
保護膜１５３の厚さは不均一であり得る。例えば、保護膜１５３の下部分の前記保護パーティクルの数は保護膜１５３の上部のパーティクルの数より多いことがある。これによって、保護膜１５３は相対的に厚い下部分と相対的に薄い上部を含むことができる。これと異なり、保護膜１５３の厚さは前記保護パーティクルの配列によって多様に変化することができる。
保護膜１５３に含まれた保護パーティクルはゲートパターン１４４に含まれた物質の酸化物、窒化物及び／または酸窒化物を含むことができる。例えば、前記保護パーティクルは多結晶半導体の酸化物、多結晶半導体の窒化物及び／または多結晶半導体の酸窒化物を含むことができる。本実施形態において、前記保護パーティクルは酸化及び／または窒化された半導体パーティクルを含むことができる。
（第３実施形態）
図１Ａ、図１Ｂ、図３Ａ〜図３Ｃ及び図７を参照して、本発明の第３実施形態による半導体素子の形成方法を説明する。図１Ａ及び図１Ｂを参照して説明した内容は省略することができる。
図３Ａ及び図７を参照すれば、半導体基板１００上にゲート絶縁膜１１１が形成される（Ｓ１）。ゲート絶縁膜１１１を形成する前に、半導体基板１００内にドーパントをドーピングしてウェル領域を形成することができる。ゲート絶縁膜１１１は高誘電率を有する絶縁物質を含むことができる。例えば、ゲート絶縁膜１１１はＨｆ、Ｚｒ、Ａｌ、Ｔｉ、Ｌａ、Ｙ、Ｇｄ及びＴａのうちで選択された少なくとも１つの金属を含む金属酸化物、金属シリコン酸化物または金属シリコン酸窒化物を含むことができる。例えば、ゲート絶縁膜１１１はＨｆＳｉＯＮを含むことができる。
ゲート絶縁膜１１１上に金属含有膜１３２が形成される（Ｓ２）。金属含有膜１３２は導電性金属化合物を含むことができる。金属含有膜１３２はゲート絶縁膜１１１と異なるエッチング選択比を有する物質を含むことができる。金属含有膜１３２はＴｉ、Ｔａ、Ｗ、Ｍｏ、Ａｌ、Ｈｆ及びＺｒのうちで選択された少なくとも１つの窒化物であり得る。例えば、金属含有膜１３２は窒化チタン（ＴｉＮ）を含むことができる。
金属含有膜１３２上に半導体膜１４１が形成される（Ｓ３）。半導体膜１４１は多結晶シリコンを含むことができる。半導体膜１４１は化学気相蒸着法及び原子層蒸着法を含む多様な蒸着方法のうちで選択された少なくとも１つの方法により形成することができる。例えば、半導体膜１４１は低圧化学気相蒸着（ＬＰＣＶＤ）法によって形成することができる。
半導体膜１４１上にマスクパターン１６０が形成される。マスクパターン１６０は半導体膜１４１の一部を覆うことができる。
図３Ｂ、図３Ｃ及び図７を参照すれば、マスクパターン１６０をエッチングマスクとして使って半導体膜１４１がエッチングされる（Ｓ４）。図３Ｂは、一部がエッチングされた半導体膜１４１Ａを示す工程断面図であり、図３Ｃは、半導体膜１４１が十分にエッチングされてゲートパターン１４２が形成された時の工程断面図である。半導体膜１４１のエッチングは半導体膜１４１に対して高いエッチング選択比を有するエッチング剤（ｅｔｃｈａｎｔ）を使って実行することができる。
半導体膜１４１はハロゲン元素を含むエッチングガス、例えば、ＨＢｒガスを利用してエッチングすることができる。具体的に、半導体膜１４１をエッチングすることは、数十乃至数千（Ｗ）のソースパワー（ｓｏｕｒｃｅ ｐｏｗｅｒ）及びバックバイアスパワー（ｂａｃｋ−ｂｉａｓｐｏｗｅｒ）で、数乃至数百ｓｃｃｍのＨＢｒガスを提供することを含むことができる。本実施形態において、半導体膜１４１をエッチングすることは酸素（Ｏ2）及びヘリウム（Ｈｅ）ガスのうちで選択された少なくとも１つを提供することをさらに含むことができる。
半導体膜１４１のエッチングの時、多結晶半導体のパーティクルがエッチング副産物として発生することができる。図３Ｂを参照すれば、一部がエッチングされた半導体膜１４１Ａの上部内に微細トレンチ１３５が形成される。これと異なり、半導体膜１４１に対するエッチングが十分に進行された以後には図３Ｃに示したように、金属含有膜１３２を構成する金属含有パーティクルがエッチング副産物として発生することができる。この場合、金属含有膜１３２の上部内に微細トレンチ１３５Ａが形成される。前記エッチング副産物は前記エッチング剤と一部がエッチングされた半導体膜１４１Ａまたは前記エッチング剤と金属含有膜１３２が衝突する部分、例えば、微細トレンチ１３５、１３５Ａで形成されて、一部がエッチングされた半導体膜１４１Ａまたは金属含有膜１３２から取れることができる。
半導体膜１４１のエッチングが実行されている反応チャンバ内に反応性窒素及び／または酸素含有ガスが提供される（Ｓ５）。前記反応性窒素及び／または酸素含有ガスは半導体膜１４１のエッチング工程実行の途中に提供することができる。例えば、半導体膜１４１の上部をエッチングして、前記反応性窒素及び／または酸素含有ガスが提供された後、半導体膜１４１の下部をエッチングすることができる。これと異なり、半導体膜１４１のエッチングと前記反応性窒素及び／または酸素含有ガスの提供が交互に実行されることもある。前記反応性窒素及び／または酸素含有ガスは半導体膜１４１を構成する物質、例えば多結晶シリコンを窒化及び／または酸化させることができるガスを含むことができる。前記反応性窒素及び／または酸素含有ガスは例えば、Ｏ2、Ｏ3及びＮ2Ｈ2のうちで選択された少なくとも１つを含むことができる。
前記反応性窒素及び／または酸素含有ガスによって半導体膜１４１のエッチングの時発生したエッチング副産物が窒化及び／または酸化され得る。例えば、多結晶半導体パーティクル及び／または前記金属含有パーティクルの少なくとも一部が窒化及び／または酸化され得る。前記窒化及び／または酸化されたパーティクルは一部がエッチングされた半導体膜１４１Ａの側壁に付着することができる。一部がエッチングされた半導体膜１４１Ａに付着した前記窒化及び／または酸化されたパーティクルは一部がエッチングされた半導体膜１４１Ａの側壁を保護する保護パーティクルであり得る。一部がエッチングされた半導体膜１４１Ａの側壁に付着した前記保護パーティクルは保護膜１５１を構成することができる。
本実施形態において、前記エッチング副産物は前記エッチング剤と一部がエッチングされた半導体膜１４１Ａが接する領域で形成され得る。例えば、前記エッチング副産物は微細トレンチ１３５、１３５Ａで形成され得る。したがって、酸化及び／または窒化された前記エッチング副産物、すなわち、保護パーティクルの多数が微細トレンチ１３５、１３５Ａに隣接したゲートパターン１４２の下部側壁に付着することができる。一方、ゲートパターン１４２の上部側壁には前記下部側壁に比較して少ない数の保護パーティクルが付着することができる。これによって、前記保護パーティクルを含む保護膜１５１は相対的に厚い下部及び相対的に薄い上部を含むことができる。これと異なり、前記反応性窒素及び／または酸素の注入時間及び／または注入時期によって保護膜１５１の厚さ及び相対的厚さは異なるように調節することができる。
前記保護パーティクルは、半導体膜１４１のエッチングの時使われるエッチング剤に対して半導体膜１４１より低いエッチング率を有することができる。例えば、前記保護パーティクルが前記エッチング剤によってエッチングされる割合は多結晶半導体が前記エッチング剤によってエッチングされる割合より低いことがある。
異方性エッチングで、エッチング剤の一部がエッチング対象膜から衝突及び反射してエッチング対象膜を再びエッチングすることができる。例えば、一部がエッチングされた半導体膜１４１Ａの上部面で反射したエッチング剤の一部がエッチングされた半導体膜１４１Ａの側壁１４５と衝突することができる。これによって、一部がエッチングされた半導体膜１４１Ａ及び半導体膜１４１のエッチングによって形成されるゲートパターン１４２の側壁１４５にネガティブプロファイルが発生することができる。
しかし、本実施形態によって、一部がエッチングされた半導体膜１４１Ａの側壁上にエッチングされた半導体膜１４１Ａと異なるエッチング選択比を有する保護膜１５１が形成される場合、一部がエッチングされた半導体膜１４１Ａの側壁の所望しないエッチングを防止することができる。すなわち、前記ネガティブプロファイルを最小化することができる。したがって、一部がエッチングされた半導体膜１４１Ａをエッチングして形成されるゲートパターン１４２の特性が向上することができる。
提供される前記反応性窒素及び／または酸素含有ガスの注入時間及び／または注入時期によって、保護膜１５１は多様な形態に形成可能である。例えば、図１Ａに示したように、ゲートパターン１４２の側壁の全面上に保護膜１５１が形成される。これと異なり、図２Ａに示したように、ゲートパターン１４４の一部側壁上に保護膜１５３が形成されることも可能である。
再び図１Ａを参照すれば、マスクパターン１６０、ゲートパターン１４２及び保護膜１５１をエッチングマスクとして使って、金属含有膜１３２及びゲート絶縁膜１１１がエッチングされる（Ｓ６）。ゲートパターン１４２が保護された側壁によって金属含有膜１３３及びゲート絶縁膜１１１のエッチングの時の欠陷を最小化することができる。具体的に、ゲートパターン１４２の側壁上に保護膜１５１が形成されない場合、ゲートパターン１４２の側壁、特にゲートパターン１４２の下部側壁でネガティブプロファイルが形成され得る。ネガティブプロファイルを有するゲートパターン１４２をエッチングマスクとしてエッチングされた金属含有膜１３３及びゲート絶縁膜１１１は前記ネガティブプロファイルを有するゲートパターン１４２の側壁に自己整列されるので、金属含有膜１３３の特性も劣化することができる。
これと異なり、本実施形態によって、ゲートパターン１４２の側壁が保護される場合、ゲートパターン１４２の側壁が保護されると共に、ゲートパターン１４２をマスクとしてエッチングされる金属含有膜１３３及びゲート絶縁膜１１１の側壁も保護され得る。したがって、これによって形成される半導体素子の信頼性が向上することができる。
ゲートパターン１４２をイオン注入マスクとしてゲートパターン１４２に隣接した半導体基板１００内にソース／ドレイン領域１０２が形成される。ソース／ドレイン領域１０２は前記第１導電型と反対の導電型を有する第２導電型のドーパントを半導体基板１００内に注入することによって形成される。
（第４実施形態）
図４Ａ及び図４Ｂを参照して本発明の第４実施形態による半導体素子を説明する。図４Ｂは、図４ＡのＡ領域を拡大した図である。第１領域及び第２領域を含む半導体基板２００が提供される。前記第１領域及び前記第２領域は素子分離膜２０１によって分離する。前記第１領域の半導体基板２００は第１導電型のドーパントがドーピングされた第１ウェル領域２０４を含み、前記第２領域の半導体基板２００は第２導電型のドーパントがドーピングされた第２ウェル領域２０５を含むことができる。第１ウェル領域２０４内には第２導電型のドーパントがドーピングされた第１ソース／ドレイン領域２０２が配置され、第２ウェル領域２０５内には第１導電型のドーパントがドーピングされた第２ソース／ドレイン領域２０３が配置される。
第１ソース／ドレイン領域２０２の間の半導体基板２００上に第１下部ゲート絶縁パターン２１２、第１上部ゲート絶縁パターン２３３、第１金属含有パターン２３７及び第１ゲートパターン２４２が順に積層される。
第１下部ゲート絶縁パターン２１２及び第１上部ゲート絶縁パターン２３３は高誘電物質を含むことができる。第１下部ゲート絶縁パターン２１２はＨｆ、Ｚｒ、Ａl、Ｔｉ、Ｌａ、Ｙ、Ｇｄ及びＴａのうちの少なくとも１つの金属を含む金属酸化物、金属シリコン酸化物または金属シリコン酸窒化物を含むことができる。例えば、ゲート絶縁パターン２１２はＨｆＳｉＯＮを含むことができる。第１上部ゲート絶縁パターン２３３はランタン族金属の酸化物を含むことができる。示したことと異なり、第１下部ゲート絶縁パターン２１２及び第１上部ゲート絶縁パターン２３３のうちのいずれか１つは省略可能である。
第１金属含有パターン２３７は導電性金属化合物を含むことができる。例えば、第１金属含有パターン２３７はＴｉ、Ｔａ、Ｗ、Ｍｏ、Ａｌ、Ｈｆ及びＺｒのうちで選択された少なくとも１つの窒化物であり得る。例えば、第１金属含有パターン２３７は窒化チタン（ＴｉＮ）を含むことができる。本実施形態において、第１金属含有パターン２３７は陥没した端２３５Ａを有することができる。
第１ゲートパターン２４２は半導体基板２００の平面に対して傾いた側壁を有することができる。例えば、第１ゲートパターン２４２は互いに異なる幅を有する上部と下部とを含み、前記下部の幅が前記上部の幅より狭いことがある。第１ゲートパターン２４２は多結晶半導体を含むことができる。例えば、第１ゲートパターン２４２は多結晶シリコンを含むことができる。
第１ゲートパターン２４２の側壁上に第１保護膜２５１が配置される。本実施形態において、第１保護膜２５１は第１金属含有パターン２３７の陥没した端２３５Ａまで延長することができる。第１保護膜２５１は保護パーティクルを含むことができる。前記保護パーティクルは多結晶半導体パーティクルの酸化物、窒化物及び／または酸窒化物を含むことができる。本実施形態において、前記保護パーティクルは第１金属含有パターン２３７を構成する物質の酸化物、窒化物及び／または酸窒化物をさらに含むことができる。第１ゲートパターン２４２の下部側壁に付着した前記保護パーティクルの数が第１ゲートパターン２４２の上部側壁に付着した前記保護パーティクルの数より多いことがある。これによって、第１保護膜２５１の下部は第１保護膜２５１の上部より厚いことがある。
第２ソース／ドレイン領域２０４の間の半導体基板２００上に第２下部ゲート絶縁パターン２１３、下部ゲート導電パターン２２３、薄膜パターン２２５、上部ゲート導電パターン２２７、第２上部ゲート絶縁パターン２３４、第２金属含有パターン２３８及び第２ゲートパターン２４３が順に積層される。本実施形態において、薄膜パターン２２５が省略され、下部ゲート導電パターン２２３と上部ゲート導電パターン２２７が直接接することもできる。
第２下部ゲート絶縁パターン２１３は高誘電物質を含むことができる。第２下部ゲート絶縁パターン２１３はＨｆ、Ｚｒ、Ａｌ、Ｔｉ、Ｌａ、Ｙ、Ｇｄ及びＴａのうちの少なくとも１つの金属を含む金属酸化物、金属シリコン酸化物または金属シリコン酸窒化物を含むことができる。例えば、第２下部ゲート絶縁パターン２１３はＨｆＳｉＯＮを含むことができる。
下部ゲート導電パターン２２３及び上部ゲート導電パターン２２７は導電性金属化合物を含むことができる。例えば、下部ゲート導電パターン２２３及び上部ゲート導電パターン２２７はＴｉ、Ｔａ、Ｗ、Ｍｏ、Ａｌ、Ｈｆ及びＺｒのうちで選択された少なくとも１つの窒化物であり得る。本実施形態において、下部及び上部ゲート導電パターン２２３、２２７は非金属不純物をさらに含むことができる。下部ゲート導電パターン２２３と上部ゲート導電パターン２２７は互いに異なる特性を有することができる。例えば、下部ゲート導電パターン２２３と上部ゲート導電パターン２２７は互いに異なる厚さを有することができる。また、下部ゲート導電パターン２２３と上部ゲート導電パターン２２７は互いに異なる含量比の元素を含むことができる。
下部ゲート導電パターン２２３及び上部ゲート導電パターン２２７によって、下部及び上部ゲート導電パターン２２３、２２７及び第２ゲートパターン２４３を含むゲート構造物の仕事関数が制御され得る。例えば、前記第１領域の第１ゲートパターン２４２と前記第２領域の第２ゲートパターン２４３は同一の物質で形成され、第２ゲートパターン２４３と半導体基板２００との間に選択的にゲート導電パターン２２３、２２７が挿入され得る。これによって、前記第２領域の前記ゲート構造物の仕事関数が選択的に制御され得る。したがって、第１領域のトランジスタと第２領域のトランジスタは互いに異なるスレッショルド電圧値を有することができる。
下部ゲート導電パターン２２３と上部ゲート導電パターン２２７との間に薄膜パターン２２５が介在される。薄膜パターン２２５は例えば、ランタン族元素の酸化物を含むことができる。薄膜パターン２２５は下部ゲート導電パターン２２３及び上部ゲート導電パターン２２７に比較して薄い厚さを有することができる。例えば、下部ゲート導電パターン２２３及び上部ゲート導電パターン２２７は数十Åの厚さを有し、薄膜パターン２２５は数Åの厚さを有することができる。示したところと異なり、薄膜パターン２２５は省略可能である。
第２上部ゲート絶縁パターン２３４は高誘電物質を含むことができる。第２上部ゲート絶縁パターン２３４はランタン族金属の酸化物を含むことができる。
第２金属含有パターン２３８は導電性金属化合物を含むことができる。例えば、第２金属含有パターン２３８はＴｉ、Ｔａ、Ｗ、Ｍｏ、Ａｌ、Ｈｆ及びＺｒのうちで選択された少なくとも１つの窒化物であり得る。例えば、第２金属含有パターン２３８は窒化チタン（ＴｉＮ）を含むことができる。第２金属含有パターン２３８は第１金属含有パターン２３７と実質的に同一の物質を含むことができる。本実施形態において、第２金属含有パターン２３８は陥没した端２３５Ａを有することができる。
第２ゲートパターン２４３は半導体基板２００の平面に対して傾いた側壁を有することができる。例えば、第２ゲートパターン２４３は互いに異なる幅を有する上部と下部とを含み、前記下部の幅が前記上部の幅より狭いことがある。本実施形態において、第２ゲートパターン２４３の最上部と最下部の幅の差は第１ゲートパターン２４２の最上部と最下部の幅の差より小さいことがある。すなわち、２ゲートパターン２４３の側壁は第１ゲートパターン２４３の側壁より半導体基板２００の平面に対してより小さく傾くことができる。
第２ゲートパターン２４３の側壁上に第２保護膜２５２が配置される。本実施形態において、第２保護膜２５２は第２金属含有パターン２３８の陥没した端２３５Ａまで延長することができる。第２保護膜２５２は保護パーティクルを含むことができる。例えば、前記保護パーティクルは多結晶半導体パーティクルの酸化物、窒化物及び／または酸窒化物を含むことができる。本実施形態において、前記保護パーティクルは第２金属含有パターン２３８を構成する物質の酸化物、窒化物及び／または酸窒化物をさらに含むことができる。
第２ゲートパターン２４３の下部側壁に付着した前記保護パーティクルの数が第２ゲートパターン２４３の上部側壁に付着した前記保護パーティクルの数より多いことがある。これによって、第２保護膜２５２の下部は第２保護膜２５２の上部より厚いことがある。本実施形態において、第２保護膜２５２と第１保護膜２５１の厚さは互いに異なることができる。例えば、第２保護膜２５２の厚さが第１保護膜２５１の厚さより厚いことがある。
（第５実施形態）
第１及び第２ゲートパターン２４２、２４３と第１及び第２保護膜２５１、２５２の形態は変形可能である。
本発明の第５実施形態を示す図５Ａ及び図５Ｂを参照すれば、第１ゲートパターン２４４及び第２ゲートパターン２４７の側壁は第１及び第２陥没部２４５、２４８を含むことができる。第１及び第２陥没部２４５、２４８は前記側壁端の以外の部分、例えば、前記側壁の中間に配置され得る。第１及び第２陥没部２４５、２４８内に第１及び第２保護膜２５３、２５４が配置され得る。第１及び第２保護膜２５３、２５４は保護パーティクルを含むことができる。前記保護パーティクルは第１及び第２ゲートパターン２４４、２４７に含まれた物質のうちの少なくとも１つを含むことができる。第１及び第２保護膜２５３、２５４は上述の図４Ａを参照して説明した第１及び第２保護膜２５１、２５２と実質的に同一の保護パーティクルを含むことができる。
（第６実施形態）
図４Ａ、図４Ｂ、図６Ａ〜図６Ｃ及び図７を参照して本発明の第６実施形態による半導体素子の形成方法を説明する。
図６Ａ及び図７を参照すれば、半導体基板２００内に素子分離膜２０１が形成される。素子分離膜２０１は半導体基板２００を第１領域及び第２領域に分離することができる。半導体基板２００内に第１ウェル領域２０４及び第２ウェル領域２０５が形成される。第１ウェル領域２０４及び第２ウェル領域２０５は互いに異なる導電型のドーパントがドーピングされ得る。例えば、第１ウェル領域２０４はｐ型のドーパントがドーピングされ、第２ウェル領域２０５はｎ型のドーパントがドーピングされ得る。
半導体基板２００上に下部ゲート絶縁膜２１１が形成される（Ｓ１）。下部ゲート絶縁膜２１１は前記第１領域及び第２領域の半導体基板２００の全面上に形成される。下部ゲート絶縁膜２１１は高誘電膜を有する絶縁物質を含む。例えば、下部ゲート絶縁膜２１１はＨｆＳｉＯＮを含むことができる。下部ゲート絶縁膜２１１は原子層蒸着法及び化学気相蒸着法を含む多様な蒸着法のうちで選択された少なくとも１つによって形成され得る。
前記第２領域の半導体基板２００上に選択的に下部ゲート導電膜２２２、薄膜２２４及び上部ゲート導電膜２２６が形成される。下部ゲート導電膜２２２、薄膜２２４及び上部ゲート導電膜２２６は半導体基板２００上に導電膜、高誘電膜及び導電膜を順に積層した後、前記第１領域の半導体基板２００上の膜を選択的に除去して形成され得る。
図６Ｂに示すように、半導体基板２００上に上部ゲート絶縁膜２３２が形成される。上部ゲート絶縁膜２３２は前記第１領域及び前記第２領域の半導体基板２００及び下部ゲート絶縁膜２１１上に形成される。上部ゲート絶縁膜２３２は高誘電率を有する絶縁膜であり得る。例えば、上部ゲート絶縁膜２３２はランタン族金属のうちで選択された少なくとも１つの酸化物、窒化物及び／または酸窒化物を含むことができる。
上部ゲート絶縁膜２３２上に金属含有膜２３６が形成される。金属含有膜２３６は前記第１領域及び前記第２領域の上部ゲート絶縁膜２３２上に形成される。金属含有膜２３６は導電性金属化合物を含むことができる。例えば、金属含有膜２３６は金属窒化物を含むことができる。
金属含有膜２３６上に半導体膜２４１が形成される。半導体膜２４１は多結晶半導体を含むことができる。半導体膜２４１は上部及び下部ゲート導電膜２２２、２２６の厚さの数乃至数十倍の厚さを有することができる。
半導体膜２４１上にマスクパターン２６０が形成される。マスクパターン２６０は第１ウェル領域２０４及び第２ウェル領域２０５の半導体膜２４１上に形成される。
図６Ｃ及び図６Ｄに示すように、マスクパターン２６０をエッチングマスクとして使って、半導体膜２４１が異方性エッチングされる（Ｓ４）。図６Ｃは、一部がエッチングされた半導体膜２４１Ａを示し、図６Ｄは、十分にエッチングされた半導体膜、すなわち、ゲートパターン２４２、２４３を示す。半導体膜２４１のエッチングはハロゲン系列のエッチング剤、例えば、ＨＢｒを使って実行することができる。半導体膜２４１のエッチングによって半導体膜２４１を構成する物質、例えば、多結晶半導体のパーティクルが形成され得る。
前記多結晶半導体パーティクルは前記一部がエッチングされた半導体膜２４１Ａが接する領域で形成され得る。例えば、前記多結晶半導体パーティクルは一部がエッチングされた半導体膜２４１Ａのエッチングされた側壁周辺の微細トレンチ２３５より形成され得る。半導体膜２４１が図６Ｄのように、十分にエッチングされてゲートパターン２４２、２４３が形成された場合、金属含有膜２３６の一部がエッチングされて金属含有膜２３６の上部に微細トレンチ２３５Ａが形成されることもある。
前記異方性エッチング工程の途中に反応性窒素及び／または酸素含有ガスを提供することができる。前記反応性窒素及び／または酸素含有ガスは半導体膜２４１のエッチングの時発生する多結晶半導体のパーティクルを窒化及び／または酸化させることができる。窒化及び／または酸化された前記パーティクル（以下、保護パーティクル）は一部がエッチングされた半導体膜２４１Ａの表面に付着することができる。これによって、一部がエッチングされた半導体膜２４１Ａの側壁上に保護膜２５１、２５２が形成され得る。本実施形態において、図６Ｄのように、半導体膜２４１が十分にエッチングされた場合、金属含有膜２３６に含まれた金属含有パーティクルがエッチング副産物として形成されて前記反応性窒素及び／または酸素含有ガスによって酸化及び／または窒化され得る。
提供される前記反応性窒素及び／または酸素含有ガスの注入時間及び／または注入時期によって、保護膜２５１、２５３は多様な形態を有することができる。例えば、図４Ａに示したように、ゲートパターン２４２、２４３の側壁の全面上に保護膜２５１、２５３が形成され得る。これと異なり、図５Ａに示したように、ゲートパターン２４４、２４７の一部側壁上に保護膜２５３、２５４が形成されることもある。また、保護膜２５１、２５３の厚さも前記反応性窒素及び／または酸素含有ガスの注入時間及び／または注入時期によって調節することができる。例えば、半導体膜２４１のエッチングが十分に行われた後、前記反応性窒素及び／または酸素含有ガスが注入される場合、保護膜２５１、２５３はゲートパターン２４２、２４３の側壁の下部上で相対的に厚い厚さを有し、ゲートパターン２４２、２４３の側壁の上部上で相対的に薄い厚さを有することができる。
前記保護パーティクルは半導体膜２４１のエッチングの時使われるエッチング剤に対するエッチング率が半導体膜２４１に比較して低いことがある。これによって、前記保護パーティクルを含む保護膜２５３、２５４が付着した一部がエッチングされた半導体膜２４１Ａ及びこれによって形成されるゲートパターン２４２、２４３の側壁の損傷は減少することができる。
図４Ａを参照すれば、マスクパターン２６０及びゲートパターン２４２、２４３をエッチングマスクとして使って、金属含有膜２３６及び上部ゲート絶縁膜２３２がエッチングされ得る。前記エッチングによって前記第１領域の半導体基板２００上に第１上部ゲート絶縁パターン２３３及び第１金属含有パターン２３７が形成され、前記第２領域の半導体基板２００上に第２上部ゲート絶縁パターン２３４及び第２金属含有パターン２３８が形成される。
続いて、前記第２領域の上部ゲート導電膜２２６、薄膜２２４及び下部ゲート導電膜２２２が順にエッチングされ得る。第１及び第２ゲートパターン２４２、２４３の側壁上に第１及び第２保護膜２５１、２５２が形成されない場合、第２領域の上部ゲート導電膜２２６、薄膜２２４及び下部ゲート導電膜２２２のエッチングの時、第１領域の第１ゲートパターン２４２の特性は劣化することができる。具体的に、前記第２領域のゲート導電膜２２６、２２２がエッチングされる間前記第１領域にはエッチングされる膜が配置されないこともある。
したがって、ゲート導電膜２２６、２２２のエッチングのために使われるエッチング剤の物理的及び／または化学的作用によって第１ゲートパターン２４２の側壁の損傷がより深化することができる。すなわち、第１ゲートパターン２４２側壁のネガティブプロファイルが深化することができる。しかし、本実施形態によって、第１ゲートパターン２４２の側壁上に第１保護膜２５１が形成される場合、前記第２領域の膜のエッチング工程の時、第１ゲートパターン２４２の側壁が損傷されることを防止することができる。したがって、第１ゲートパターン２４２は所望する垂直プロファイルを有することができる。
図４Ａ及び図４Ｂを参照すれば、ゲートパターン２４２、２４３に隣接した半導体基板２００内に第１及び第２ソース／ドレイン領域２０２、２０３が形成され得る。第１及び第２ソース／ドレイン領域２０２、２０３はマスクパターン２６０及びゲートパターン２４２、２４３をイオン注入マスクとして使ったイオン注入工程を実行して形成され得る。マスク２６０は除去され得る。
１４２ ・・・ゲートパターン
１３３ ・・・金属含有パターン
１１２ ・・・ゲート絶縁パターン
１０２ ・・・ソース／ドレイン領域
１００ ・・・半導体基板
１５１ ・・・保護膜

Claims (10)

  1. 半導体基板上に高誘電膜を形成する段階と、
    前記高誘電膜上に金属含有膜を形成する段階と、
    前記金属含有膜上に多結晶半導体を含む半導体膜を形成する段階と、
    前記半導体膜を異方性エッチングする段階と、
    前記半導体膜及び前記半導体膜に隣接した領域に反応性窒素及び／または酸素含有ガスを提供する段階と、
    前記金属含有膜及び前記高誘電膜を異方性エッチングする段階とを含むことを特徴とする半導体素子の形成方法。
  2. 前記多結晶半導体の一部は前記異方性エッチングによって前記半導体膜から離脱し、離脱した前記多結晶半導体は前記反応性窒素及び／または前記酸素含有ガスによって窒化及び／または酸化されて保護パーティクルが形成されることを特徴とする請求項１に記載の半導体素子の形成方法。
  3. 前記保護パーティクルはエッチングされた前記半導体膜の側壁に付着して保護膜を形成することを特徴とする請求項３に記載の半導体素子の形成方法。
  4. 前記保護パーティクルは前記半導体膜と異なるエッチング選択比を有することを特徴とする請求項３に記載の半導体素子の形成方法。
  5. 前記金属含有膜は前記保護膜及びエッチングされた前記半導体膜をエッチングマスクとして使ってエッチングされることを特徴とする請求項３に記載の半導体素子の形成方法。
  6. 前記半導体基板は互いに異なる導電型のドーパントを含む第１領域及び第２領域を含み、前記高誘電膜、前記金属含有膜及び前記半導体膜は前記第１領域及び前記第２領域の前記半導体基板上に形成され、
    前記第２領域の前記高誘電膜及び前記金属含有膜の間にゲート導電膜を形成することをさらに含むことを特徴とする請求項１に記載の半導体素子の形成方法。
  7. 前記半導体膜をエッチングすることは、前記半導体膜の上部をエッチングすること及び前記半導体膜の下部をエッチングすることを含み、
    前記反応性窒素及び／または前記酸素含有ガスを提供することは前記半導体膜の上部をエッチングする段階と前記半導体膜の下部をエッチングする段階との間に実行されることを特徴とする請求項１に記載の半導体素子の形成方法。
  8. 前記半導体膜のエッチングと前記反応性窒素及び／または前記酸素含有ガスの提供を交互に複数回繰り返すことを含むことを特徴とする請求項１に記載の半導体素子の形成方法。
  9. 半導体基板と、
    前記半導体基板上に順に積層された高誘電パターン及び金属含有パターンと、
    前記金属含有パターン上の多結晶半導体を含むゲートパターンと、
    前記ゲートパターンの側壁上の保護膜とを含み、
    前記保護膜は前記多結晶半導体の酸化物、窒化物及び／または酸窒化物を含むことを特徴とする半導体素子。
  10. 前記保護膜は、酸化及び／または窒化された多結晶半導体パーティクルを含むことを特徴とする請求項９に記載の半導体素子。
JP2010223671A 2009-10-19 2010-10-01 半導体素子の形成方法 Active JP5851089B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090099364A KR20110042614A (ko) 2009-10-19 2009-10-19 반도체 소자 및 그 형성방법
KR10-2009-0099364 2009-10-19

Publications (3)

Publication Number Publication Date
JP2011086933A true JP2011086933A (ja) 2011-04-28
JP2011086933A5 JP2011086933A5 (ja) 2013-11-14
JP5851089B2 JP5851089B2 (ja) 2016-02-03

Family

ID=43879621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010223671A Active JP5851089B2 (ja) 2009-10-19 2010-10-01 半導体素子の形成方法

Country Status (4)

Country Link
US (3) US8466023B2 (ja)
JP (1) JP5851089B2 (ja)
KR (1) KR20110042614A (ja)
TW (1) TWI506681B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084694A (ja) * 2011-10-06 2013-05-09 Canon Inc 半導体装置の製造方法
US10384296B2 (en) 2014-12-15 2019-08-20 Arconic Inc. Resistance welding fastener, apparatus and methods for joining similar and dissimilar materials
US10532434B2 (en) 2014-10-13 2020-01-14 Arconic Inc. Brazing sheet
US10593034B2 (en) 2016-03-25 2020-03-17 Arconic Inc. Resistance welding fasteners, apparatus and methods for joining dissimilar materials and assessing joints made thereby
US10903587B2 (en) 2014-02-03 2021-01-26 Howmet Aerospace Inc. Resistance welding fastener, apparatus and methods

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110042614A (ko) 2009-10-19 2011-04-27 삼성전자주식회사 반도체 소자 및 그 형성방법
US8803249B2 (en) * 2012-08-09 2014-08-12 Taiwan Semiconductor Manufacturing Co., Ltd. Profile pre-shaping for replacement poly gate interlayer dielectric
KR102167625B1 (ko) * 2013-10-24 2020-10-19 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102333699B1 (ko) 2014-12-19 2021-12-02 에스케이하이닉스 주식회사 고유전 금속 게이트스택의 에칭 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175171A (ja) * 1991-12-20 1993-07-13 Nippon Steel Corp ドライエッチング方法
US20020151183A1 (en) * 2001-02-22 2002-10-17 Yang Chan-Syun David Method of forming a notched silicon-containing gate structure
US20060148146A1 (en) * 2004-12-30 2006-07-06 Dongbuanam Semiconductor Inc. Method for forming a transistor for reducing a channel length
JP2007235135A (ja) * 2006-02-27 2007-09-13 Applied Materials Inc 高アスペクト比用途の異方性フィーチャを形成するためのエッチング方法
JP2008514001A (ja) * 2004-09-17 2008-05-01 フリースケール セミコンダクター インコーポレイテッド 金属層を有する半導体素子の形成方法
JP2009094106A (ja) * 2007-10-03 2009-04-30 Toshiba Corp 半導体装置の製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2286723B (en) * 1992-12-11 1997-01-08 Intel Corp A mos transistor having a composite gate electrode and method of fabrication
US5434093A (en) * 1994-08-10 1995-07-18 Intel Corporation Inverted spacer transistor
US6025232A (en) * 1997-11-12 2000-02-15 Micron Technology, Inc. Methods of forming field effect transistors and related field effect transistor constructions
US6344397B1 (en) * 2000-01-05 2002-02-05 Advanced Micro Devices, Inc. Semiconductor device having a gate electrode with enhanced electrical characteristics
US6316323B1 (en) * 2000-03-21 2001-11-13 United Microelectronics Corp. Method for forming bridge free silicide by reverse spacer
TW466609B (en) * 2000-08-17 2001-12-01 United Microelectronics Corp Manufacturing method and structure for polycide gate
DE10153619B4 (de) * 2001-10-31 2004-07-29 Infineon Technologies Ag Verfahren zur Herstellung eines Gate-Schichtenstapels für eine integrierte Schaltungsanordnung und integrierte Schaltungsanordnung
US6830975B2 (en) * 2002-01-31 2004-12-14 Micron Technology, Inc. Method of forming field effect transistor comprising at least one of a conductive metal or metal compound in electrical connection with transistor gate semiconductor material
JP4460307B2 (ja) * 2002-04-17 2010-05-12 パナソニック株式会社 半導体装置の製造方法
TW550686B (en) * 2002-08-15 2003-09-01 Nanya Technology Corp Floating gate and method thereof
US6806534B2 (en) * 2003-01-14 2004-10-19 International Business Machines Corporation Damascene method for improved MOS transistor
JP2005175171A (ja) 2003-12-10 2005-06-30 Fujikura Ltd Ｑスイッチ光ファイバレーザ
JP4580657B2 (ja) * 2004-01-30 2010-11-17 株式会社東芝 半導体装置およびその製造方法
US20060011949A1 (en) * 2004-07-18 2006-01-19 Chih-Wei Yang Metal-gate cmos device and fabrication method of making same
US7112479B2 (en) * 2004-08-27 2006-09-26 Micron Technology, Inc. Methods of forming gatelines and transistor devices
KR100645196B1 (ko) * 2005-03-10 2006-11-10 주식회사 하이닉스반도체 플래시 메모리 소자의 게이트 형성 방법
US7361561B2 (en) * 2005-06-24 2008-04-22 Freescale Semiconductor, Inc. Method of making a metal gate semiconductor device
EP1780779A3 (en) * 2005-10-28 2008-06-11 Interuniversitair Microelektronica Centrum ( Imec) A plasma for patterning advanced gate stacks
JP2007123890A (ja) 2005-10-28 2007-05-17 Interuniv Micro Electronica Centrum Vzw 改良型ゲートスタックのパターン化用プラズマ
JP5015533B2 (ja) * 2006-09-22 2012-08-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7880241B2 (en) * 2007-02-23 2011-02-01 International Business Machines Corporation Low-temperature electrically activated gate electrode and method of fabricating same
KR100868768B1 (ko) 2007-02-28 2008-11-13 삼성전자주식회사 Ｃｍｏｓ 반도체 소자 및 그 제조방법
US20090212332A1 (en) * 2008-02-21 2009-08-27 International Business Machines Corporation Field effect transistor with reduced overlap capacitance
KR20110042614A (ko) 2009-10-19 2011-04-27 삼성전자주식회사 반도체 소자 및 그 형성방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175171A (ja) * 1991-12-20 1993-07-13 Nippon Steel Corp ドライエッチング方法
US20020151183A1 (en) * 2001-02-22 2002-10-17 Yang Chan-Syun David Method of forming a notched silicon-containing gate structure
JP2008514001A (ja) * 2004-09-17 2008-05-01 フリースケール セミコンダクター インコーポレイテッド 金属層を有する半導体素子の形成方法
US20060148146A1 (en) * 2004-12-30 2006-07-06 Dongbuanam Semiconductor Inc. Method for forming a transistor for reducing a channel length
JP2007235135A (ja) * 2006-02-27 2007-09-13 Applied Materials Inc 高アスペクト比用途の異方性フィーチャを形成するためのエッチング方法
JP2009094106A (ja) * 2007-10-03 2009-04-30 Toshiba Corp 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084694A (ja) * 2011-10-06 2013-05-09 Canon Inc 半導体装置の製造方法
US10903587B2 (en) 2014-02-03 2021-01-26 Howmet Aerospace Inc. Resistance welding fastener, apparatus and methods
US10532434B2 (en) 2014-10-13 2020-01-14 Arconic Inc. Brazing sheet
US10384296B2 (en) 2014-12-15 2019-08-20 Arconic Inc. Resistance welding fastener, apparatus and methods for joining similar and dissimilar materials
US10593034B2 (en) 2016-03-25 2020-03-17 Arconic Inc. Resistance welding fasteners, apparatus and methods for joining dissimilar materials and assessing joints made thereby

Also Published As

Publication number Publication date
US9608054B2 (en) 2017-03-28
TWI506681B (zh) 2015-11-01
KR20110042614A (ko) 2011-04-27
US8466023B2 (en) 2013-06-18
US20160056259A1 (en) 2016-02-25
JP5851089B2 (ja) 2016-02-03
US20130270569A1 (en) 2013-10-17
TW201137954A (en) 2011-11-01
US9419072B2 (en) 2016-08-16
US20110092040A1 (en) 2011-04-21

Similar Documents

Publication Publication Date Title
JP5851089B2 (ja) 半導体素子の形成方法
US7314826B2 (en) Semiconductor device and method of fabricating the same
US7582532B2 (en) Method for fabricating semiconductor device
JP2007243009A (ja) 半導体装置およびその製造方法
TW201642392A (zh) 半導體裝置結構與其形成方法
KR102351679B1 (ko) 랩 어라운드 콘택트 집적 방식
US7989350B2 (en) Method for fabricating semiconductor device with recess gate
US11488961B2 (en) Semiconductor device
US8324109B2 (en) Method for fabricating semiconductor device
JP2009212450A (ja) 半導体装置およびその製造方法
JP4836730B2 (ja) 半導体装置、およびその製造方法
KR101599840B1 (ko) 반도체 소자의 형성방법
JP5210915B2 (ja) 半導体装置の製造方法
US20060094181A1 (en) Method for fabricating semiconductor device having a trench structure
CN102270607B (zh) 栅极堆叠的制造方法和半导体器件
US20200135898A1 (en) Hard mask replenishment for etching processes
US20060094235A1 (en) Method for fabricating gate electrode in semiconductor device
JP2005317736A (ja) 半導体装置の製造方法
JP4673589B2 (ja) 半導体装置およびその製造方法
CN108807267B (zh) 半导体装置及其制造方法
JP2008177316A (ja) 半導体装置およびその製造方法
JP5867290B2 (ja) 半導体装置の製造方法
TWI532096B (zh) 於基底中形成狹縫的製程
KR100552806B1 (ko) 박막 커패시터 제조 방법
KR20080001160A (ko) 반도체 소자의 게이트 전극 형성방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130927

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151202

R150 Certificate of patent or registration of utility model

Ref document number: 5851089

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250